JP5383159B2 - バス中継装置及び制御方法 - Google Patents
バス中継装置及び制御方法 Download PDFInfo
- Publication number
- JP5383159B2 JP5383159B2 JP2008298651A JP2008298651A JP5383159B2 JP 5383159 B2 JP5383159 B2 JP 5383159B2 JP 2008298651 A JP2008298651 A JP 2008298651A JP 2008298651 A JP2008298651 A JP 2008298651A JP 5383159 B2 JP5383159 B2 JP 5383159B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- write
- channel
- master
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 26
- 241001522296 Erithacus rubecula Species 0.000 claims description 6
- 230000006870 function Effects 0.000 description 13
- 230000004044 response Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 125000004122 cyclic group Chemical group 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003999 initiator Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Landscapes
- Bus Control (AREA)
- Memory System (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
図6において、101はバス接続網であり、ここではクロスバー構造をとっているため、任意のマスタと任意のスレーブとの間を同時多重に接続することができる。ただし、一つのバスマスタは同時に一つのバススレーブとのみ接続できる。
以下、本発明の実施形態について、図面を用いて詳細に説明する。
図1は、本実施形態におけるバス中継装置500の構成例を示すブロック図である。
図1において、500は2マスタ×2スレーブ構成のクロスバー方式の接続を行うバス中継装置である。501、502はマスタ側のライトチャネルIFであり、AXIプロトコルにおけるライトアドレスチャネル、ライトデータチャネル、ライトレスポンスチャネルの信号を扱う。また、ライトチャネルIF501、502は、特にアドレスデコード手段を備え、マスタから受け取ったライトコマンドを2つのスレーブIFのうちの1つに対し選択的に転送する。
M1Rd → MN/2+1Wr → M2Rd → ... → MN/2Rd → MNWr → ... → MNRd → MN/2Wr → M1Rd
のようになる。N=4の場合は、図2(b)に示す。
図3は、N=4の場合の各マスタからのリード要求、ライト要求が出力されるタイミング及び調停部によりいかに調停されるかを示す図である。
図3においてt0〜t11はAXIプロトコルにおけるクロック周期を単位とする時刻を示している。
次に、本発明に係る第2の実施形態について説明する。なお、バス中継装置の構成は、図1と同様であるので説明は省略する。本実施形態に係る調停部506、507の調停スキームは、複数の優先度レベルを持ち、より優先度の高いレベルに属するアクセス要求が優先的に選択され、また任意の一つのレベル内に属するアクセス要求はラウンドロビンで調停される。また、任意のマスタのライト要求とリード要求とが任意の優先度レベルに属することが可能であり、それぞれ個別に調停される。
前述した本発明の実施形態におけるバス中継装置を構成する各手段、並びにその制御方法の各工程は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。
501、502 ライトチャネルIF
503、504 リードチャネルIF
506、507 調停部
511、512 ライトアドレスIF
513、514 リードアドレスIF
Claims (9)
- リードチャネルとライトチャネルとが分離されたプロトコルにより複数のマスタと少なくとも一つのスレーブとの間をクロスバー方式により接続するバス中継装置であって、
前記少なくとも一つのスレーブ毎に、
ライトアドレスを扱うライトアドレスインターフェースと、
リードアドレスを扱うリードデータインターフェースと、
複数のマスタからのアクセス要求について、各々のマスタがリードアドレスチャネルを介して前記リードデータインターフェースに発行されているリード要求と、各々のマスタがライトアドレスチャネルを介して前記ライトアドレスインターフェースに発行されているライト要求と、のいずれか一方を調停する調停手段とを有することを特徴とするバス中継装置。 - 前記調停手段は、調停スキームとしてラウンドロビンを用い、調停の巡回順がリードとライトとが交互であり、かつ任意のマスタのリード要求とライト要求とが最も離れた順番に置くことを特徴とする請求項1に記載のバス中継装置。
- 前記調停手段は、調停スキームとして複数の優先度レベルを持ち、より優先度の高いレベルに属するアクセス要求を優先的に選択し、任意の一つのレベル内に属するアクセス要求をラウンドロビンで調停し、さらに任意のマスタのライト要求とリード要求とが任意の優先度レベルに属することが可能であり、それぞれ個別に調停することを特徴とする請求項1に記載のバス中継装置。
- 前記プロトコルはAXIプロトコルであることを特徴とする請求項1乃至3のいずれか1項に記載のバス中継装置。
- リードチャネルとライトチャネルとが分離されたプロトコルにより複数のマスタと複数のスレーブとの間をクロスバー方式により接続するバス中継装置であって、
前記複数のマスタのうち、少なくとも一つのマスタは前記分離されたリードチャネルとライトチャネルの各々を通してリードアクセス要求とライトアクセス要求とを同時に発行可能であり、
任意のスレーブに対し複数のマスタからのアクセス要求を調停し、各々のマスタのリードアドレスチャネルからのアクセス要求と、ライトアドレスチャネルからのアクセス要求とのうち、同時に一つの要求のみを選択しスレーブに転送する調停手段を有することを特徴とするバス中継装置。 - リードチャネルとライトチャネルとが分離されたプロトコルにより複数のマスタと複数のスレーブとの間をクロスバー方式により接続するバス中継装置であって、
前記プロトコルは、特定のマスタのみがバスアクセスを排他的に占有するロック転送を含み、
任意のスレーブに対し複数のマスタからのアクセス要求を調停し、各々のマスタのリードアドレスチャネルからのアクセス要求と、ライトアドレスチャネルからのアクセス要求とのうち、同時に一つの要求のみを選択しスレーブに転送する調停手段を有することを特徴とするバス中継装置。 - リードチャネルとライトチャネルとが分離されたプロトコルにより複数のマスタと少なくとも一つのスレーブとの間をクロスバー方式により接続し、前記少なくとも一つのスレーブ毎に、ライトアドレスを扱うライトアドレスインターフェースと、リードアドレスを扱うリードデータインターフェースと、調停手段とを備えるバス中継装置の制御方法であって、
前記調停手段が、複数のマスタからのアクセス要求について、各々のマスタがリードアドレスチャネルを介して前記リードデータインターフェースに発行されているリード要求と、各々のマスタがライトアドレスチャネルを介して前記ライトアドレスインターフェースに発行されているライト要求と、のいずれか一方を調停することを特徴とする制御方法。 - リードチャネルとライトチャネルとが分離されたプロトコルにより複数のマスタと複数のスレーブとの間をクロスバー方式により接続し、前記複数のマスタのうち、少なくとも一つのマスタは前記分離されたリードチャネルとライトチャネルの各々を通してリードアクセス要求とライトアクセス要求とを同時に発行可能であるバス中継装置の制御方法であって、
任意のスレーブに対し複数のマスタからのアクセス要求を調停し、各々のマスタのリードアドレスチャネルからのアクセス要求と、ライトアドレスチャネルからのアクセス要求とのうち、同時に一つの要求のみを選択しスレーブに転送することを特徴とする制御方法。 - リードチャネルとライトチャネルとが分離されたプロトコルにより複数のマスタと複数のスレーブとの間をクロスバー方式により接続し、前記プロトコルは、特定のマスタのみがバスアクセスを排他的に占有するロック転送を含むバス中継装置の制御方法であって、
任意のスレーブに対し複数のマスタからのアクセス要求を調停し、各々のマスタのリードアドレスチャネルからのアクセス要求と、ライトアドレスチャネルからのアクセス要求とのうち、同時に一つの要求のみを選択しスレーブに転送することを特徴とする制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008298651A JP5383159B2 (ja) | 2008-11-21 | 2008-11-21 | バス中継装置及び制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008298651A JP5383159B2 (ja) | 2008-11-21 | 2008-11-21 | バス中継装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010124439A JP2010124439A (ja) | 2010-06-03 |
JP5383159B2 true JP5383159B2 (ja) | 2014-01-08 |
Family
ID=42325331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008298651A Active JP5383159B2 (ja) | 2008-11-21 | 2008-11-21 | バス中継装置及び制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5383159B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120097831A (ko) | 2011-02-25 | 2012-09-05 | 삼성전자주식회사 | 시스템 온 칩의 버스 시스템 |
EP3457293B1 (en) | 2014-04-03 | 2021-06-30 | Huawei Technologies Co., Ltd. | Field programmable gate array and communication method |
CN113886305B (zh) * | 2021-09-30 | 2023-11-03 | 山东云海国创云计算装备产业创新中心有限公司 | 一种基于总线的仲裁方法、系统、存储介质及设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04133154A (ja) * | 1990-09-26 | 1992-05-07 | Fujitsu Ltd | バス切換制御方式 |
JP2006338234A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | メモリアクセス調停方法 |
JP2008009763A (ja) * | 2006-06-29 | 2008-01-17 | Canon Inc | 情報処理装置及びバス制御方法 |
-
2008
- 2008-11-21 JP JP2008298651A patent/JP5383159B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010124439A (ja) | 2010-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100724557B1 (ko) | 아웃 오브 오더 dram 시퀀서 | |
JP2010134627A (ja) | バス中継装置 | |
JP6082752B2 (ja) | メモリ応答の順序付けのためのメモリ装置、コンピュータシステムおよび方法 | |
US8078781B2 (en) | Device having priority upgrade mechanism capabilities and a method for updating priorities | |
US5826048A (en) | PCI bus with reduced number of signals | |
JP2002530731A (ja) | 異常メモリアクセスまたは異なる時間のメモリアクセス実行の際のデータバス上のデータ衝突を検出するための方法および装置 | |
US6651148B2 (en) | High-speed memory controller for pipelining memory read transactions | |
US8954644B2 (en) | Apparatus and method for controlling memory | |
JP2002530743A (ja) | ページタグレジスタを使用して、メモリデバイス内の物理ページの状態を追跡すること | |
US9984014B2 (en) | Semiconductor device | |
US8667199B2 (en) | Data processing apparatus and method for performing multi-cycle arbitration | |
JP5383159B2 (ja) | バス中継装置及び制御方法 | |
JP5911548B1 (ja) | 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム | |
US6360305B1 (en) | Method and apparatus for optimizing memory performance with opportunistic pre-charging | |
JP2007122410A (ja) | バス調停回路及びバス調停方法 | |
US20100169525A1 (en) | Pipelined device and a method for executing transactions in a pipelined device | |
KR101022473B1 (ko) | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 | |
JP2004500608A (ja) | ユニバーサルリソースアクセスコントローラ | |
US7987437B2 (en) | Structure for piggybacking multiple data tenures on a single data bus grant to achieve higher bus utilization | |
JP4684577B2 (ja) | 高速の帯域幅のシステムバスを仲裁するためのバスシステム及びその方法 | |
JP2008009763A (ja) | 情報処理装置及びバス制御方法 | |
JP6165104B2 (ja) | 情報処理装置および調停方法 | |
JP2007328585A (ja) | データ処理装置及びデータ処理方法 | |
JP2006343916A (ja) | 情報処理装置 | |
JP2008003786A (ja) | 論理シミュレーション方法及びその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121012 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131001 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5383159 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |