JPH04133154A

JPH04133154A - バス切換制御方式

Info

Publication number: JPH04133154A
Application number: JP25635090A
Authority: JP
Inventors: Masahiro Murata; 村田　昌宏
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1990-09-26
Filing date: 1990-09-26
Publication date: 1992-05-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔概　要〕本発明はバス切換制御方式に関し、複数バスマスタの競合ならびに調停制御を排してデータ
転送速度を向上させることを目的とし、複数のバスマス
タにそれぞれ対応して設けられたバス切換回路と、複数
のスレーブにそれぞれ対応して設けられたバス選択回路
と、複数の該バス切換回路と複数の該バス選択回路との
間をそれぞれ接続したバスとを有し、該バス切換回路は
、該バスマスタから出力されたアクセス情報に基づきア
クセス対象のスレーブへのバスに該バスマスタを接続し
、該アクセス情報を出力するものであり、該バス選択回
路は、対応するスレーブがアクセス中でなければ、該ア
クセス情報を出力した前記バスを該スレーブに接続する
ものであり、複数のマスタと複数のスレーブとの間にそ
れぞれバスを配置し、各バスマスタから出力されるアク
セス情報に基づき該バスをそれぞれ切換えるように構成
する。

〔産業上の利用分野〕

本発明は、複数のバスマスタと複数のスレーブとを結合
するバスをアクセス情報に基づき切換えるバス切換制御
方式に関する。

〔従来の技術〕

第５図は従来のバス結合方式説明図、第６図は従来のバ
ス制御動作説明図である。

第５図は、バスの使用権を有する複数のバスマスタ（プ
ロセッサ、ＩＯ’ｉｆｉＪｍ装置等、以下マスタ）Ａ、
　Ｂ、　Ｃと、複数のマスタＡ、Ｂ、Ｃが共有するスレ
ーブ（メモリ等）　ａ、ｂ、ｃとを単一のバス３０を用
いて結合する構成例を示したもので、バス３０の競合を
調停（アービトレーション）するため、各マスタＡ、Ｂ
、Ｃにはそれぞれ調停回路３１ａ、　３１ｂ、　３１ｃ
が設けられている。

第６図は、第５図の構成でバスマスタ八がバス３０の使
用権を獲得してスレーブａをアクセスするときのタイム
チャートを示したものである。

即ち、マスタＡがスレーブａをアクセスするとき、調停
回路３１ａは、他のマスタＢ、Ｃがバス３０を使用して
いるか否かを確認し、使用していなければバス３０を獲
得してスレーブａをアクセスしく第６図（１））、使用
していれば待機してバス３０が開放された後にバス３０
を獲得してスレーブａをアクセスする。（第６図（ＩＦ
〕〔発明が解決しようとする課題］複数のマスタと複数のスレーブとを単一のバスで結合す
る従来のバス結合方式では、バスが使用されていないこ
とを確認してバスを獲得する調停時間が必要であり、ま
た他のマスタがバスを使用しているときは待ち状態とな
るため、バスマスタの数が多くなるとデータ転送速度が
低下するという課題がある。

本発明は、上記課題に鑑み、調停時間を不要とし、且つ
複数のマスタにより同時にデータ転送を行うことのでき
るバス切換制御方式を提供することを目的とする。

〔課題を解決するための手段〕

第１図本発明の原理図において、ｌａ、　ｌｂ、　ｌｃは複数のバスマスタで、複数のス
レーブ４ａ　＋　４　ｂ　＋　４ｃを共有する。

２ａ、２ｂ、２ｃはそれぞれ複数のバスマスタｌａ、　
ｌｂ、　ｌｃに対応して設けられたバス切換回路で、そ
れぞれ、バスマスタｌａ、　ｌｂ、　ｌｃから出力され
たアクセス情報に基づき、アクセス対象のスレーブへの
バス１０ｂに該バスマスタを接続してアクセス情報を出
力する。

３ａ、３ｂ、３ｃは複数のスレーブ４ａ、４ｂ、４ｃに
それぞれ対応して設けられたバス選択回路で、それぞれ
、対応するスレーブがアクセス中でなければ、アクセス
情報を出力した前記バスｉｏｂ　−ｔ−該スレーブに接
続する。

１０ｂはバスで、複数のバス切換回路２ａ、２ｂ、２ｃ
と複数のバス選択回路３ａ、３ｂ、３ｃとの間をそれぞ
れ接続したものである。

〔作　用〕

バスマスタｌａ、　ｌｂ、　ｌｃと、スレーブ４ａ、４
ｂ、４ｃとの間を、それぞれバス切換回路２ａ、２ｂ、
２ｃおよび、バス選択回路３ａ、３ｂ、３ｃを介し、複
数のバス１０ｂによって接続する。

第１図において、例えば、バスマスタＩａがスレーブ４
ａをアクセスする場合、バスマスタ１ａがバス１０ａ−
１にアクセス情報（スレーブ４ａのアドレス等）を出力
すると、バス切換回路２ａは、アドレスをデコードして
バス１０ａ−１をスレーブ４ａへのバス１０ｂ１−１に
接続する。

一方、バス選択回路３ａは、バス１０ｂ−１−１よりア
クセス情報が出力されたことを認識すると、スレーブ４
ａが他のバスマスタｌｂ、またはバスマスタｌｃからア
クセス中でなければ、バス１０ｂ−１〜１をノメス１０
ｃｍ１に接続する。

このようにしてバスマスタ１ａはスレーブ４ａをアクセ
スすることができるが、このアクセス中に、例えば、バ
スマスタＩＣがスレーブ４ｂをアクセスすると、バスマ
スタＩＣとスレーブ４ｂとはバス１０ｂ−３−２を介し
て接続され、バスマスタ１ａと、バスマスタ１ｃとは同
時にデータ転送を行うことになる。

なお、上記例で、他のバスマスタ１ｂまたはＩＣによっ
てスレーブ４ａがアクセスされている場合は、バス１０
ｂ−１−１上にバスマスタ１ａのアクセス情報が出力さ
れたまま待ち状態となるが、スレーブ４ａのアクセスが
終了した時点でバス１０ａ−１−１がスレーブ４ａに接
続される。

そして、バスマスタ１ａは、ライトアクセスの場合は、
接続後の所定メモリサイクル後にアクセスを終了し、リ
ードの場合は、スレーブ４ａからの応答によりアクセス
を終了する。

以上のごとく、複数のバスマスタｌａ、　ｌｂ、　ｌｃ
とスレーブ４ａ、４ｂ、４ｃとの間にそれぞれバス１０
ａを配置し、アクセス情報によってバス１０ａを切換え
るため、異なるスレーブをアクセスする場合はバス１０
ａが競合することなく、同時にデータ転送を行うことが
できる。また、バス獲得のための調停時間が不要なため
、データ転送の高速化が達成される。

〔実施例〕

本発明の実施例を図を用いて詳細に説明する。

第１図は本発明の原理図で、実施例と同一のもの、第２
図はアクセスタイムチャート図、第３図は実施例のバス
切換回路構成図、第４図は実施例のバス選択回路構成図
である。

第３図はバス切換回路２ａ　（第１図、２ｂ、２ｃも同
一構成）の１例を示したもので、バス１０ａ−１，１０
ｂ１−１〜１０ｂ−１−３は、アドレス、データ、制御
信号等の複数の信号線より構成され、アドレスデコーダ
１４は、バス１０ａ−１上に出力されたアドレスをデコ
ードし、スレーブ４ａ、４ｂ＋　４ｃに割り付けられた
アドレス空間に対応して、ゲート１１，１２．１３　（
データ用は双方向）を開く。

これにより、マスタ１ａがスレーブ４ａをアクセスした
場合は、バス１０ａ−１はバス１０ｂ−１−１に接続さ
れ、アクセス情報はバス１０ｂ−１−１上に出力される
。

同様にしてスレーブ４ｂ、４ｃをアドレスした場合は、
バス１０ａ−１はバス１０ｂ−１−２，１０ｂ−１−３
にそれぞれ接続される。

第４図はバス選択回路３ａ　（３ｂ、３ｃも同一構成）
の１例を示したもので、各バスマスタｌａ、　ｌｂ、　
ｌｃからのバス１０ｂ−１−１，１０ｂ−２−１，１０
ｂ−３−１をゲート１５，１６．１７により選択し、ス
レーブ４ａに接続されたバス１０ｃｍ１に接続する。

アクセス情報のうちの制御信号として、第２図に示すよ
うに、アクセス要求信号ＲＥＱがアクセス期間中出力さ
れており、バス１０ｃｍ１上のＲＥＱ信号がＬＯＷ　（
アクセス中でない）のときにバス１０ｂ−１−１上にＲ
ＥＱａが出力（ＨＩＧＨ）されたときは、ゲートＧ２０
が開いてＦＦ２６がセットされ、これによりゲート１５
が開いてバス１０ｂ−１−１とバス１０ｃｍ１とが接続
される。

この結果、他のバス１０ｂ−２−１，１０ｂ−３−１に
アクセス要求信号ＲＥＱｂ、　ＲＥＱｃが出力されても
、ゲート１６゜１７は閉じたままとなり、ＲＥＱｂ、　
ＲＥＱｃを出力したバスマスタｌｂ、　ｌｃは待機する
ことになる。

同様にして、バスマスタｌｂ、ｌｃがスレーブ４ａをア
クセスし、且つスレーブ４ａがアクセス中でなければ、
ＲＢＱｂ、　ＲＥＱｃによってそれぞれゲート１６．１
７が開き、スレーブ４ａに接続される。

なお、ＦＦ２６〜２８は、バス要求信号ＲＥＱの出力が
停止した時点でリセットされるようにしておく。

図中、ゲートＧ２４．Ｇ２５は同時にスレーブ４ａをア
クセスした場合の優先順位を決定するものであり、優先
順位の高い方（図はＲＥＱａ　＞　ＲＥＱｂ　＞　ＲＥ
Ｑｃ）のＲＥＱがそれぞれＧ２０．　Ｇ２１　、　Ｇ２
２に出力される。

なお、スレーブがアクセス中のために待機したバスマス
タは、ライトアクセスの場合は、バスが接続されるとス
レーブからライトイネーブル信号が返るので、その後、
１ライトサイクル待機した後、アクセスを終了する。

また、リードアクセスの場合は、バス接続の後、スレー
ブからデータが出力され、且つ応答信号が出力されるの
で、このデータを読取った後アクセスを終了する。

なお、実施例では、アクセス情報とともにアクセス終了
までの間アクセス要求信号を出力して、切換制御を行っ
たが、スタート、ストップ信号等を用いてもよいことは
勿論で、実施例に限るものではない。

以上のごとく、複数のバスマスタｌａ、　ｌｂ、　ｌｃ
と、複数のスレーブ４ａ　、４ｂ　＋　４ｃとの間をバ
ス１０ｂを用いてそれぞれ接続し、アクセス情報により
、バス選択回路３ａ、　３ｂ、　３ｃ、バス切換回路２
ａ、２ｂ、２ｃにより切換えるため、アクセス対象のス
レーブが競合しない限り、同時にデータ転送を行わせる
ことができる。

また、バス獲得のための調停が不要なため、アクセス時
間が短縮される。

【図面の簡単な説明】

第１図は本発明の原理図、第２図はアクセスタイムチャ
ート図、第３図は実施例のバス切換回路構成図、第４図
は実施例のバス選択回路構成図、第５図は従来のバス結
合方式説明図、第６図は従来のバス制御動作説明図であ
る。図中、Ｌａ、１ｂ＋　ｌｃはバスマスタ、２ａ、２ｂ、
２ｃはバス切換回路、３ａ、３ｂ、３ｃはバス選択回路
、４ａ、４ｂ、４ｃはスレーブ、１０ａ　、　１０ｂ　
、　１０ｃはバス、１１．１２．１３．１５．１６゜１
７はゲート、１４はアドレスデコーダ、３０はバス、３
１ａ、３１ｂ、３１ｃは調停回路、Ｇ２０．Ｇ２１．Ｇ
２２．Ｇ２４．Ｇ２５はゲートである。〔発明の効果〕以上説明したように、本発明はバスを切換えて複数のデ
ータ転送が同時にでき、且つ競合制御を排したバス切換
制御方式を提供するもので、データ転送の高速化に多大
の効果を奏する。第３図アクセス情報アクセスタイムチャート図第２図第４図

Claims

【特許請求の範囲】複数のバスマスタ（１ａ、１ｂ、１ｃ）にそれぞれ対応
して設けられたバス切換回路（２ａ、２ｂ、２ｃ）と、
複数のスレーブ（４ａ、４ｂ、４ｃ）にそれぞれ対応し
て設けられたバス選択回路（３ａ、３ｂ、３ｃ）と、複
数の該バス切換回路と複数の該バス選択回路との間をそ
れぞれ接続したバス（１０ｂ）とを有し、該バス切換回路（２ａ、２ｂ、２ｃ）は、該バスマスタ
から出力されたアクセス情報に基づき、アクセス対象の
スレーブへのバスに該バスマスタを接続し該アクセス情
報を出力するものであり、該バス選択回路（３ａ、３ｂ、３ｃ）は、対応するスレ
ーブがアクセス中でなければ、該アクセス情報を出力し
た前記バスを該スレーブに接続するものであり、複数のマスタと複数のスレーブとの間にそれぞれバス（
１０ｂ）を配置し、各バスマスタから出力されるアクセ
ス情報に基づき該バスをそれぞれ切換えることを特徴と
するバス切換制御方式。