JPS6029139B2

JPS6029139B2 - 処理装置間結合方式

Info

Publication number: JPS6029139B2
Application number: JP52071761A
Authority: JP
Inventors: 勝昭松本; 忠田中; 正敏立花
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1977-06-17
Filing date: 1977-06-17
Publication date: 1985-07-09
Also published as: JPS546743A

Description

【発明の詳細な説明】本発明は、異った処理を非同期的に実行している複数の
処理装置間の結合方式に関するものである。

従来、複数の処理装置間を結合する方法としては共通バ
スで結合する方法があるが、この方法では、非同期的に
動作している処理装置間で情報の交換を行なう場合、同
期をとる必要があり、そのため待時間が大になること、
更に、各処理装置で被制御装置を共用する場合は処理装
置間のアクセスの競合を回避するためにバス制御回路が
必要となり、金物量が増加すること等の欠点があった。

また、別の方法として、処理装置間に個別にインタフェ
ースを持たせる方法もあるが、この場合はインタフェー
ス信号線が増加すること、更に、処理装置間の制御装置
の交換は行なえるが、処理用の大量のデ−夕の交換には
特別な金物が必要になること等の欠点があった。本発明
はこれらの欠点を解決するため、処理装置間を、独立し
たアドレスに対して同時に書込み／論出しができる機能
をもつ記憶回路を介して結合するようにしたもので、以
下図面によって詳細に説明する。

第１図は本発明の一実施例のブロック図を示したもので
ある。

図において、処理装置１４および１５は結合装置１を介
して結合され、更に被制御装置１６とは共通のインタフ
ェース信号線１７を介して結合されている。結合装置１
は各々独立のアドレスに対して同時に書込み／議出しで
きる機能をもった記憶回路２および３からなる。記憶回
路２は、処理装置１４と書込みデータ情報線４、書込み
アドレス線５、書込み許可信号線６を通して接続これ、
又、処理装置１５とは読出しアドレス線１２、議しデー
タ情報線１３を通して接続されている。同様に、記憶回
路３は、処理装置１４と議出しアドレス線７、読出しデ
ータ情報線８を通して接続され、処理装置１５とは書込
みデータ情報線９、書込みアドレス線１０、書込み許可
信号線１１を通して接続されている。こ）で、記憶回路
２および３の各番地は、処理装置１４，１５の間でどの
ような情報が書込まれるか決められているものとする。

たとえば、処理装置１４のデータ交換のためのステータ
ス情報は記憶回路２の０番地に、被制御装置１６に対す
るアクセスのステータス情報は１番地に書込み、同様に
、処理装置１５の各ステータス情報は記憶回路３の０，
１番地に書込むものと約束する。また、処理装置１４と
処理装置１５との間の交換データ情報は、記憶回路２あ
るいは３のＢ番地以降に書込まれるものと約束する。ま
ず、処理装置間のデータ交換を行なう場合の動作につい
て説明する。

処理装置１４が処理装置１５からのデータを必要になる
と、処理装置１４は信号線４，５，６を用いてデータ要
求のステータス情報を記憶回路２の０番地に書込み、処
理を続行する。一方、処理装置１５は信号線１２？１３
を用いて任意の時点で記憶回路２の０番地のステータス
情報を謙出し、その内容を解読することにより、処理装
置１４がデータを要求していることが分ると、信号線９
，１０，１１を用いて記憶回路３のＢ番地以降に指定さ
れたデータ情報を書込み、つぎに記憶回路３の０番地に
上記データを書込んだことを通知するステータス情報を
書込む。処理装置１４は任意の時点で、信号線７，８を
用いて記憶回路３の０番地のステータス情報を講出し、
その内容を解読することにより、データがＢ番地以降に
書込まれていることを識別すると、先に記憶回路２の０
番地に書込んだデータの要求のステータス情報をクリア
すると共に、記憶回路３のＢ番地以降のデータを読出し
て、処理を行なう。また、処理装置１５は記憶回路２の
０番地のステ−タス情報を諸出し、データ要求がクリア
されたことを識別して、同様に記憶回路３の０番地のス
テータス情報をクリアする。また、処理装置１４が処理
装置１５へデ−夕を送信する場合は、処理装置１４はデ
ータ送信のステータス情報を記憶回路２の０番地に、送
信デー夕をそのＢ番地以降にそれぞれ書込み、処理を続
行する。

一方、処理装置１５は任意の時点で記憶回路２の０番地
のステータス情報を講出し、その内容を解読することに
より、Ｂ番地以降にデータが書込まれていることを識別
すると、該データを読出し、更に、記憶回路３の０番地
に上記データを読出したことを通知するステータス情報
を書込む。その後、処理装置１４は記憶回路３の０番地
のステータス情報を議出し、データが処理装置１５に取
込まれたことを知って記憶回路２の０番地のステータス
情報をクリアし、一方、処理装置１５も該記憶回路２の
ステータス情報がクリアされたこと識別して、記憶回路
３の０番地に書込んだステータス情報をクリアする。つ
ぎに、処理装置１４および１５の被制御装置１６に対す
るアクセスの競合を回避する動作について説明する。

第２図はその場合の動作フローを示したもので、ａ図は
処理装置１４のフロー、ｂ図は処理装置１５のフローで
ある。いま、処理装置１４から被制御装置１６に対して
アクセス要求が発生すると、処理装置１４は信号線７，
８を用いて記憶回路３の１番地からステータス情報を議
出して、その内容を解読し、処理装置１５が被制御装置
１６を使用中でないことが分れば、信号線４，５，６を
用いて記憶回路２の１番地に被制御装置１６の使用中を
示すステータス情報を書込み、直ちに被制御装置１６に
アクセスする。一方、処理装置１５から被制御装置１６
に対してアクセス要求が発生すると、処理装置１５は信
号線１２，１３を用いて記憶回路２の１番地からステー
タス情報を読出し、その内容を解読し、処理装置１４が
被制御装置１６を使用中でなければ信号線９，１０，１
１を用いて記憶回路３の１番地に使用中のステータス情
報を書込む。その後、処理装置１５は再度記憶回路２の
１番地からステータス情報を読出し、その内容を解読し
、すでに処理装置１４によって使用中のステータス情報
が書込まれていれば待状態となり、書込まれていなけれ
ば、はじめて被制御装置１６にアクセスする。従って、
処理装置１４と１５から同時に被制御装置１６に対して
アクセス要求が発生した場合、処理装置１４のアクセス
が優先して受付けられ、アクセス競合が回避できる。こ
の場合、処理装置１４が被制御装置１６をアクセス終了
後、その使用中を解除し、再びアクセスの競合が起きて
も、今度は記憶回路３の１番地には処理装置１５により
使用中のステータス情報がすでに書込まれているため、
処理装置１５が優先的にアクセスできる。なお、アクセ
スが競合した時、処理装置１５のアクセスを優先させた
い場合は第２図のフローを逆にすればよい。また、処理
内容に優先順位をつけ、アクセスが競合した場合には、
処理内容の優先順位のステータス情報を交換して、優先
順位の高い処理内容をもつ処理装置が被制御装置１６に
アクセスできるようにすることも可能であ。以上説明し
たように、本発明によれば、複数の処理装置の間を、独
立のアドレスに対して同時に書込み／議出しできる機能
をもつ記憶回路を介して結合しているため、処理装置は
任意の時点で該記憶回路にアクセスでき、待ち時間を左
程とることなく情報の交換が行なえ、また、各処理装置
で共用する被制御装置に対するアクセス競合の回避等が
少ない金物量で容易に実現できる利点がある。さらに、
処理装置間のインタフェースも記憶回路に対するデータ
線、アドレス線、書込み許可信号線のみであり、インタ
フェースの標準化が可能であり、また、記憶回路のアド
レスの割当てを変更するのみで、処理装置間のィンタフ
ェ−ス機能の変更に対して容易に対処できる利点がある
。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の処理装置の被制御装置に対するアクセスフローであ
る。１・・…・結合装置、２，３・・・・・・記憶回路、４
，９・・・・・・書込みデータ情報線、５，１０・・・
・・・書込みアドレス線、６，１１・・・・・・書込み
許可信号線、７，１２…・・・読出しアドレス線、８，
１３・・・・・・議出しデータ線、１４，１５…・・・
処理装置、１６・・・・・・被制御装置、１７・・・・
・・インタフェース信号線。第１図第２図

Claims

【特許請求の範囲】１第１の処理装置と第２の処理装置を、独立したアド
レスに対して同時に書込み／読出しができる記憶回路を
介して結合し、前記第１の処理装置が第２の処理装置か
らデータを要求する場合、前記第１の処理装置は前記記
憶回路の特定アドレスにデータ要求のステータス情報を
書込み、前記第２の処理装置は任意の時点で前記記憶回
路の特定アドレスの前記ステータスを読出し、相手処理
装置がデータを要求していることが分ると、前記記憶回
路にデータを書込み、該データを前記第１の処理装置は
任意の時点に読出すことを特徴とする処理装置間結合方
式。２第１の処理装置が第２の処理装置にデータを転送す
る場合には、前記第１の処理装置は前記記憶回路にデー
タを書込むとゝもに特定アドレスにデータ送信のステー
タタス情報を書込み、記第２の処理装置は任意の時点で
前記記憶回路の特定アドレスの前記ステータス情報を読
出し、相手処理装置からのデータを取込む必要のあるこ
とが分ると、前記記憶回路から前記データを読出すこと
を特徴とする特許請求の範囲第１項記載の処理装置間結
合方式。３第１および第２の処理装置は被制御装置を共有して
使用しており、第１の処理装置が前記被制御装置にアク
セス要求する場合は、前記記憶回路の第２の特定アドレ
スからステータス情報を読出し、他の処理装置が前記被
制御装置を使用していないことが分かると、前記被制御
装置に直ちにアクセスするとゝもに前記記憶回路の第１
の特定アドレスに使用中を示すステータス情報を書込み
、第２の処理装置が前記被制御装置にアクセス要求を発
する場合は、前記記憶回路に第１の特定アドレスからス
テータス情報を読出し、他の処理装置が前記被制御装置
を使用していないことが分かると、前記記憶回路の第２
の特定アドレスに使用中を示すステータス情報を書込み
、その後、再度前記記憶回路の第１の特定アドレスから
ステータス情報を読出し、他の処理装置が前記被制御装
置を使用していないことが分ると該被制御装置をアクセ
スすることを特徴とする特許請求の範囲第１項もしくは
第２項記載の処理装置間結合方式。