JPS63104155A - 電子計算機 - Google Patents
電子計算機Info
- Publication number
- JPS63104155A JPS63104155A JP25109886A JP25109886A JPS63104155A JP S63104155 A JPS63104155 A JP S63104155A JP 25109886 A JP25109886 A JP 25109886A JP 25109886 A JP25109886 A JP 25109886A JP S63104155 A JPS63104155 A JP S63104155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory system
- access terminal
- input
- output means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子計算機に関し、特にそのメモリシステム
の改良に関するものである。
の改良に関するものである。
第２図は、従来のメモリシステムを持゛つ電子計算機を
示す。図において、１は中央処理装置１．２は外部装置
との間で情報をやりとりする入出力手段、３はメモリシ
ステム、４はメモリシステム３を構成するメモリ素子、
５はメモリ素子４のランダムアクセス端子、７は中央処
理装置ｌまたは入出力手段２とメモリシステム３との間
でデータを転送するための内部バス、８はデータの転送
の裁定や転送の制御を行なう制御装置、９は制御信号、
１０は外部装置に接続する信号線である。
示す。図において、１は中央処理装置１．２は外部装置
との間で情報をやりとりする入出力手段、３はメモリシ
ステム、４はメモリシステム３を構成するメモリ素子、
５はメモリ素子４のランダムアクセス端子、７は中央処
理装置ｌまたは入出力手段２とメモリシステム３との間
でデータを転送するための内部バス、８はデータの転送
の裁定や転送の制御を行なう制御装置、９は制御信号、
１０は外部装置に接続する信号線である。
従来の電子計算機では、メモリシステム３のメモリ素子
４はランダムアクセス端子５のみで構成され、中央処理
装置ｌまたは入出力手段２がメモリシステム３との間で
データのやりとりをするときは、ともにランダムアクセ
ス端子５を介して行なう。このとき、制御値Ｗ８は中央
処理装置１または入出力手段２のどちらがデータを転送
するかの裁定や、転送時、中央処理装置１、入出力手段
２、またはメモリシステム３に制御信号９を伝えて転送
の制御を行なう。
４はランダムアクセス端子５のみで構成され、中央処理
装置ｌまたは入出力手段２がメモリシステム３との間で
データのやりとりをするときは、ともにランダムアクセ
ス端子５を介して行なう。このとき、制御値Ｗ８は中央
処理装置１または入出力手段２のどちらがデータを転送
するかの裁定や、転送時、中央処理装置１、入出力手段
２、またはメモリシステム３に制御信号９を伝えて転送
の制御を行なう。
従来のメモリシステムは、以上のように構成されている
ので、中央処理装置または入出力手段がメモリシステム
との間でデータのやりとりを行なう場合、一方がデータ
のやりとりを行っているときは、他方は待たされること
になり、計算機の処理速度が低下するという問題点があ
った。
ので、中央処理装置または入出力手段がメモリシステム
との間でデータのやりとりを行なう場合、一方がデータ
のやりとりを行っているときは、他方は待たされること
になり、計算機の処理速度が低下するという問題点があ
った。
この発明は上記のような問題点を解消するためになされ
たもので、メモリシステムと中央処理装置間およびメモ
リシステムと入出力手段間でのデータの転送を遅滞なく
行なうことができる電子計算機を得ることを目的とする
。
たもので、メモリシステムと中央処理装置間およびメモ
リシステムと入出力手段間でのデータの転送を遅滞なく
行なうことができる電子計算機を得ることを目的とする
。
この発明にかかる電子計算機は、メモリシステムのメモ
リ素子として、ランダムアクセス端子とシリアルアクセ
ス端子を設けたものである。
リ素子として、ランダムアクセス端子とシリアルアクセ
ス端子を設けたものである。
この発明においては、データの転送を行なう際、メモリ
システムと中央処理装置間はランダムアクセス端子を介
して、メモリシステムと入出力手段間はシリアルアクセ
ス端子を介して行なうようにしたので、お互いのデータ
転送経路を分離することができ、遅滞なくデータの処理
をすることができる。
システムと中央処理装置間はランダムアクセス端子を介
して、メモリシステムと入出力手段間はシリアルアクセ
ス端子を介して行なうようにしたので、お互いのデータ
転送経路を分離することができ、遅滞なくデータの処理
をすることができる。
以下、この発明の一実施例を図について説明する。
第１図はこの発明の一実施例による電子計算機を示し、
図において第２図と同一番号は同一または相当部分を示
す。６はランダムアクセス端子５と共にメモリ素子４を
構成するシリアルアクセス端子、７ａは中央処理装置ｌ
とメモリシステム３との間でデータの転送を行なうため
の内部バス、７ｂは入出力手段２とメモリシステム３と
の間でデータの転送を行なうための内部バスである。
図において第２図と同一番号は同一または相当部分を示
す。６はランダムアクセス端子５と共にメモリ素子４を
構成するシリアルアクセス端子、７ａは中央処理装置ｌ
とメモリシステム３との間でデータの転送を行なうため
の内部バス、７ｂは入出力手段２とメモリシステム３と
の間でデータの転送を行なうための内部バスである。
次に作用、効果ついて説明する。
中央処理装置ｌとメモリシステム３との間でデータのや
りとりをするときは、メモリ素子４のランダムアクセス
端子５を介して内部バス７ａで行い、入出力手段２とメ
モリシステム３との間でデータのやりとりをするときは
、メモリ素子４のシリアルアクセス端子６を介して内部
バス７ｂで行なう。これにより、中央処理装置１又は入
出力手段２とメモリシステム３との間のデータ転送経路
を各々分離することができる。制御装置８はシリアルア
クセス端子６からデータを読み出し入出力手段２に転送
したり、入出力手段２からデータを転送しシリアルアク
セス端子６に書き込んだりするための制御信号９を伝え
る。入出力手段２とメモリシステム３との間のデータ転
送はメモリシステムの連続したアドレスについて行われ
るのでシリアルアクセスで充分である。
りとりをするときは、メモリ素子４のランダムアクセス
端子５を介して内部バス７ａで行い、入出力手段２とメ
モリシステム３との間でデータのやりとりをするときは
、メモリ素子４のシリアルアクセス端子６を介して内部
バス７ｂで行なう。これにより、中央処理装置１又は入
出力手段２とメモリシステム３との間のデータ転送経路
を各々分離することができる。制御装置８はシリアルア
クセス端子６からデータを読み出し入出力手段２に転送
したり、入出力手段２からデータを転送しシリアルアク
セス端子６に書き込んだりするための制御信号９を伝え
る。入出力手段２とメモリシステム３との間のデータ転
送はメモリシステムの連続したアドレスについて行われ
るのでシリアルアクセスで充分である。
このような本実施例では、メモリシステムと中央処理装
置間及びメモリシステムと入出力手段間のデータのやり
とりをそれぞれ遅滞なく行なうことができる。
置間及びメモリシステムと入出力手段間のデータのやり
とりをそれぞれ遅滞なく行なうことができる。
以上のようにこの発明にかかる重子計算機によれば、入
出力手段とメモリシステム間と、中央処理装置とメモリ
システム間の各々のデータ転送経路を分離するようにし
たので、これにより一方の転送が他方の転送のために待
たされることがなくなり、計算機の処理速度を向上させ
ることができる。
出力手段とメモリシステム間と、中央処理装置とメモリ
システム間の各々のデータ転送経路を分離するようにし
たので、これにより一方の転送が他方の転送のために待
たされることがなくなり、計算機の処理速度を向上させ
ることができる。
第１図はこの発明の一実施例を示す電子計算機の構成図
で、第２図は従来の電子計算機の構成図である。 図において、１は中央処理装置、２は入出力手段、３は
メモリシステム、４はメモリ素子、５はランダムアクセ
ス端子、６はシリアルアクセス端子、７，７ａ及び７ｂ
は内部バス、８は制御装置、９は制御信号、１０は信号
線である。 なお、図中、同一符号は同−又は相当部分を示す。
で、第２図は従来の電子計算機の構成図である。 図において、１は中央処理装置、２は入出力手段、３は
メモリシステム、４はメモリ素子、５はランダムアクセ
ス端子、６はシリアルアクセス端子、７，７ａ及び７ｂ
は内部バス、８は制御装置、９は制御信号、１０は信号
線である。 なお、図中、同一符号は同−又は相当部分を示す。
Claims (1)
- （１）中央処理装置と、外部装置との間で情報のやりと
りをするための入出力手段と、データ記憶するためのメ
モリシステムと、上記中央処理装置あるいは入出力手段
と上記メモリシステムとの間でのデータの転送を制御す
る制御装置とを備えた電子計算機において、 上記メモリシステムは、上記中央処理装置との間でデー
タのやりとりをするためのランダムアクセス端子と上記
入出力手段との間でデータのやりとりをするためのシリ
アルアクセス端子とをもつものであることを特徴とする
電子計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25109886A JPS63104155A (ja) | 1986-10-21 | 1986-10-21 | 電子計算機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25109886A JPS63104155A (ja) | 1986-10-21 | 1986-10-21 | 電子計算機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63104155A true JPS63104155A (ja) | 1988-05-09 |
Family
ID=17217615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25109886A Pending JPS63104155A (ja) | 1986-10-21 | 1986-10-21 | 電子計算機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63104155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5342087A (en) * | 1990-11-27 | 1994-08-30 | Mazda Motor Corporation | Air bag for vehicle safety device |
-
1986
- 1986-10-21 JP JP25109886A patent/JPS63104155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5342087A (en) * | 1990-11-27 | 1994-08-30 | Mazda Motor Corporation | Air bag for vehicle safety device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JPS63255760A (ja) | 制御システム | |
| JP2570872B2 (ja) | ワンチップマイクロコンピュータ | |
| JPS63104155A (ja) | 電子計算機 | |
| JPS60169966A (ja) | デ−タ処理装置 | |
| JPH03131951A (ja) | データ転送方式 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JPH0114616B2 (ja) | ||
| JPS6029139B2 (ja) | 処理装置間結合方式 | |
| JPS6379161A (ja) | 半導体記憶装置 | |
| JP3270040B2 (ja) | バス制御方式 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPS6217879Y2 (ja) | ||
| JPH02211571A (ja) | 情報処理装置 | |
| JPS63146148A (ja) | バス方式 | |
| JPS6310223A (ja) | 計算機 | |
| JPS63304358A (ja) | バス制御方式 | |
| JPS63206855A (ja) | デ−タ転送装置 | |
| JPH01154272A (ja) | マルチプロセッサ装置 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPS62272352A (ja) | メモリ制御回路 | |
| JPH0215095B2 (ja) | ||
| JPS62262170A (ja) | デ−タ転送方式 |