JPH05314061A - バス・インタフェース制御方式 - Google Patents
バス・インタフェース制御方式Info
- Publication number
- JPH05314061A JPH05314061A JP4104113A JP10411392A JPH05314061A JP H05314061 A JPH05314061 A JP H05314061A JP 4104113 A JP4104113 A JP 4104113A JP 10411392 A JP10411392 A JP 10411392A JP H05314061 A JPH05314061 A JP H05314061A
- Authority
- JP
- Japan
- Prior art keywords
- command
- response
- function
- system bus
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】マルチプロセッサシステムにおけるＣＰＵのバ
ス・インタフェース制御方式に関し、アクセス集中時の
デッドロックを防止することを目的とする。 【構成】ローカルバス３とシステムバス１を接続するバ
ス・インタフェース制御回路４に、送信バッファ５と受
信バッファ６とローカルバス制御回路７とシステムバス
制御回路８とを設ける。ローカルバス制御回路７は、ロ
ーカルバス３と、送信バッファ５および受信バッファ６
との間で、起動コマンドと応答コマンドおよびデータの
送受を行う。システムバス制御回路８は、システムバス
１からの起動コマンドと応答コマンドを受信バッファ６
に書き込み、送信バッファ５からの起動コマンドと応答
コマンドをシステムバス１へ転送するが、この際、応答
コマンドの受信制御機能と、応答コマンドの追越し制御
機能とによって、特定のＣＰＵへのアクセス集中時のデ
ッドロックを防止することで構成する。
ス・インタフェース制御方式に関し、アクセス集中時の
デッドロックを防止することを目的とする。 【構成】ローカルバス３とシステムバス１を接続するバ
ス・インタフェース制御回路４に、送信バッファ５と受
信バッファ６とローカルバス制御回路７とシステムバス
制御回路８とを設ける。ローカルバス制御回路７は、ロ
ーカルバス３と、送信バッファ５および受信バッファ６
との間で、起動コマンドと応答コマンドおよびデータの
送受を行う。システムバス制御回路８は、システムバス
１からの起動コマンドと応答コマンドを受信バッファ６
に書き込み、送信バッファ５からの起動コマンドと応答
コマンドをシステムバス１へ転送するが、この際、応答
コマンドの受信制御機能と、応答コマンドの追越し制御
機能とによって、特定のＣＰＵへのアクセス集中時のデ
ッドロックを防止することで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、マルチプロセッサシス
テムにおける各中央処理装置（ＣＰＵ）のバス・インタ
フェース制御方式に関するものである。
テムにおける各中央処理装置（ＣＰＵ）のバス・インタ
フェース制御方式に関するものである。
【０００２】マルチプロセッサシステムにおいては、シ
ステムバスに複数のＣＰＵが接続されるとともに、各Ｃ
ＰＵにおいては、システムバスにバス・インタフェース
制御回路（ＢＩＣ）を介して接続されたローカルバス
に、マイクロプロセッサ（ＭＰＵ）とメモリとが接続さ
れる形態をとる場合が多い。
ステムバスに複数のＣＰＵが接続されるとともに、各Ｃ
ＰＵにおいては、システムバスにバス・インタフェース
制御回路（ＢＩＣ）を介して接続されたローカルバス
に、マイクロプロセッサ（ＭＰＵ）とメモリとが接続さ
れる形態をとる場合が多い。
【０００３】このような場合における、各ＣＰＵのバス
・インタフェース制御方式は、特定のＣＰＵに複数のア
クセスが集中した場合でも、デッドロックを生じないも
のであることが要望される。
・インタフェース制御方式は、特定のＣＰＵに複数のア
クセスが集中した場合でも、デッドロックを生じないも
のであることが要望される。
【０００４】
【従来の技術】図５は、従来の、および本発明が適用さ
れるマルチプロセッサシステムの構成例を示したもので
あって、複数のＣＰＵ１１1,…, １１n がシステムバス
１２に並列に接続されるとともに、システムバス１２に
は、入出力装置１３が接続されている。
れるマルチプロセッサシステムの構成例を示したもので
あって、複数のＣＰＵ１１1,…, １１n がシステムバス
１２に並列に接続されるとともに、システムバス１２に
は、入出力装置１３が接続されている。
【０００５】図６は、ＣＰＵの構成例を示したものであ
って、図５におけると同じものを同じ番号で示し、例え
ばＣＰＵ１１n において、１５n はマイクロプロセッサ
（ＭＰＵ）であって、ローカルバス１６n を介してメモ
リ１７n が接続されている。またローカルバス１６n と
システムバス１２とは、バス・インタフェース制御回路
（ＢＩＣ）１８n を介して接続されている。
って、図５におけると同じものを同じ番号で示し、例え
ばＣＰＵ１１n において、１５n はマイクロプロセッサ
（ＭＰＵ）であって、ローカルバス１６n を介してメモ
リ１７n が接続されている。またローカルバス１６n と
システムバス１２とは、バス・インタフェース制御回路
（ＢＩＣ）１８n を介して接続されている。
【０００６】図７は、従来のバス・インタフェース制御
回路の構成例を示したものであって、図６におけると同
じものを同じ番号で示し、バス・インタフェース制御回
路（ＢＩＣ）１８n において、２１n はローカルバス制
御回路であって、ローカルバス１６n に接続されるとと
もに、２面の先入れ先出し（ＦＩＦＯ）メモリからなる
送信バッファ２２n を介してシステムバス制御回路２３
n に接続され、システムバス制御回路２３n はさらにシ
ステムバス１２に接続されている。またシステムバス制
御回路２３n は、２面の先入れ先出し（ＦＩＦＯ）メモ
リからなる受信バッファ２４n を介してローカルバス制
御回路２１n に接続されている。
回路の構成例を示したものであって、図６におけると同
じものを同じ番号で示し、バス・インタフェース制御回
路（ＢＩＣ）１８n において、２１n はローカルバス制
御回路であって、ローカルバス１６n に接続されるとと
もに、２面の先入れ先出し（ＦＩＦＯ）メモリからなる
送信バッファ２２n を介してシステムバス制御回路２３
n に接続され、システムバス制御回路２３n はさらにシ
ステムバス１２に接続されている。またシステムバス制
御回路２３n は、２面の先入れ先出し（ＦＩＦＯ）メモ
リからなる受信バッファ２４n を介してローカルバス制
御回路２１n に接続されている。
【０００７】このように、従来のバス・インタフェース
制御回路は、各２面の送信バッファと受信バッファとを
有しており、その動作は次のようなものである。
制御回路は、各２面の送信バッファと受信バッファとを
有しており、その動作は次のようなものである。
【０００８】(1) リードアクセスの送信 ローカルバス制御回路２１n は、ローカルバス１６n か
らリードアクセスを受信すると、送信バッファ２２n に
リードコマンドを書き込んで、ローカルバス１６n を保
留する。
らリードアクセスを受信すると、送信バッファ２２n に
リードコマンドを書き込んで、ローカルバス１６n を保
留する。
【０００９】システムバス制御回路２３n は、送信バッ
ファ２２n のリードコマンドを読み出し、システムバス
１２に転送する（起動転送）。システムバス１２はスプ
リット方式のため、リードコマンド転送後は、システム
バス制御回路２３n はシステムバス１２を解放する。
ファ２２n のリードコマンドを読み出し、システムバス
１２に転送する（起動転送）。システムバス１２はスプ
リット方式のため、リードコマンド転送後は、システム
バス制御回路２３n はシステムバス１２を解放する。
【００１０】システムバス制御回路２３n は、システム
バス１２からアンサコマンドを受信する（応答転送）
と、受信バッファ２４n にアンサコマンドを書き込ん
で、システムバス１２を解放する。
バス１２からアンサコマンドを受信する（応答転送）
と、受信バッファ２４n にアンサコマンドを書き込ん
で、システムバス１２を解放する。
【００１１】ローカルバス制御回路２１n は、受信バッ
ファ２４n のアンサコマンドを読み出して、ローカルバ
ス１６n へリードデータを返送し、ローカルバス１６n
を解放する。
ファ２４n のアンサコマンドを読み出して、ローカルバ
ス１６n へリードデータを返送し、ローカルバス１６n
を解放する。
【００１２】(2) ライトアクセスの送信 ローカルバス制御回路２１n は、ローカルバス１６n か
らライトアクセスを受信すると、送信バッファ２２n に
ライトコマンドを書き込んで、ローカルバス１６n を解
放する。
らライトアクセスを受信すると、送信バッファ２２n に
ライトコマンドを書き込んで、ローカルバス１６n を解
放する。
【００１３】システムバス制御回路２３n は、送信バッ
ファ２２n のライトコマンドを読み出して、システムバ
ス１２へ転送し（起動転送）、転送後は、システムバス
１２を解放する。
ファ２２n のライトコマンドを読み出して、システムバ
ス１２へ転送し（起動転送）、転送後は、システムバス
１２を解放する。
【００１４】ライトアクセスの場合は、起動転送のみを
行い、応答転送を行わない制御（突き放し制御）を行
う。
行い、応答転送を行わない制御（突き放し制御）を行
う。
【００１５】(3) リードアクセスの受信 システムバス制御回路２１n は、システムバス１２から
リードコマンドを受信すると、受信バッファ２４n にリ
ードコマンドを書き込んで、システムバス１２を解放す
る。
リードコマンドを受信すると、受信バッファ２４n にリ
ードコマンドを書き込んで、システムバス１２を解放す
る。
【００１６】ローカルバス制御回路２１n は、受信バッ
ファ２４n のリードコマンドを読み出して、ローカルバ
ス１６n へリードアクセスを行い、リードデータを受信
すると、送信バッファ２２n にリードデータを含むアン
サコマンドを書き込む。
ファ２４n のリードコマンドを読み出して、ローカルバ
ス１６n へリードアクセスを行い、リードデータを受信
すると、送信バッファ２２n にリードデータを含むアン
サコマンドを書き込む。
【００１７】システムバス制御回路２３n は、送信バッ
ファ２２n のアンサコマンドを読み出して、システムバ
ス１２へ転送する（応答転送）。転送後は、システムバ
ス１２を解放する。
ファ２２n のアンサコマンドを読み出して、システムバ
ス１２へ転送する（応答転送）。転送後は、システムバ
ス１２を解放する。
【００１８】(4) ライトアクセスの受信 システムバス制御回路２３n は、システムバス１２から
ライトコマンドを受信すると、受信バッファ２４n にラ
イトコマンドを書き込み、システムバス１２を解放す
る。
ライトコマンドを受信すると、受信バッファ２４n にラ
イトコマンドを書き込み、システムバス１２を解放す
る。
【００１９】ローカルバス制御回路２１n は、受信バッ
ファ２４n のライトコマンドを読み出し、ローカルバス
１６n へライトアクセスを行う。ライトアクセスの場合
は、応答転送を行わない。
ファ２４n のライトコマンドを読み出し、ローカルバス
１６n へライトアクセスを行う。ライトアクセスの場合
は、応答転送を行わない。
【００２０】
【発明が解決しようとする課題】このような動作を行う
バス・インタフェース制御回路を用いたシステムにおい
て、対向する２つのユニットが相互に相手のメモリをラ
イトしている場合に、その他のユニットが、これらのユ
ニットに対してリードアクセスを行うと、デッドロック
となる可能性がある。
バス・インタフェース制御回路を用いたシステムにおい
て、対向する２つのユニットが相互に相手のメモリをラ
イトしている場合に、その他のユニットが、これらのユ
ニットに対してリードアクセスを行うと、デッドロック
となる可能性がある。
【００２１】図８は、従来方式の場合のマルチプロセッ
サシステムの動作例(1) を示したものであって、従来の
バス・インタフェース制御回路におけるデッドロックの
発生を説明するものである。１１1,…, １１6 はＣＰＵ
である。ＣＰＵ１１1,１１2において、１５1,１５2 は
ＭＰＵ、１６1,１６2 はローカルバス、１７1,１７2は
メモリ、１８1,１８2 はバス・インタフェース制御回路
である。またバス・インタフェース制御回路１８1 およ
び１８2 において、２２11, ２２12 および２２21, ２
２22はそれぞれ２面のＦＩＦＯメモリからなる送信バッ
ファ、２４11，２４12および２４21, ２４22はそれぞれ
２面のＦＩＦＯメモリからなる受信バッファである。ま
た図中において、ＷＴはライトコマンドを示し、ＲＤは
リードコマンドを示している。
サシステムの動作例(1) を示したものであって、従来の
バス・インタフェース制御回路におけるデッドロックの
発生を説明するものである。１１1,…, １１6 はＣＰＵ
である。ＣＰＵ１１1,１１2において、１５1,１５2 は
ＭＰＵ、１６1,１６2 はローカルバス、１７1,１７2は
メモリ、１８1,１８2 はバス・インタフェース制御回路
である。またバス・インタフェース制御回路１８1 およ
び１８2 において、２２11, ２２12 および２２21, ２
２22はそれぞれ２面のＦＩＦＯメモリからなる送信バッ
ファ、２４11，２４12および２４21, ２４22はそれぞれ
２面のＦＩＦＯメモリからなる受信バッファである。ま
た図中において、ＷＴはライトコマンドを示し、ＲＤは
リードコマンドを示している。
【００２２】図８において、ＣＰＵ１１1 からＣＰＵ１
１2 に対するライトコマンドＷＴと、ＣＰＵ１１2 から
ＣＰＵ１１1 に対するライトコマンドＷＴとが、それぞ
れの送信バッファ２２11, ２２12 および２２21, ２２
22に書き込まれているとき、ＣＰＵ１１3 とＣＰＵ１１
4 がＣＰＵ１１1 にリードアクセスして、ＣＰＵ１１ 1
の受信バッファ２４11, ２４12にリードコマンドＲＤが
書き込まれ、ＣＰＵ１１6 とＣＰＵ１１5 がＣＰＵ１１
2 にリードアクセスして、ＣＰＵ１１2 の受信バッファ
２４21, ２４22にリードコマンドＲＤが書き込まれるこ
とがあり得る。
１2 に対するライトコマンドＷＴと、ＣＰＵ１１2 から
ＣＰＵ１１1 に対するライトコマンドＷＴとが、それぞ
れの送信バッファ２２11, ２２12 および２２21, ２２
22に書き込まれているとき、ＣＰＵ１１3 とＣＰＵ１１
4 がＣＰＵ１１1 にリードアクセスして、ＣＰＵ１１ 1
の受信バッファ２４11, ２４12にリードコマンドＲＤが
書き込まれ、ＣＰＵ１１6 とＣＰＵ１１5 がＣＰＵ１１
2 にリードアクセスして、ＣＰＵ１１2 の受信バッファ
２４21, ２４22にリードコマンドＲＤが書き込まれるこ
とがあり得る。
【００２３】このとき、ＣＰＵ１１1,１１2 では、それ
ぞれの受信バッファにおけるリードコマンドを処理し
て、アンサコマンドを送出しようとしても、それぞれの
送信バッファにアンサコマンドを書き込むべき空きがな
いため、リードコマンドの処理を行うことができない。
ぞれの受信バッファにおけるリードコマンドを処理し
て、アンサコマンドを送出しようとしても、それぞれの
送信バッファにアンサコマンドを書き込むべき空きがな
いため、リードコマンドの処理を行うことができない。
【００２４】一方、ＣＰＵ１１1,１１2 では、それぞれ
の送信バッファにおけるライトコマンドを処理しようと
しても、相手方の受信バッファに空きがないため、ライ
トコマンドを送出することができない。
の送信バッファにおけるライトコマンドを処理しようと
しても、相手方の受信バッファに空きがないため、ライ
トコマンドを送出することができない。
【００２５】このような状態になると、ＣＰＵ１１1,１
１2 では、以後の処理を全く行うことができなくなり、
いわゆるデッドロックの状態に陥ってしまうことにな
る。
１2 では、以後の処理を全く行うことができなくなり、
いわゆるデッドロックの状態に陥ってしまうことにな
る。
【００２６】このような問題を解決するためには、送信
バッファにリードコマンドまたはライトコマンドの書き
込みを行う際に、常にアンサコマンドの書き込みを行う
ための、エリアを空けておくように制御する方法が知ら
れている。
バッファにリードコマンドまたはライトコマンドの書き
込みを行う際に、常にアンサコマンドの書き込みを行う
ための、エリアを空けておくように制御する方法が知ら
れている。
【００２７】このようにすれば、送信バッファにおける
リードコマンドの処理を行ったあとでアンサコマンドを
送出することができるので、受信バッファにおけるリー
ドコマンドまたはライトコマンドを処理することがで
き、デッドロックを生じることが防止される。
リードコマンドの処理を行ったあとでアンサコマンドを
送出することができるので、受信バッファにおけるリー
ドコマンドまたはライトコマンドを処理することがで
き、デッドロックを生じることが防止される。
【００２８】しかしながら、このような制御を行って
も、空きエリアを設けたことによって処理されたリード
コマンドのあとに、さらに別のユニットからそれらのユ
ニットに対してリードアクセスを行った場合には、アン
サコマンドを書き込むための空きエリアが、アンサコマ
ンドで満たされるために、やはりデッドロックを生じ
る。このようなデッドロックは、ＣＰＵの数が増えた場
合に発生する可能性が高くなる。
も、空きエリアを設けたことによって処理されたリード
コマンドのあとに、さらに別のユニットからそれらのユ
ニットに対してリードアクセスを行った場合には、アン
サコマンドを書き込むための空きエリアが、アンサコマ
ンドで満たされるために、やはりデッドロックを生じ
る。このようなデッドロックは、ＣＰＵの数が増えた場
合に発生する可能性が高くなる。
【００２９】図９は、従来方式の場合のマルチプロセッ
サシステムの動作例(2) を示したものであって、アンサ
用エリアを設けてもデッドロックを生じる例を説明する
ものである。図８におけると同じものを同じ番号で示
し、１１7,１１8 はＣＰＵである。また図中において、
ＡＮはアンサコマンドを示している。
サシステムの動作例(2) を示したものであって、アンサ
用エリアを設けてもデッドロックを生じる例を説明する
ものである。図８におけると同じものを同じ番号で示
し、１１7,１１8 はＣＰＵである。また図中において、
ＡＮはアンサコマンドを示している。
【００３０】図９において、ＣＰＵ１１1 の送信バッフ
ァには、ＣＰＵ１１1 からＣＰＵ１１2 に対するライト
コマンドＷＴと、ＣＰＵ１１1 からＣＰＵ１１3 に対す
るアンサコマンドＡＮとが書き込まれているとともに、
受信バッファにＣＰＵ１１4からＣＰＵ１１1 に対する
リードコマンドＲＤが書き込まれている。ＣＰＵ１１ 2
の送信バッファには、ＣＰＵ１１2 からＣＰＵ１１1 に
対するライトコマンドＷＴと、ＣＰＵ１１2 からＣＰＵ
１１5 に対するアンサコマンドＡＮとが書き込まれてい
るとともに、受信バッファにＣＰＵ１１6 からＣＰＵ１
１2 に対するリードコマンドＲＤが書き込まれている。
ァには、ＣＰＵ１１1 からＣＰＵ１１2 に対するライト
コマンドＷＴと、ＣＰＵ１１1 からＣＰＵ１１3 に対す
るアンサコマンドＡＮとが書き込まれているとともに、
受信バッファにＣＰＵ１１4からＣＰＵ１１1 に対する
リードコマンドＲＤが書き込まれている。ＣＰＵ１１ 2
の送信バッファには、ＣＰＵ１１2 からＣＰＵ１１1 に
対するライトコマンドＷＴと、ＣＰＵ１１2 からＣＰＵ
１１5 に対するアンサコマンドＡＮとが書き込まれてい
るとともに、受信バッファにＣＰＵ１１6 からＣＰＵ１
１2 に対するリードコマンドＲＤが書き込まれている。
【００３１】このような場合に、ＣＰＵ１１7 がＣＰＵ
１１1 に対してリードアクセス（またはライトアクセ
ス）を行い、ＣＰＵ１１8 がＣＰＵ１１2 に対してリー
ドアクセス（またはライトアクセス）を行って、それぞ
れ受信バッファに書き込まれた場合には、ＣＰＵ１１1
とＣＰＵ１１2 は、ともに送信バッファにおけるライト
コマンドＷＴの処理を行うことができず、デッドロック
を生じる。
１１1 に対してリードアクセス（またはライトアクセ
ス）を行い、ＣＰＵ１１8 がＣＰＵ１１2 に対してリー
ドアクセス（またはライトアクセス）を行って、それぞ
れ受信バッファに書き込まれた場合には、ＣＰＵ１１1
とＣＰＵ１１2 は、ともに送信バッファにおけるライト
コマンドＷＴの処理を行うことができず、デッドロック
を生じる。
【００３２】また、対向する２つのユニットが、相互に
相手方のメモリをリードしているときに、その他のユニ
ットがそれらのユニットに対してリードアクセスを行う
と、やはりデッドロックとなる可能性がある。
相手方のメモリをリードしているときに、その他のユニ
ットがそれらのユニットに対してリードアクセスを行う
と、やはりデッドロックとなる可能性がある。
【００３３】図１０は、従来方式の場合のマルチプロセ
ッサシステムの動作例(3) を示したものであって、アン
サ用エリアを設けてもデッドロックを生じる他の例を説
明するものである。図８および図９におけると同じもの
を同じ番号で示している。図１０の例は、それぞれの送
信バッファにライトコマンドＷＴの代わりに、相手方に
対するアンサコマンドＡＮが書き込まれた場合を示し、
このような場合も明らかにデッドロックとなる。
ッサシステムの動作例(3) を示したものであって、アン
サ用エリアを設けてもデッドロックを生じる他の例を説
明するものである。図８および図９におけると同じもの
を同じ番号で示している。図１０の例は、それぞれの送
信バッファにライトコマンドＷＴの代わりに、相手方に
対するアンサコマンドＡＮが書き込まれた場合を示し、
このような場合も明らかにデッドロックとなる。
【００３４】本発明はこのような従来技術の課題を解決
しようとするものであって、上述のようなマルチプロセ
ッサシステムにおいて、バス・インタフェース制御回路
においてデッドロックを生じる恐れのない、バス・イン
タフェース制御方式を提供することを目的としている。
しようとするものであって、上述のようなマルチプロセ
ッサシステムにおいて、バス・インタフェース制御回路
においてデッドロックを生じる恐れのない、バス・イン
タフェース制御方式を提供することを目的としている。
【００３５】
(1) 本発明は、図１にその原理的構成を示すように、ス
プリット方式のシステムバス１を介して複数のＣＰＵ２
が接続されるとともに、各ＣＰＵは、そのローカルバス
３とシステムバス１とを接続するバス・インタフェース
制御回路４を有している。各バス・インタフェース制御
回路は、システムバスに対する送信コマンドを蓄積する
送信バッファ５と、システムバスからの受信コマンドを
蓄積する受信バッファ６と、ローカルバス制御回路７
と、システムバス制御回路８とを有している。
プリット方式のシステムバス１を介して複数のＣＰＵ２
が接続されるとともに、各ＣＰＵは、そのローカルバス
３とシステムバス１とを接続するバス・インタフェース
制御回路４を有している。各バス・インタフェース制御
回路は、システムバスに対する送信コマンドを蓄積する
送信バッファ５と、システムバスからの受信コマンドを
蓄積する受信バッファ６と、ローカルバス制御回路７
と、システムバス制御回路８とを有している。
【００３６】ローカルバス制御回路７は、ローカルバス
３から受信したアクセスから起動コマンドを作成して送
信バッファ５に書き込む機能と、受信バッファ６から読
み出した応答コマンドからリードデータをローカルバス
３へ返送する機能と、受信バッファ５から読み出した起
動コマンドによってローカルバス３へアクセスを行い、
リードアクセスのときは、応答コマンドを作成して送信
バッファ５に書き込む機能とを有している。
３から受信したアクセスから起動コマンドを作成して送
信バッファ５に書き込む機能と、受信バッファ６から読
み出した応答コマンドからリードデータをローカルバス
３へ返送する機能と、受信バッファ５から読み出した起
動コマンドによってローカルバス３へアクセスを行い、
リードアクセスのときは、応答コマンドを作成して送信
バッファ５に書き込む機能とを有している。
【００３７】システムバス制御回路８は、システムバス
１から受信した起動コマンドおよび応答コマンドを受信
バッファ６に書き込む機能と、送信バッファ５から読み
出した起動コマンドおよび応答コマンドをシステムバス
１へ転送する機能と、応答コマンドを書き込むべき空き
を残して起動コマンドを書き込むことによってシステム
バス１から応答コマンドを常に受信可能にする応答コマ
ンドの受信制御機能と、送信バッファ５に起動コマンド
が書き込まれたのちに応答コマンドが書き込まれたとき
応答コマンドを優先してシステムバス１へ転送する応答
コマンドの追越し制御機能とを有している。
１から受信した起動コマンドおよび応答コマンドを受信
バッファ６に書き込む機能と、送信バッファ５から読み
出した起動コマンドおよび応答コマンドをシステムバス
１へ転送する機能と、応答コマンドを書き込むべき空き
を残して起動コマンドを書き込むことによってシステム
バス１から応答コマンドを常に受信可能にする応答コマ
ンドの受信制御機能と、送信バッファ５に起動コマンド
が書き込まれたのちに応答コマンドが書き込まれたとき
応答コマンドを優先してシステムバス１へ転送する応答
コマンドの追越し制御機能とを有している。
【００３８】(2) また本発明は(1) の場合に、送信バッ
ファ５が、起動転送用送信バッファ２５n と、応答転送
用送信バッファ２６n とからなり、ローカルバス制御回
路７が、ローカルバス３から受信したアクセスから起動
コマンドを作成して起動転送用送信バッファ２５n に書
き込む機能と、受信バッファ６から読み出した起動コマ
ンドによってローカルバス３へアクセスを行い、リード
アクセスのときは応答コマンドを作成して応答転送用送
信バッファ２６n ヘ書き込む機能を有し、システムバス
制御回路８が起動転送用送信バッファ２５n から読み出
した起動コマンドをシステムバス１へ転送する機能と、
応答転送用送信バッファ２６n から読み出した応答コマ
ンドをシステムバス１へ転送する機能とを有するととも
に、起動転送用送信バッファ２５n に起動コマンドが書
き込まれておりかつ応答転送用送信バッファ２６n に応
答コマンドが書き込まれているときは応答コマンドを優
先してシステムバス１へ転送することによって、前述の
応答コマンドの追越し制御機能を実現するものである。
ファ５が、起動転送用送信バッファ２５n と、応答転送
用送信バッファ２６n とからなり、ローカルバス制御回
路７が、ローカルバス３から受信したアクセスから起動
コマンドを作成して起動転送用送信バッファ２５n に書
き込む機能と、受信バッファ６から読み出した起動コマ
ンドによってローカルバス３へアクセスを行い、リード
アクセスのときは応答コマンドを作成して応答転送用送
信バッファ２６n ヘ書き込む機能を有し、システムバス
制御回路８が起動転送用送信バッファ２５n から読み出
した起動コマンドをシステムバス１へ転送する機能と、
応答転送用送信バッファ２６n から読み出した応答コマ
ンドをシステムバス１へ転送する機能とを有するととも
に、起動転送用送信バッファ２５n に起動コマンドが書
き込まれておりかつ応答転送用送信バッファ２６n に応
答コマンドが書き込まれているときは応答コマンドを優
先してシステムバス１へ転送することによって、前述の
応答コマンドの追越し制御機能を実現するものである。
【００３９】(3) また本発明は(1) の場合に、送信バッ
ファ５が起動コマンド用エリアと応答コマンド用エリア
とを有し、ローカルバス制御回路７が、ローカルバス３
から受信したアクセスから起動コマンドを作成して送信
バッファ５の起動コマンド用エリアに書き込む機能と、
受信バッファから読み出した起動コマンドからローカル
バス３へアクセスを行ってリードアクセスのときは応答
コマンドを作成して送信バッファ５の応答コマンド用エ
リアに書き込む機能を有し、システムバス制御回路８
が、送信バッファ５の起動コマンド用エリアに起動コマ
ンドが書き込まれており、かつ送信バッファの応答コマ
ンド用エリアに応答コマンドが書き込まれているときは
応答コマンドを先にシステムバス１へ転送する機能を有
することによって、前述の応答コマンドの追越し制御機
能を実現するものである。
ファ５が起動コマンド用エリアと応答コマンド用エリア
とを有し、ローカルバス制御回路７が、ローカルバス３
から受信したアクセスから起動コマンドを作成して送信
バッファ５の起動コマンド用エリアに書き込む機能と、
受信バッファから読み出した起動コマンドからローカル
バス３へアクセスを行ってリードアクセスのときは応答
コマンドを作成して送信バッファ５の応答コマンド用エ
リアに書き込む機能を有し、システムバス制御回路８
が、送信バッファ５の起動コマンド用エリアに起動コマ
ンドが書き込まれており、かつ送信バッファの応答コマ
ンド用エリアに応答コマンドが書き込まれているときは
応答コマンドを先にシステムバス１へ転送する機能を有
することによって、前述の応答コマンドの追越し制御機
能を実現するものである。
【００４０】(4) また本発明は(1) の場合に、送信バッ
ファ５が、複数のエントリを書き込む機能と、各エント
リごとに起動コマンドと応答コマンドの別を示す識別情
報を付加する機能を有し、システムバス制御回路７はこ
の識別情報から送信コマンドと応答コマンドがともに書
き込まれていると判断したときは、応答コマンドを先に
システムバス１へ転送することによって、前述の応答コ
マンドの追越し制御機能を実現するものである。
ファ５が、複数のエントリを書き込む機能と、各エント
リごとに起動コマンドと応答コマンドの別を示す識別情
報を付加する機能を有し、システムバス制御回路７はこ
の識別情報から送信コマンドと応答コマンドがともに書
き込まれていると判断したときは、応答コマンドを先に
システムバス１へ転送することによって、前述の応答コ
マンドの追越し制御機能を実現するものである。
【００４１】(5) また本発明は(1) の場合に、システム
バス制御回路８が、リードアクセスによる起動コマンド
の転送から応答コマンドの受信までの間は、他の起動コ
マンドを受信しない機能を有することによって、前述の
応答コマンドの受信制御機能を実現するものである。
バス制御回路８が、リードアクセスによる起動コマンド
の転送から応答コマンドの受信までの間は、他の起動コ
マンドを受信しない機能を有することによって、前述の
応答コマンドの受信制御機能を実現するものである。
【００４２】(6) また本発明は(1) の場合に、受信バッ
ファ６が起動転送用受信バッファ２７n と、応答転送用
受信バッファ２８n とからなり、システムバス制御回路
８が、システムバス１から受信した起動コマンドを起動
転送用受信バッファ２７n に書き込む機能と、システム
バス１から受信した応答コマンドを応答転送用受信バッ
ファ２８n に書き込む機能とを有することによって、前
述の応答コマンドの受信制御機能を実現するものであ
る。
ファ６が起動転送用受信バッファ２７n と、応答転送用
受信バッファ２８n とからなり、システムバス制御回路
８が、システムバス１から受信した起動コマンドを起動
転送用受信バッファ２７n に書き込む機能と、システム
バス１から受信した応答コマンドを応答転送用受信バッ
ファ２８n に書き込む機能とを有することによって、前
述の応答コマンドの受信制御機能を実現するものであ
る。
【００４３】(7) また本発明は(1) の場合に、受信バッ
ファ６が起動コマンド用エリアと応答コマンド用エリア
とを有し、システムバス制御回路８が、システムバス１
から受信した起動コマンドを起動コマンド用エリアに書
き込む機能と、システムバス１から受信した応答コマン
ドを応答コマンド用エリアに書き込む機能とを有するこ
とによって、前述の応答コマンドの受信制御機能を実現
するものである。
ファ６が起動コマンド用エリアと応答コマンド用エリア
とを有し、システムバス制御回路８が、システムバス１
から受信した起動コマンドを起動コマンド用エリアに書
き込む機能と、システムバス１から受信した応答コマン
ドを応答コマンド用エリアに書き込む機能とを有するこ
とによって、前述の応答コマンドの受信制御機能を実現
するものである。
【００４４】(8) また本発明は(1) の場合に、受信バッ
ファ６が、複数のエントリを書き込む機能と、各エント
リごとに起動コマンドと応答コマンドの別を示す識別情
報を付加する機能とを有し、システムバス制御回路８
は、この識別情報から受信バッファ６に応答コマンドが
書き込まれていないことを判断したとき、応答コマンド
を書き込むエリアを残して起動コマンドを受信する機能
を有することによって、前述の応答コマンドの受信制御
機能を実現するものである。
ファ６が、複数のエントリを書き込む機能と、各エント
リごとに起動コマンドと応答コマンドの別を示す識別情
報を付加する機能とを有し、システムバス制御回路８
は、この識別情報から受信バッファ６に応答コマンドが
書き込まれていないことを判断したとき、応答コマンド
を書き込むエリアを残して起動コマンドを受信する機能
を有することによって、前述の応答コマンドの受信制御
機能を実現するものである。
【００４５】(9) また本発明は(1) の場合に、システム
バス制御回路８が、システムバス１から受信バッファ６
に起動コマンドを書き込むときは、常に応答コマンドを
書き込むエリアを残して起動コマンドを受信する機能を
有することによって、前述の応答コマンドの受信制御機
能を実現するものである。
バス制御回路８が、システムバス１から受信バッファ６
に起動コマンドを書き込むときは、常に応答コマンドを
書き込むエリアを残して起動コマンドを受信する機能を
有することによって、前述の応答コマンドの受信制御機
能を実現するものである。
【００４６】
【００４７】(1) スプリット方式のシステムバス１を介
して複数のＣＰＵ２が接続されたマルチプロセッサシス
テムのＣＰＵにおいて、そのローカルバス３とシステム
バス１とをバス・インタフェース制御回路４を介して接
続する。
して複数のＣＰＵ２が接続されたマルチプロセッサシス
テムのＣＰＵにおいて、そのローカルバス３とシステム
バス１とをバス・インタフェース制御回路４を介して接
続する。
【００４８】バス・インタフェース制御回路は、送信バ
ッファ５にシステムバスに対する送信コマンドを蓄積
し、受信バッファ６にシステムバスからの受信コマンド
を蓄積するとともに、ローカルバス制御回路７を備えて
ローカルバス３側との間の情報の送受を制御し、システ
ムバス制御回路８を備えてシステム１との間で情報の送
受を制御する。
ッファ５にシステムバスに対する送信コマンドを蓄積
し、受信バッファ６にシステムバスからの受信コマンド
を蓄積するとともに、ローカルバス制御回路７を備えて
ローカルバス３側との間の情報の送受を制御し、システ
ムバス制御回路８を備えてシステム１との間で情報の送
受を制御する。
【００４９】ローカルバス制御回路７は、ローカルバス
３から受信したアクセスから起動コマンドを作成して送
信バッファ５に書き込み、受信バッファ６から読み出し
た応答コマンドからリードデータをローカルバス３へ返
送し、受信バッファ５から読み出した起動コマンドによ
ってローカルバス３へアクセスを行い、リードアクセス
のときは、応答コマンドを作成して送信バッファ５に書
き込む。
３から受信したアクセスから起動コマンドを作成して送
信バッファ５に書き込み、受信バッファ６から読み出し
た応答コマンドからリードデータをローカルバス３へ返
送し、受信バッファ５から読み出した起動コマンドによ
ってローカルバス３へアクセスを行い、リードアクセス
のときは、応答コマンドを作成して送信バッファ５に書
き込む。
【００５０】システムバス制御回路８は、システムバス
１から受信した起動コマンドおよび応答コマンドを受信
バッファ６に書き込み、送信バッファ５から読み出した
起動コマンドおよび応答コマンドをシステムバス１へ転
送するとともに、応答コマンドの受信制御機能によっ
て、応答コマンドを書き込むべき空きを残して起動コマ
ンドを書き込むことによってシステムバス１から応答コ
マンドを常に受信可能にし、さらに応答コマンドの追越
し制御機能によって、送信バッファ５に起動コマンドが
書き込まれたのちに応答コマンドが書き込まれたとき応
答コマンドを優先してシステムバス１へ転送する。
１から受信した起動コマンドおよび応答コマンドを受信
バッファ６に書き込み、送信バッファ５から読み出した
起動コマンドおよび応答コマンドをシステムバス１へ転
送するとともに、応答コマンドの受信制御機能によっ
て、応答コマンドを書き込むべき空きを残して起動コマ
ンドを書き込むことによってシステムバス１から応答コ
マンドを常に受信可能にし、さらに応答コマンドの追越
し制御機能によって、送信バッファ５に起動コマンドが
書き込まれたのちに応答コマンドが書き込まれたとき応
答コマンドを優先してシステムバス１へ転送する。
【００５１】スプリット方式のバスでは、起動転送と応
答転送とがあり、リードアクセスの場合、起動転送を行
ってから応答転送を受信するまでの間に、他のアクセス
を受信することができる。
答転送とがあり、リードアクセスの場合、起動転送を行
ってから応答転送を受信するまでの間に、他のアクセス
を受信することができる。
【００５２】デッドロックを生じるのは、１つのユニッ
トがこのような、応答転送が必要な複数のリードコマン
ドを同時に連続して受信する場合である。複数のリード
コマンドを同時に受信すると、応答転送のアンサコマン
ドを、受信したリードコマンドの分だけ常に処理できな
いと、デッドロックを生じる可能性がある。
トがこのような、応答転送が必要な複数のリードコマン
ドを同時に連続して受信する場合である。複数のリード
コマンドを同時に受信すると、応答転送のアンサコマン
ドを、受信したリードコマンドの分だけ常に処理できな
いと、デッドロックを生じる可能性がある。
【００５３】そこでバス・インタフェース制御回路は、
送信バッファに起動コマンドと応答コマンドとが書き込
まれ、起動コマンドの転送（起動転送）ができないとき
は、応答コマンドの転送（応答転送）を先に行うように
制御する。さらにリードアクセスを行うバス・インタフ
ェース制御回路は、リードアクセスに対する応答コマン
ドを常に受信できるように制御する。
送信バッファに起動コマンドと応答コマンドとが書き込
まれ、起動コマンドの転送（起動転送）ができないとき
は、応答コマンドの転送（応答転送）を先に行うように
制御する。さらにリードアクセスを行うバス・インタフ
ェース制御回路は、リードアクセスに対する応答コマン
ドを常に受信できるように制御する。
【００５４】従って、本発明によれば、マルチプロセッ
サシステムにおいて、特定のユニットに複数のアクセス
が集中しても、バス・インタフェース制御回路において
デッドロックを生じる恐れがない。
サシステムにおいて、特定のユニットに複数のアクセス
が集中しても、バス・インタフェース制御回路において
デッドロックを生じる恐れがない。
【００５５】(2) 前述の応答コマンドの追越し制御機能
を実現するためには、送信バッファ５を、起動転送用送
信バッファ２５n と、応答転送用送信バッファ２６n と
から構成する。そして、ローカルバス制御回路７が、ロ
ーカルバス３から受信したアクセスから起動コマンドを
作成して起動転送用送信バッファ２５n に書き込み、受
信バッファ６から読み出した起動コマンドによってロー
カルバス３へアクセスを行って、リードアクセスのとき
は応答コマンドを作成して応答転送用送信バッファ２６
n ヘ書き込むようにし、システムバス制御回路８が、起
動転送用送信バッファ２５n から読み出した起動コマン
ドをシステムバス１へ転送し、応答転送用送信バッファ
２６n から読み出した応答コマンドをシステムバス１へ
転送するとともに、起動転送用送信バッファ２５n に起
動コマンドが書き込まれており、かつ応答転送用送信バ
ッファ２６n に応答コマンドが書き込まれているとき
は、応答コマンドを優先してシステムバス１へ転送する
ようにする。
を実現するためには、送信バッファ５を、起動転送用送
信バッファ２５n と、応答転送用送信バッファ２６n と
から構成する。そして、ローカルバス制御回路７が、ロ
ーカルバス３から受信したアクセスから起動コマンドを
作成して起動転送用送信バッファ２５n に書き込み、受
信バッファ６から読み出した起動コマンドによってロー
カルバス３へアクセスを行って、リードアクセスのとき
は応答コマンドを作成して応答転送用送信バッファ２６
n ヘ書き込むようにし、システムバス制御回路８が、起
動転送用送信バッファ２５n から読み出した起動コマン
ドをシステムバス１へ転送し、応答転送用送信バッファ
２６n から読み出した応答コマンドをシステムバス１へ
転送するとともに、起動転送用送信バッファ２５n に起
動コマンドが書き込まれており、かつ応答転送用送信バ
ッファ２６n に応答コマンドが書き込まれているとき
は、応答コマンドを優先してシステムバス１へ転送する
ようにする。
【００５６】(3) また前述の応答コマンドの追越し制御
機能を実現するためには、送信バッファ５が起動コマン
ド用エリアと応答コマンド用エリアとを設ける。そし
て、ローカルバス制御回路７が、ローカルバス３から受
信したアクセスから起動コマンドを作成して送信バッフ
ァ５の起動コマンド用エリアに書き込み、受信バッファ
から読み出した起動コマンドからローカルバス３へアク
セスを行ってリードアクセスのときは応答コマンドを作
成して送信バッファ５の応答コマンド用エリアに書き込
むようにし、システムバス制御回路８が、送信バッファ
５の起動コマンド用エリアに起動コマンドが書き込まれ
ており、かつ送信バッファの応答コマンド用エリアに応
答コマンドが書き込まれているときは応答コマンドを先
にシステムバス１へ転送するようにする。
機能を実現するためには、送信バッファ５が起動コマン
ド用エリアと応答コマンド用エリアとを設ける。そし
て、ローカルバス制御回路７が、ローカルバス３から受
信したアクセスから起動コマンドを作成して送信バッフ
ァ５の起動コマンド用エリアに書き込み、受信バッファ
から読み出した起動コマンドからローカルバス３へアク
セスを行ってリードアクセスのときは応答コマンドを作
成して送信バッファ５の応答コマンド用エリアに書き込
むようにし、システムバス制御回路８が、送信バッファ
５の起動コマンド用エリアに起動コマンドが書き込まれ
ており、かつ送信バッファの応答コマンド用エリアに応
答コマンドが書き込まれているときは応答コマンドを先
にシステムバス１へ転送するようにする。
【００５７】(4) また前述の応答コマンドの追越し制御
機能を実現するためには、送信バッファ５に、複数のエ
ントリを書き込むとともに、各エントリごとに起動コマ
ンドと応答コマンドの別を示す識別情報を付加すること
ができるようにする。そして、システムバス制御回路７
が、この識別情報から送信コマンドと応答コマンドがと
もに書き込まれていると判断したときは、応答コマンド
を先にシステムバス１へ転送するようにする。
機能を実現するためには、送信バッファ５に、複数のエ
ントリを書き込むとともに、各エントリごとに起動コマ
ンドと応答コマンドの別を示す識別情報を付加すること
ができるようにする。そして、システムバス制御回路７
が、この識別情報から送信コマンドと応答コマンドがと
もに書き込まれていると判断したときは、応答コマンド
を先にシステムバス１へ転送するようにする。
【００５８】(5) 前述の応答コマンドの受信制御機能を
実現するためには、システムバス制御回路８が、リード
アクセスによる起動コマンドの転送から応答コマンドの
受信までの間は、他の起動コマンドを受信しないように
する。
実現するためには、システムバス制御回路８が、リード
アクセスによる起動コマンドの転送から応答コマンドの
受信までの間は、他の起動コマンドを受信しないように
する。
【００５９】(6) また前述の応答コマンドの受信制御機
能を実現するためには、受信バッファ６を起動転送用受
信バッファ２７n と応答転送用受信バッファ２８n とか
ら構成する。そして、システムバス制御回路８が、シス
テムバス１から受信した起動コマンドを起動転送用受信
バッファ２７n に書き込み、システムバス１から受信し
た応答コマンドを応答転送用受信バッファ２８n に書き
込むようにする。
能を実現するためには、受信バッファ６を起動転送用受
信バッファ２７n と応答転送用受信バッファ２８n とか
ら構成する。そして、システムバス制御回路８が、シス
テムバス１から受信した起動コマンドを起動転送用受信
バッファ２７n に書き込み、システムバス１から受信し
た応答コマンドを応答転送用受信バッファ２８n に書き
込むようにする。
【００６０】(7) また前述の応答コマンドの受信制御機
能を実現するためには、受信バッファ６に起動コマンド
用エリアと応答コマンド用エリアとを設ける。そして、
システムバス制御回路８が、システムバス１から受信し
た起動コマンドを起動コマンド用エリアに書き込み、シ
ステムバス１から受信した応答コマンドを応答コマンド
用エリアに書き込むようにする。
能を実現するためには、受信バッファ６に起動コマンド
用エリアと応答コマンド用エリアとを設ける。そして、
システムバス制御回路８が、システムバス１から受信し
た起動コマンドを起動コマンド用エリアに書き込み、シ
ステムバス１から受信した応答コマンドを応答コマンド
用エリアに書き込むようにする。
【００６１】(8) また前述の応答コマンドの受信制御機
能を実現するためには、受信バッファ６が、複数のエン
トリを書き込むとともに、各エントリごとに起動コマン
ドと応答コマンドの別を示す識別情報を付加することが
できるようにする。そして、システムバス制御回路８
は、この識別情報から受信バッファ６に応答コマンドが
書き込まれていないことを判断したとき、応答コマンド
を書き込むエリアを残して起動コマンドを受信するよう
にする。
能を実現するためには、受信バッファ６が、複数のエン
トリを書き込むとともに、各エントリごとに起動コマン
ドと応答コマンドの別を示す識別情報を付加することが
できるようにする。そして、システムバス制御回路８
は、この識別情報から受信バッファ６に応答コマンドが
書き込まれていないことを判断したとき、応答コマンド
を書き込むエリアを残して起動コマンドを受信するよう
にする。
【００６２】(9) また前述の応答コマンドの受信制御機
能を実現するためには、システムバス制御回路８が、シ
ステムバス１から受信バッファ６に起動コマンドを書き
込むときは、常に応答コマンドを書き込むエリアを残し
て起動コマンドを受信するようにする。
能を実現するためには、システムバス制御回路８が、シ
ステムバス１から受信バッファ６に起動コマンドを書き
込むときは、常に応答コマンドを書き込むエリアを残し
て起動コマンドを受信するようにする。
【００６３】
【実施例】本発明の第１の実施例においては、例えば図
７に示された従来のバス・インタフェース制御回路と同
様の回路構成を用いる。この場合のローカルバス制御回
路７およびシステムバス制御回路８における、リードア
クセスの送信とライトアクセスの送信、およびリードア
クセスの受信とライトアクセスの受信は、図７の場合と
同様である。
７に示された従来のバス・インタフェース制御回路と同
様の回路構成を用いる。この場合のローカルバス制御回
路７およびシステムバス制御回路８における、リードア
クセスの送信とライトアクセスの送信、およびリードア
クセスの受信とライトアクセスの受信は、図７の場合と
同様である。
【００６４】第１の実施例においては、さらに、応答コ
マンドの受信制御機能を有し、起動コマンドを書き込む
際に、応答コマンドを書き込むべき空きを常に残して、
応答コマンドを書き込むようにする。また、応答コマン
ドの追越し制御機能を有し、送信バッファに起動コマン
ドが書き込まれたのちに、応答コマンドが書き込まれた
とき、応答コマンドを優先してシステムバスへ転送す
る。
マンドの受信制御機能を有し、起動コマンドを書き込む
際に、応答コマンドを書き込むべき空きを常に残して、
応答コマンドを書き込むようにする。また、応答コマン
ドの追越し制御機能を有し、送信バッファに起動コマン
ドが書き込まれたのちに、応答コマンドが書き込まれた
とき、応答コマンドを優先してシステムバスへ転送す
る。
【００６５】このように第１の実施例においては、バス
・インタフェース制御回路は、送信バッファに起動コマ
ンドと応答コマンドとが書き込まれ、起動コマンドの転
送（起動転送）ができないときは、応答コマンドの転送
（応答転送）を先に行うように制御する。さらにリード
アクセスを行うバス・インタフェース制御回路は、リー
ドアクセスに対する応答コマンドを常に受信できるよう
に制御する。
・インタフェース制御回路は、送信バッファに起動コマ
ンドと応答コマンドとが書き込まれ、起動コマンドの転
送（起動転送）ができないときは、応答コマンドの転送
（応答転送）を先に行うように制御する。さらにリード
アクセスを行うバス・インタフェース制御回路は、リー
ドアクセスに対する応答コマンドを常に受信できるよう
に制御する。
【００６６】従って、第１の実施例では、特定のユニッ
トに複数のアクセスが集中しても、バス・インタフェー
ス制御回路においてデッドロックを生じる恐れがない。
トに複数のアクセスが集中しても、バス・インタフェー
ス制御回路においてデッドロックを生じる恐れがない。
【００６７】図２は、本発明の第２の実施例におけるバ
ス・インタフェース制御回路の構成を示したものであっ
て、図７におけると同じものを同じ番号で示し、２５n
は起動転送用送信バッファ、２６n は応答転送用送信バ
ッファ、２７n は起動転送用受信バッファ、２８n は応
答転送用受信バッファである。
ス・インタフェース制御回路の構成を示したものであっ
て、図７におけると同じものを同じ番号で示し、２５n
は起動転送用送信バッファ、２６n は応答転送用送信バ
ッファ、２７n は起動転送用受信バッファ、２８n は応
答転送用受信バッファである。
【００６８】図２に示された実施例におけるバス・イン
タフェース制御回路の動作は、次のようにして行われ
る。
タフェース制御回路の動作は、次のようにして行われ
る。
【００６９】(1) リードアクセスの送信 ローカルバス制御回路２１n は、ローカルバス１６n か
らリードアクセスを受信すると、起動転送用送信バッフ
ァ２５n にリードコマンドを書き込み、ローカルバス１
６n を保留する。
らリードアクセスを受信すると、起動転送用送信バッフ
ァ２５n にリードコマンドを書き込み、ローカルバス１
６n を保留する。
【００７０】システムバス制御回路２３n は、起動転送
用送信バッファ２５n のリードコマンドを読み出して、
システムバス１２へ転送する。転送後は、システムバス
１２を解放する。
用送信バッファ２５n のリードコマンドを読み出して、
システムバス１２へ転送する。転送後は、システムバス
１２を解放する。
【００７１】システムバス制御回路２３n は、システム
バス１２からアンサコマンドを受信すると、応答転送用
受信バッファ２８n にアンサコマンドを書き込み、シス
テムバス１２を解放する。
バス１２からアンサコマンドを受信すると、応答転送用
受信バッファ２８n にアンサコマンドを書き込み、シス
テムバス１２を解放する。
【００７２】ローカルバス制御回路２１n は、応答転送
用受信バッファ２８n のアンサコマンドを読み出し、ロ
ーカルバス１６n へリードデータを返送して、ローカル
バス１６n を解放する。
用受信バッファ２８n のアンサコマンドを読み出し、ロ
ーカルバス１６n へリードデータを返送して、ローカル
バス１６n を解放する。
【００７３】(1) ライトアクセスの送信 ローカルバス制御回路２１n は、ローカルバス１６n か
らライトアクセスを受信すると、起動転送用送信バッフ
ァ２５n にライトコマンドを書き込み、ローカルバス１
６n を解放する。
らライトアクセスを受信すると、起動転送用送信バッフ
ァ２５n にライトコマンドを書き込み、ローカルバス１
６n を解放する。
【００７４】システムバス制御回路２３n は、起動転送
用送信バッファ２５n のライトコマンドを読み出し、シ
ステムバス１２へ転送する。転送後は、システムバス１
２を解放する。
用送信バッファ２５n のライトコマンドを読み出し、シ
ステムバス１２へ転送する。転送後は、システムバス１
２を解放する。
【００７５】(1) リードアクセスの受信 システムバス制御回路２３n は、システムバス１２から
リードコマンドを受信すると、起動転送用受信バッファ
２７n にリードコマンドを書き込み、システムバス１２
を解放する。
リードコマンドを受信すると、起動転送用受信バッファ
２７n にリードコマンドを書き込み、システムバス１２
を解放する。
【００７６】ローカルバス制御回路２１n は、起動転送
用受信バッファ２７n からリードコマンドを読み出し、
ローカルバス１６n へリードアクセスを行い、リードデ
ータを受信すると、応答転送用送信バッファ２６n にリ
ードデータを含むアンサコマンドを書き込む。
用受信バッファ２７n からリードコマンドを読み出し、
ローカルバス１６n へリードアクセスを行い、リードデ
ータを受信すると、応答転送用送信バッファ２６n にリ
ードデータを含むアンサコマンドを書き込む。
【００７７】システムバス制御回路２３n は、応答転送
用送信バッファ２６n のアンサコマンドを読み出して、
システムバス１２へ転送する。転送後は、システムバス
１２を解放する。
用送信バッファ２６n のアンサコマンドを読み出して、
システムバス１２へ転送する。転送後は、システムバス
１２を解放する。
【００７８】(1) ライトアクセスの受信 システムバス制御回路２３n は、システムバス１２から
ライトコマンドを受信すると、起動転送用受信バッファ
２７n にライトコマンドを書き込み、システムバス１２
を解放する。
ライトコマンドを受信すると、起動転送用受信バッファ
２７n にライトコマンドを書き込み、システムバス１２
を解放する。
【００７９】ローカルバス制御回路２１n は、起動転送
用受信バッファ２７n からライトコマンドを読み出し、
ローカルバス１６n へライトアクセスを行う。
用受信バッファ２７n からライトコマンドを読み出し、
ローカルバス１６n へライトアクセスを行う。
【００８０】またシステムバス制御回路２３n は、起動
転送用送信バッファ２５n と応答転送用送信バッファ２
６n の両方に書き込みがされている場合には、応答転送
用送信バッファ２６n の処理を先に行う。この場合、受
信バッファとしては、起動転送用受信バッファ２７n と
は別に、応答転送用受信バッファ２８n があるため、ア
ンサコマンドを常に受信できる。従って、本発明方式に
よれば、バス・インタフェース制御回路においてデッド
ロックを生じることはない。
転送用送信バッファ２５n と応答転送用送信バッファ２
６n の両方に書き込みがされている場合には、応答転送
用送信バッファ２６n の処理を先に行う。この場合、受
信バッファとしては、起動転送用受信バッファ２７n と
は別に、応答転送用受信バッファ２８n があるため、ア
ンサコマンドを常に受信できる。従って、本発明方式に
よれば、バス・インタフェース制御回路においてデッド
ロックを生じることはない。
【００８１】図３は、第２の実施例の場合のマルチプロ
セッサシステムの動作例を示すものである。図３におい
て、図９におけると同じものを同じ番号で示し、２５
11, ２５12 および２５21, ２５22は、それぞれＣＰＵ
１１1,ＣＰＵ１１2 におけるそれぞれ２面のＦＩＦＯメ
モリからなる起動転送用送信バッファ、２６11, ２６12
および２６21, ２６22は、それぞれＣＰＵ１１1,ＣＰＵ
１１2 におけるそれぞれ２面のＦＩＦＯメモリからなる
応答転送用送信バッファ、２７11, ２７12 および２７
21, ２７22は、それぞれＣＰＵ１１1,ＣＰＵ１１2 にお
けるそれぞれ２面のＦＩＦＯメモリからなる起動転送用
受信バッファ、２８11, ２８12および２８ 21, ２８
22は、それぞれＣＰＵ１１1,ＣＰＵ１１2 におけるそれ
ぞれ２面のＦＩＦＯメモリからなる応答転送用受信バッ
ファである。
セッサシステムの動作例を示すものである。図３におい
て、図９におけると同じものを同じ番号で示し、２５
11, ２５12 および２５21, ２５22は、それぞれＣＰＵ
１１1,ＣＰＵ１１2 におけるそれぞれ２面のＦＩＦＯメ
モリからなる起動転送用送信バッファ、２６11, ２６12
および２６21, ２６22は、それぞれＣＰＵ１１1,ＣＰＵ
１１2 におけるそれぞれ２面のＦＩＦＯメモリからなる
応答転送用送信バッファ、２７11, ２７12 および２７
21, ２７22は、それぞれＣＰＵ１１1,ＣＰＵ１１2 にお
けるそれぞれ２面のＦＩＦＯメモリからなる起動転送用
受信バッファ、２８11, ２８12および２８ 21, ２８
22は、それぞれＣＰＵ１１1,ＣＰＵ１１2 におけるそれ
ぞれ２面のＦＩＦＯメモリからなる応答転送用受信バッ
ファである。
【００８２】ＣＰＵ１１1 の起動転送用送信バッファ２
５11, ２５12には、ＣＰＵ１１1 からＣＰＵ１１2 に対
する２つのライトコマンドＷＴが書き込まれ、ＣＰＵ１
１2の起動転送用送信バッファ２５21, ２５22には、Ｃ
ＰＵ１１2 からＣＰＵ１１1に対する２つのライトコマ
ンドＷＴが書き込まれている。ＣＰＵ１１1 の応答転送
用送信バッファ２６12には、ＣＰＵ１１1 からＣＰＵ１
１3 に対するアンサコマンドＡＮが書き込まれ、ＣＰＵ
１１2 の応答転送用送信バッファ２６22には、ＣＰＵ１
１2 からＣＰＵ１１5 に対するアンサコマンドＡＮが書
き込まれている。
５11, ２５12には、ＣＰＵ１１1 からＣＰＵ１１2 に対
する２つのライトコマンドＷＴが書き込まれ、ＣＰＵ１
１2の起動転送用送信バッファ２５21, ２５22には、Ｃ
ＰＵ１１2 からＣＰＵ１１1に対する２つのライトコマ
ンドＷＴが書き込まれている。ＣＰＵ１１1 の応答転送
用送信バッファ２６12には、ＣＰＵ１１1 からＣＰＵ１
１3 に対するアンサコマンドＡＮが書き込まれ、ＣＰＵ
１１2 の応答転送用送信バッファ２６22には、ＣＰＵ１
１2 からＣＰＵ１１5 に対するアンサコマンドＡＮが書
き込まれている。
【００８３】さらに、ＣＰＵ１１1 の起動転送用受信バ
ッファ２７12には、ＣＰＵ１１4 からＣＰＵ１１1 に対
するリードコマンドＲＤが書き込まれ、ＣＰＵ１１2 の
起動転送用受信バッファ２７22には、ＣＰＵ１１6 から
ＣＰＵ１１2 に対するリードコマンドＲＤが書き込まれ
ているときに、ＣＰＵ１１7 からＣＰＵ１１1 に対して
リードコマンドＲＤを送出し、ＣＰＵ１１8 からＣＰＵ
１１2 に対してリードコマンドＲＤを送出しても、ＣＰ
Ｕ１１1 の応答転送用送信バッファ２６11が空いている
ので、起動転送用受信バッファ２７12におけるリードコ
マンドＲＤの処理を行うことができ、またＣＰＵ１１2
の応答転送用送信バッファ２６21が空いているので、起
動転送用受信バッファ２７22におけるリードコマンドＲ
Ｄの処理を行うことができる。
ッファ２７12には、ＣＰＵ１１4 からＣＰＵ１１1 に対
するリードコマンドＲＤが書き込まれ、ＣＰＵ１１2 の
起動転送用受信バッファ２７22には、ＣＰＵ１１6 から
ＣＰＵ１１2 に対するリードコマンドＲＤが書き込まれ
ているときに、ＣＰＵ１１7 からＣＰＵ１１1 に対して
リードコマンドＲＤを送出し、ＣＰＵ１１8 からＣＰＵ
１１2 に対してリードコマンドＲＤを送出しても、ＣＰ
Ｕ１１1 の応答転送用送信バッファ２６11が空いている
ので、起動転送用受信バッファ２７12におけるリードコ
マンドＲＤの処理を行うことができ、またＣＰＵ１１2
の応答転送用送信バッファ２６21が空いているので、起
動転送用受信バッファ２７22におけるリードコマンドＲ
Ｄの処理を行うことができる。
【００８４】この場合、ＣＰＵ１１2 に応答転送用受信
バッファ２８21, ２８22があるので、ＣＰＵ１１1 の応
答転送用送信バッファ２６12におけるアンサコマンドＡ
Ｎの転送を常に受信することができ、ＣＰＵ１１1 に応
答転送用受信バッファ２８11 , ２８12があるので、ＣＰ
Ｕ１１2 の応答転送用送信バッファ２６22におけるアン
サコマンドＡＮの転送を常に受信することができる。
バッファ２８21, ２８22があるので、ＣＰＵ１１1 の応
答転送用送信バッファ２６12におけるアンサコマンドＡ
Ｎの転送を常に受信することができ、ＣＰＵ１１1 に応
答転送用受信バッファ２８11 , ２８12があるので、ＣＰ
Ｕ１１2 の応答転送用送信バッファ２６22におけるアン
サコマンドＡＮの転送を常に受信することができる。
【００８５】本発明の第３の実施例として、図２に示さ
れた第２の実施例における起動転送用送信バッファと応
答転送用送信バッファとを、物理的に１つの送信バッフ
ァで共用し、起動コマンド用エリアと応答コマンド用エ
リアとに分離するようにしてもよい。この場合における
送信バッファの論理的構成は、第２の実施例の場合と同
様である。
れた第２の実施例における起動転送用送信バッファと応
答転送用送信バッファとを、物理的に１つの送信バッフ
ァで共用し、起動コマンド用エリアと応答コマンド用エ
リアとに分離するようにしてもよい。この場合における
送信バッファの論理的構成は、第２の実施例の場合と同
様である。
【００８６】本発明の第４の実施例として、起動転送用
送信バッファと応答転送用送信バッファとを１つの送信
バッファで共用し、各エントリごとに起動コマンドと応
答コマンドとの別を示す情報を付加することによって、
システムバス制御回路は、送信バッファに起動コマンド
と応答コマンドとがともに書き込まれている場合には、
応答コマンドの処理を優先して行うようにしてもよい。
この場合も送信バッファの論理的構成は、第２の実施例
の場合と同じである。
送信バッファと応答転送用送信バッファとを１つの送信
バッファで共用し、各エントリごとに起動コマンドと応
答コマンドとの別を示す情報を付加することによって、
システムバス制御回路は、送信バッファに起動コマンド
と応答コマンドとがともに書き込まれている場合には、
応答コマンドの処理を優先して行うようにしてもよい。
この場合も送信バッファの論理的構成は、第２の実施例
の場合と同じである。
【００８７】本発明の第５の実施例として、システムバ
ス制御回路が、リードアクセスによる起動コマンドの転
送からリードに対する応答コマンドの受信までの間は、
他の起動コマンドを受信しないように制御しても、応答
コマンドを常に受信バッファに書き込める状態を作るこ
とができる。
ス制御回路が、リードアクセスによる起動コマンドの転
送からリードに対する応答コマンドの受信までの間は、
他の起動コマンドを受信しないように制御しても、応答
コマンドを常に受信バッファに書き込める状態を作るこ
とができる。
【００８８】この場合、２つのユニットが相互に相手の
メモリをリードアクセスしても、どちらか一方のユニッ
トのリードアクセスが完了しないと、他方のユニットの
リードアクセスを行うことができないため、デッドロッ
クを生じることはない。
メモリをリードアクセスしても、どちらか一方のユニッ
トのリードアクセスが完了しないと、他方のユニットの
リードアクセスを行うことができないため、デッドロッ
クを生じることはない。
【００８９】本発明の第６の実施例として、起動転送用
受信バッファと応答転送用受信バッファとを、物理的に
１つの受信バッファで共用し、起動コマンド用エリアと
応答コマンド用エリアとに分離するようにしてもよい。
この場合の受信バッファの論理的構成は、第２の実施例
の場合と同じである。
受信バッファと応答転送用受信バッファとを、物理的に
１つの受信バッファで共用し、起動コマンド用エリアと
応答コマンド用エリアとに分離するようにしてもよい。
この場合の受信バッファの論理的構成は、第２の実施例
の場合と同じである。
【００９０】本発明の第７の実施例として、起動転送用
受信バッファと応答転送用受信バッファとを物理的に１
つの受信バッファで共用し、各エントリごとに、起動コ
マンドと応答コマンドの別を示す情報を付加することに
よって、システムバス制御回路は、受信バッファに応答
コマンドが書き込まれていなければ、応答コマンドを書
き込むエリアを残して起動コマンドを受信するようにし
ても、常に応答コマンドを受信できる状態を実現するこ
とができる。
受信バッファと応答転送用受信バッファとを物理的に１
つの受信バッファで共用し、各エントリごとに、起動コ
マンドと応答コマンドの別を示す情報を付加することに
よって、システムバス制御回路は、受信バッファに応答
コマンドが書き込まれていなければ、応答コマンドを書
き込むエリアを残して起動コマンドを受信するようにし
ても、常に応答コマンドを受信できる状態を実現するこ
とができる。
【００９１】本発明の第８の実施例として、起動転送用
受信バッファと応答転送用受信バッファとを物理的に１
つの受信バッファで共用し、受信バッファに起動コマン
ドを書き込むときは、常に応答コマンドを書き込むエリ
アを残して起動コマンドを受信するようにしても、常に
応答コマンドを受信できる状態を実現することができ
る。
受信バッファと応答転送用受信バッファとを物理的に１
つの受信バッファで共用し、受信バッファに起動コマン
ドを書き込むときは、常に応答コマンドを書き込むエリ
アを残して起動コマンドを受信するようにしても、常に
応答コマンドを受信できる状態を実現することができ
る。
【００９２】図４は、第７および第８の実施例の場合の
マルチプロセッサシステムの動作を説明するものであ
る。図４において、図３におけると同じものを同じ番号
で示し、２９11，２９12および２９21，２９22は、それ
ぞれＣＰＵ１１1 およびＣＰＵ１１2 における起動転送
／応答転送共用受信バッファである。
マルチプロセッサシステムの動作を説明するものであ
る。図４において、図３におけると同じものを同じ番号
で示し、２９11，２９12および２９21，２９22は、それ
ぞれＣＰＵ１１1 およびＣＰＵ１１2 における起動転送
／応答転送共用受信バッファである。
【００９３】図４において、ＣＰＵ１１1 の応答転送用
送信バッファ２６11, ２６12にアンサコマンドＡＮが書
き込まれ、ＣＰＵ１１2 の応答転送用送信バッファ２６
21,２６22にアンサコマンドＡＮが書き込まれていると
き、ＣＰＵ１１1 の起動転送／応答転送共用受信バッフ
ァ２９12にリードコマンドＲＤが書き込まれ、ＣＰＵ１
１2 の起動転送／応答転送共用受信バッファ２９22にリ
ードコマンドＲＤが書き込まれていると、ＣＰＵ１１5
からＣＰＵ１１1 に対して、またはＣＰＵ１１ 8 からＣ
ＰＵ１１2 に対して、リードコマンドＲＤを書き込もう
としても、ＣＰＵ１１1,ＣＰＵ１１2 はこれらのリード
コマンドを受信しないので、ＣＰＵ１１ 1,ＣＰＵ１１2
は、常にアンサコマンドＡＮを受信することができ、従
ってデッドロックに陥ることはない。
送信バッファ２６11, ２６12にアンサコマンドＡＮが書
き込まれ、ＣＰＵ１１2 の応答転送用送信バッファ２６
21,２６22にアンサコマンドＡＮが書き込まれていると
き、ＣＰＵ１１1 の起動転送／応答転送共用受信バッフ
ァ２９12にリードコマンドＲＤが書き込まれ、ＣＰＵ１
１2 の起動転送／応答転送共用受信バッファ２９22にリ
ードコマンドＲＤが書き込まれていると、ＣＰＵ１１5
からＣＰＵ１１1 に対して、またはＣＰＵ１１ 8 からＣ
ＰＵ１１2 に対して、リードコマンドＲＤを書き込もう
としても、ＣＰＵ１１1,ＣＰＵ１１2 はこれらのリード
コマンドを受信しないので、ＣＰＵ１１ 1,ＣＰＵ１１2
は、常にアンサコマンドＡＮを受信することができ、従
ってデッドロックに陥ることはない。
【００９４】
【発明の効果】以上説明したように本発明によれば、マ
ルチプロセッサシステムにおいて、特定のユニットに複
数のアクセスが集中しても、バス・インタフェース制御
回路においてデッドロックを生じる恐れがない。
ルチプロセッサシステムにおいて、特定のユニットに複
数のアクセスが集中しても、バス・インタフェース制御
回路においてデッドロックを生じる恐れがない。
【００９５】従って本発明によれば、マルチプロセッサ
システムにおいて、ＣＰＵの台数の制限がなく、または
デッドロックを生じないようなソフトウェア管理が不必
要になるので、高性能マルチプロセッサシステムを構築
することが可能となる。
システムにおいて、ＣＰＵの台数の制限がなく、または
デッドロックを生じないようなソフトウェア管理が不必
要になるので、高性能マルチプロセッサシステムを構築
することが可能となる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の第２の実施例におけるバス・インタフ
ェース制御回路の構成を示す図である。
ェース制御回路の構成を示す図である。
【図３】第２の実施例の場合のマルチプロセッサシステ
ムの動作例を示す図である。
ムの動作例を示す図である。
【図４】第７および第８の実施例の場合のマルチプロセ
ッサシステムの動作を説明する図である。
ッサシステムの動作を説明する図である。
【図５】従来の、および本発明が適用されるマルチプロ
セッサシステムの構成例を示す図である。
セッサシステムの構成例を示す図である。
【図６】ＣＰＵの構成例を示す図である。
【図７】従来のバス・インタフェース制御回路の構成例
を示す図である。
を示す図である。
【図８】従来方式の場合のマルチプロセッサシステムの
動作例(1) を示す図である。
動作例(1) を示す図である。
【図９】従来方式の場合のマルチプロセッサシステムの
動作例(2) を示す図である。
動作例(2) を示す図である。
【図１０】従来方式の場合のマルチプロセッサシステム
の動作例(3) を示す図である。
の動作例(3) を示す図である。
１ システムバス ２ ＣＰＵ ３ ローカルバス ４ バス・インタフェース制御回路 ５ 送信バッファ ６ 受信バッファ ７ ローカルバス制御回路 ８ システムバス制御回路 ２５n 起動転送用送信バッファ ２６n 応答転送用送信バッファ ２７n 起動転送用受信バッファ ２８n 応答転送用受信バッファ
Claims (9)
- 【請求項１】 スプリット方式のシステムバス（１）を
介して複数のＣＰＵ（２）が接続され、各ＣＰＵは、そ
のローカルバス（３）とシステムバス（１）とを接続す
るバス・インタフェース制御回路（４）を有し、各バス
・インタフェース制御回路は、 システムバスに対する送信コマンドを蓄積する送信バッ
ファ（５）と、 システムバスからの受信コマンドを蓄積する受信バッフ
ァ（６）と、 ローカルバス（３）から受信したアクセスから起動コマ
ンドを作成して送信バッファ（５）に書き込む機能と、
受信バッファ（６）から読み出した応答コマンドからリ
ードデータをローカルバス（３）へ返送する機能と、受
信バッファ（５）から読み出した起動コマンドによって
ローカルバス（３）へアクセスを行い、リードアクセス
のときは、応答コマンドを作成して送信バッファ（５）
に書き込む機能とを有するローカルバス制御回路（７）
と、 システムバス（１）から受信した起動コマンドおよび応
答コマンドを受信バッファ（６）に書き込む機能と、送
信バッファ（５）から読み出した起動コマンドおよび応
答コマンドをシステムバス（１）へ転送する機能と、応
答コマンドを書き込むべき空きを残して起動コマンドを
書き込むことによってシステムバス（１）から応答コマ
ンドを常に受信可能にする応答コマンドの受信制御機能
と、送信バッファ（５）に起動コマンドが書き込まれた
のちに応答コマンドが書き込まれたとき応答コマンドを
優先してシステムバス（１）へ転送する応答コマンドの
追越し制御機能とを有するシステムバス制御回路（８）
とを備えることを特徴とするバス・インタフェース制御
方式。 - 【請求項２】 前記送信バッファ（５）が起動転送用送
信バッファ（２５n）と、応答転送用送信バッファ（２
６n ）とからなり、前記ローカルバス制御回路（７）
が、ローカルバス（３）から受信したアクセスから起動
コマンドを作成して起動転送用送信バッファ（２５n ）
に書き込む機能と、受信バッファ（６）から読み出した
起動コマンドによってローカルバス（３）へアクセスを
行い、リードアクセスのときは応答コマンドを作成して
応答転送用送信バッファ（２６n）ヘ書き込む機能を有
し、前記システムバス制御回路（８）が起動転送用送信
バッファ（２５n ）から読み出した起動コマンドをシス
テムバス（１）へ転送する機能と、応答転送用送信バッ
ファ（２６n ）から読み出した応答コマンドをシステム
バス（１）へ転送する機能とを有するとともに、起動転
送用送信バッファ（２５n ）に起動コマンドが書き込ま
れておりかつ応答転送用送信バッファ（２６ n ）に応答
コマンドが書き込まれているときは応答コマンドを優先
してシステムバス（１）へ転送することによって前記応
答コマンドの追越し制御機能を実現することを特徴とす
る請求項１に記載のバス・インタフェース制御方式。 - 【請求項３】 前記送信バッファ（５）が起動コマンド
用エリアと応答コマンド用エリアとを有し、前記ローカ
ルバス制御回路（７）が、ローカルバス（３）から受信
したアクセスから起動コマンドを作成して送信バッファ
（５）の起動コマンド用エリアに書き込む機能と、受信
バッファから読み出した起動コマンドからローカルバス
（３）へアクセスを行ってリードアクセスのときは応答
コマンドを作成して送信バッファ（５）の応答コマンド
用エリアに書き込む機能を有し、前記システムバス制御
回路（８）が、送信バッファ（５）の起動コマンド用エ
リアに起動コマンドが書き込まれており、かつ送信バッ
ファの応答コマンド用エリアに応答コマンドが書き込ま
れているときは応答コマンドを先にシステムバス（１）
へ転送する機能を有することによって、前記応答コマン
ドの追越し制御機能を実現することを特徴とする請求項
１に記載のバス・インタフェース制御方式。 - 【請求項４】 前記送信バッファ（５）が、複数のエン
トリを書き込む機能と、各エントリごとに起動コマンド
と応答コマンドの別を示す識別情報を付加する機能を有
し、システムバス制御回路（７）は該識別情報から送信
コマンドと応答コマンドがともに書き込まれていると判
断したときは、応答コマンドを先にシステムバス（１）
へ転送することによって前記応答コマンドの追越し制御
機能を実現することを特徴とする請求項１に記載のバス
・インタフェース制御方式。 - 【請求項５】 前記システムバス制御回路（８）が、リ
ードアクセスによる起動コマンドの転送から応答コマン
ドの受信までの間は、他の起動コマンドを受信しない機
能を有することによって前記応答コマンドの受信制御機
能を実現することを特徴とする請求項１に記載のバス・
インタフェース制御方式。 - 【請求項６】 前記受信バッファ（６）が起動転送用受
信バッファ（２７n）と、応答転送用受信バッファ（２
８n ）とからなり、前記システムバス制御回路（８）
は、システムバス（１）から受信した起動コマンドを起
動転送用受信バッファ（２７n ）に書き込む機能と、シ
ステムバス（１）から受信した応答コマンドを応答転送
用受信バッファ（２８n ）に書き込む機能とを有するこ
とによって、前記応答コマンドの受信制御機能を実現す
ることを特徴とする請求項１に記載のバス・インタフェ
ース制御方式。 - 【請求項７】 前記受信バッファ（６）が起動コマンド
用エリアと応答コマンド用エリアとを有し、前記システ
ムバス制御回路（８）が、システムバス（１）から受信
した起動コマンドを起動コマンド用エリアに書き込む機
能と、システムバス（１）から受信した応答コマンドを
応答コマンド用エリアに書き込む機能とを有することに
よって、前記応答コマンドの受信制御機能を実現するこ
とを特徴とする請求項１に記載のバス・インタフェース
制御方式。 - 【請求項８】 前記受信バッファ（６）が、複数のエン
トリを書き込む機能と、各エントリごとに起動コマンド
と応答コマンドの別を示す識別情報を付加する機能とを
有し、システムバス制御回路（８）が、該識別情報から
受信バッファ（６）に応答コマンドが書き込まれていな
いことを判断したとき、応答コマンドを書き込むエリア
を残して起動コマンドを受信する機能を有することによ
って、前記応答コマンドの受信制御機能を実現すること
を特徴とする請求項１に記載のバス・インタフェース制
御方式。 - 【請求項９】 前記システムバス制御回路（８）が、シ
ステムバス（１）から受信バッファ（６）に起動コマン
ドを書き込むときは、常に応答コマンドを書き込むエリ
アを残して起動コマンドを受信する機能を有することに
よって、前記応答コマンドの受信制御機能を実現するこ
とを特徴とする請求項１に記載のバス・インタフェース
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10411392A JP3460090B2 (ja) | 1992-04-23 | 1992-04-23 | バス・インタフェース制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10411392A JP3460090B2 (ja) | 1992-04-23 | 1992-04-23 | バス・インタフェース制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05314061A true JPH05314061A (ja) | 1993-11-26 |
| JP3460090B2 JP3460090B2 (ja) | 2003-10-27 |
Family
ID=14372076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10411392A Expired - Fee Related JP3460090B2 (ja) | 1992-04-23 | 1992-04-23 | バス・インタフェース制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460090B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249295A (ja) * | 1995-03-15 | 1996-09-27 | Kofu Nippon Denki Kk | メッセージ制御装置 |
| JP2005501338A (ja) * | 2001-08-30 | 2005-01-13 | テレコム・イタリア・エッセ・ピー・アー | 電子回路におけるデータ転送方法、電子回路及び関連装置 |
| JP2016197316A (ja) * | 2015-04-03 | 2016-11-24 | ファナック株式会社 | インタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム |
-
1992
- 1992-04-23 JP JP10411392A patent/JP3460090B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08249295A (ja) * | 1995-03-15 | 1996-09-27 | Kofu Nippon Denki Kk | メッセージ制御装置 |
| JP2005501338A (ja) * | 2001-08-30 | 2005-01-13 | テレコム・イタリア・エッセ・ピー・アー | 電子回路におけるデータ転送方法、電子回路及び関連装置 |
| JP2016197316A (ja) * | 2015-04-03 | 2016-11-24 | ファナック株式会社 | インタロックバスとスプリットバスを接続するブリッジ回路を備えたバスシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3460090B2 (ja) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JP2962787B2 (ja) | 通信制御方式 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH05314061A (ja) | バス・インタフェース制御方式 | |
| JPS6341103B2 (ja) | ||
| JPS6224830B2 (ja) | ||
| JP2000155738A (ja) | データ処理装置 | |
| JPH064401A (ja) | メモリアクセス回路 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP2573790B2 (ja) | 転送制御装置 | |
| TW531701B (en) | Method to operate a processor bus | |
| JP2961542B2 (ja) | データ処理システム | |
| JP2976417B2 (ja) | マルチプロセッサシステム | |
| JPH02211571A (ja) | 情報処理装置 | |
| JP3323430B2 (ja) | 通信制御装置 | |
| JP2610971B2 (ja) | 中央処理装置間ダイレクトメモリアクセス方式 | |
| JP2856709B2 (ja) | バス間結合システム | |
| JPH02113358A (ja) | ローカルバス式 | |
| JPH03134712A (ja) | プログラマブルコントローラ | |
| JPH0113575B2 (ja) | ||
| JPH02186462A (ja) | バス転送制御装置 | |
| JPH02120966A (ja) | 情報処理システム | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPS63104155A (ja) | 電子計算機 | |
| JPH064462A (ja) | バス結合方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030708 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |