JP2005501338A - 電子回路におけるデータ転送方法、電子回路及び関連装置 - Google Patents
電子回路におけるデータ転送方法、電子回路及び関連装置 Download PDFInfo
- Publication number
- JP2005501338A JP2005501338A JP2003523385A JP2003523385A JP2005501338A JP 2005501338 A JP2005501338 A JP 2005501338A JP 2003523385 A JP2003523385 A JP 2003523385A JP 2003523385 A JP2003523385 A JP 2003523385A JP 2005501338 A JP2005501338 A JP 2005501338A
- Authority
- JP
- Japan
- Prior art keywords
- block
- circuit
- interface device
- electronic circuit
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000006870 function Effects 0.000 claims description 35
- 238000012545 processing Methods 0.000 claims description 16
- 230000006978 adaptation Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000003542 behavioural effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
Description
【0001】
技術分野
本発明は、制御ユニット、記憶手段を備えた第1回路ブロック、及びこの第1回路ブロックとデータを交換することができる第2回路ブロックを組み込んだ電子回路におけるデータ転送方法に関する。
【0002】
また、本発明は、本発明による方法を実施するよう構成された電子回路及び装置にも関する。
【0003】
特に、本発明は、例えば送信及び受信の連鎖を実現しエミュレートすることができる試験サブシステムに関し、このサブシステムにおいては,ハードウエアブロックの形式及び/又はファームウエアブロックの形式にて実現された回路ブロックが共存し、また、試験手順は、該連鎖を形成するブロックの機能を選択的に起動すること、及び例えば一方のブロックからもう一方のブロックへのRAMを介したデータ転送を管理することからなる。
【背景技術】
【0004】
背景技術
周知のように、特定の処理機能を実行できるハードウエア及び/又はファームウエアの回路ブロック間でのデータ交換は、特に電子回路の試験又はエミュレーション用サブシステム内にてCPUを強く拘束する。
【0005】
例として図1の論理図を考える。これは公知の種類のエミュレーション又は試験用サブシステム10に関係する。該システムとしては、例えば、複数のハードウエア及び/又はファームウエアブロックにより形成された回路の挙動エミュレーション用に構成された、ARM社製のエミュレーション・サブシステム・モデルARM INTEGRATOR/APが挙げられる。
【0006】
上記サブシステム10は、その可能な構成の1つにて、基本ボード12、第1モジュール14、及び第2モジュール16を組み込む。第1モジュール14には、FPGA(フィールド・プログラマブル・ゲート・アレイ)型の少なくとも1つのプログラマブル論理回路41が内蔵でき、第2モジュール16には、DSP(デジタル信号プロセッサ)型の少なくとも1つのマイクロプロセッサ61が内蔵できる。
【0007】
上記サブシステム10の基本ボード12は、制御用マイクロプロセッサ(CPU)21(例えばARM7TDMI型)、ランダムアクセスメモリ(RAM)22、並びにアドレス、制御及びデータ用チャネル(BUB)24を組み込む。BUB24には、公知の方法によりCPU21、RAM22、FPGA41及びDSPマイクロプロセッサ61が接続される。
【0008】
一般に知られているように、エミュレーション段階中では、例えば論理回路FPGA41によりエミュレートされるハードウエアブロックから、例えばDSP61によりエミュレートされるファームウエアブロックへのデータ転送は以下の様に実行される。
− 一旦、論理回路FPGA41が、同じFPGA41中に実現された処理機能を実行し、該操作の完了をCPU21に知らせたならば、CPU21は、FPGA41により処理されたデータのRAM22への転送を、
− BUS24にアクセスして処理データを論理回路FPGA41から読出すこと、
− BUS24にアクセスしてちょうど読出されたデータをRAM22に書き込むこと、
によって漸次チェックすることを開始し、
− RAM22への転送が完了すると、CPU21は、
− BUS24にアクセスして前に記憶されたデータをRAM22から読出すこと、及び
− BUS24にアクセスしてちょうど読出されたデータをDSP61に書き込むこと、
によってRAM22からデータを読出し、それらをDSP61に転送する。
【0009】
明らかに、DSP61からFPGA41への転送プロセスは実質的に同様であるが、逆方向である。
【0010】
背景技術における第1の技術的な問題は、次の事実に起因している。すなわち、FPGA(ハードウエアブロック)41から又はDSP(ファームウエアブロック)61からの転送及びその逆の転送の各々により、BUS24が2倍拘束され、またハードウエアブロック41からファームウエアブロック61への転送又はその逆の転送の各々により、BUS24が4倍拘束され、よってBUS24の過負荷が生じ、特に、サブシステム10が例えば伝送連鎖をリアルタイムでエミュレートする必要がある場合に過負荷が生じる。
【0011】
従来技術の第2の問題は、次の事実に存する。すなわち、データ転送中、CPU21はデータ転送を1つずつ管理しモニターする必要があるので、CPU21が被試験電子回路のエミュレーションに要求される別の処理機能を実行するのが妨げられる。
【0012】
上述した従来技術の問題点ゆえに、使用中のシステムのBUS又はCPUの特性を増強してブロックからブロック又はブロックからRAMへのデータ転送により生じる過負荷に対応することがしばしば必要である。
【0013】
明らかに、上述の問題は、ここに記載したエミュレーション用サブシステム中だけでなく、一般に、特定の処理機能を実行する回路ブロック間でのデータ転送がここに取り上げたものと同様の方法に従うような、中又は高程度の複雑さの電子回路すべてにおいても存在し得る。
【発明の開示】
【発明が解決しようとする課題】
【0014】
発明の開示
本発明の目的は、大幅なコスト増なしに、CPU及びBUSの負荷を従来技術に比べて少なくとも50%低減することができる電子回路におけるデータ転送方法である。
【0015】
また、本発明の目的は、回路ブロックからRAMへのデータ転送又は第1回路ブロックから別のブロックへのデータ転送中におけるCPU及びBUSの過負荷を低減できる電子回路及び装置でもある。
【0016】
この目的は、特許請求の範囲に示され、ここに記載された方法、回路及び装置によって達成される。
【0017】
特に、この目的は、本発明による方法により達成され、本発明により、回路ブロックからRAMへのデータ転送又はブロックからブロックへのデータ転送に関係するCPU機能が、同じ回路ブロックに接続された電子装置によってインターセプトされて直接管理される。
【0018】
また、該目的は、本発明による電子回路により達成され、この電子回路では、ハードウエア又はファームウエアの回路ブロックが、CPU制御なしにて、RAMから若しくはRAMへの転送、又はブロックからブロックへの転送を直接管理するよう構成された対応する装置に接続される。
【課題を解決するための手段】
【0019】
本発明の別の特徴により、CPU及びBUSの負荷を軽減することに加えて、回路ブロックに接続された各電子装置もまた、例えばブロックの適応(adaptation)機能を回路に付与するように、かつ、同じハードウエア又はファームウエア回路ブロックを実質的に「中立」、すなわち当該ブロック自体が配置された回路に独立とするように、プログラミング可能に構成される。
【0020】
図面の簡単な説明
本発明のこの特徴及びその他の特徴は、添付図面の非限定的な例により作られた好ましい実施態様の以下の説明により明確になる。
図1は、従来技術によるエミュレーション用サブシステムのブロック図である。
図2は、本発明によるエミュレーション用サブシステム又は電子回路のブロック図である。
図3は、図2の電子回路を実現するよう構成された装置のブロック図である。
【発明を実施するための最良の形態】
【0021】
発明を実施するためのベストモード
図2では、本発明による電子回路101が、例えば図1に示すタイプのエミュレーション用サブシステムによって形成される。ここでは、ハードウエアブロック41とファームウエアブロック61に対し、それぞれのブロック41及び61とBUS24との間に位置する第1インターフェース装置(第1装置)45a及び第2インターフェース装置45bがそれぞれ接続される。
【0022】
特に、本実施態様の例に従い、例えばARM INTEGRATOR/LMモジュールにより形成された第1モジュール14は、FPGAタイプ(例えばXILINK社のタイプXC200E)のプログラマブル論理回路と第1装置45aとを備える。
【0023】
第1装置45aは、第1接続46aによりハードウエアブロック41に接続され、第2接続47によりBUS24に接続され(図2及び3)、公知のようにアドレスバス24a、制御バス24b及びデータバス24cを受け入れ、また例えば公知のタイプの制御線48及び49によりインタラプトI/O信号をCPU21と交換する。
【0024】
例えば公知タイプのPCI(ペリフェラル・コンポーネント・インターコネクト)モジュールにより形成された第2モジュール16は、DSPマイクロプロセッサ(ファームウエアブロック)61、例えばテキサス・インスツルメント社によるTMS320C6201、及び第2装置45bを含む。
【0025】
第2装置45bは、第1接続46bによりファームウエアブロック61に接続され、第2接続67によりBUS24に接続され、公知タイプの制御線68及び69によりCPU21に接続される。
【0026】
後に詳細に説明するように、回路45a及び45bは、CPU21から来る決められた制御コマンド(コマンド)をインターセプトするように、かつ、それらの夫々のブロック41及び61からRAM22へ及びその逆のデータ転送、又はハードウエアブロック41からファームウエアブロック61へ及びその逆のデータ転送をCPU21による制御なしに制御するように構成される。
【0027】
明らかに、当該技術の熟練者が容易に理解するように、回路101上に装置45a及び45bが存在することによっても、CPU21並びに装置45a及び45bによるBUS24への逐次アクセスを制御するよう構成された公知タイプの制御回路(BUSアービタ)27の存在が要求される。
【0028】
装置45aと45bは、それらと接続したブロックの特徴に関係した特化事項のみ相違する。よって、以下、第1装置45aの構造及び機能を説明する。
【0029】
接続については後に述べるように、接続46a及び46bは特有であり、それぞれのブロック41及び61の特徴に束縛される一方、接続47、48及び49並びにそれらに対応する67、68及び69は同じタイプである。
【0030】
装置45aは、例えばデータ転送を制御できるコンポーネント(トランス・コントローラ(TRANS CONTROLLER))51、メモリを制御するコンポーネント(メモリ・コントローラ(MEMORY CONTROLLER))55、及びブロックインターフェースコンポーネント(ブロック・コントローラ(BLOCK CONTROLLER))54aを備える。
【0031】
トランス・コントローラ51は、メモリ・コントローラ55、ブロック・コントローラ54a、アドレス・バス24a及びデータ・バス24cに接続され、また、制御線48及び49によりCPU21とコマンドを交換するように、かつ、メモリ・コントローラ55と相互作用するか又はデータ・バス24cからデータを収集し、それらをブロック・コントローラ54aへ又はその逆に転送することによって、例えばRAM22とデータを交換するように構成される。
【0032】
後に詳細に説明するように、電子回路101及び/又は装置45aの設計段階にて定められる例えば初期化機能又は特別な機能を実行するために、トランス・コントローラ51もまた、データ・バス24cによりCPU21とコマンドを交換するよう構成される。
【0033】
トランス・コントローラ51は、例えば公知タイプの状態機械により形成され、CPU21から来るインタラプトI/O信号などの所定のコマンド、又は初期化段階中にデータ・バス24c上に存在する特定のビット構成に関連して所定の操作シーケンスを実行できる。
【0034】
好ましい実施形態では、トランス・コントローラ51の状態機械は、例えば、プログラムを記憶するためのメモリ(プログラムメモリ)511とシーケンサ回路512(両方とも公知タイプ)とを備える。
【0035】
プログラムメモリ511は、例えば、設計段階にて開発されたか又は電子回路101の構成段階にて定められた複数の命令シーケンスを記憶する。
【0036】
シーケンサ回路512は、プログラムメモリ511に接続され、また、CPU21から来る所定のコマンドに従って、プログラムメモリ511上に記憶された命令シーケンスを選択的に読出して実行することができる。
明らかに、電子回路101の開発又は構成段階では、異なる命令シーケンスが実行でき、好ましい実施態様では、これら異なる命令シーケンスが、多様化されて標準操作機能や初期化機能が得られる。
【0037】
メモリ・コントローラ55は、トランス・コントローラ51、アドレス・バス24a及び制御バス24bに接続され、また、トランス・コントローラ51から来る命令と共に公知の方法にて制御バス24bに対して、RAM22のアドレス、又はアドレス・バス24a上若しくはメモリコントローラ55自体の内部のレジスタ上の別の回路ブロックのアドレスからの読出し操作又は該アドレスへの書込みを行うことを要求する役目を有する。
【0038】
一般的な使用目的のため、メモリコントローラ55は、例えば制御バス24bに向けての包括リクエスト機能を発生することができる包括メモリコントローラ(MEMORY CONTROLLER GENERIC)551と、電子回路101上で使用されている制御バスのタイプの関数として制御バス24bへのリクエストを特化することができる適応ユニット又は特定メモリコントローラ(MEMORY CONTROLLER SPECIFIC)552を備える。
【0039】
メモリコントローラ55は、例えば公知タイプの個別ロジックを用いることにより、又は該タイプのコンポーネントのライブラリに属するメモリコントローラから開始して合成により実現し得る。また、メモリコントローラ55は、好ましくは、別の回路ブロックのデータ又はアドレスの読出し又は書込みのために用いられるRAM22のアドレスを記憶するいくつかのレジスタを組み込んでデータの直接転送を行う。
【0040】
明らかに、上記アドレスは、関連ブロック41の特徴の関数として装置45aの構成段階にて定めるか、又は電子回路101の設計段階にて事前に定めることができる。
【0041】
ブロックコントローラ54aは、ハードウエアブロック41とトランス・コントローラ51とに接続され、また、ハードウエアブロック41の特定の機能を実行するように、トランス・コントローラ51から来るコマンドに基づいてハードウエアブロック41を制御するよう構成される。
【0042】
ブロックコントローラ54aはまた、ハードウエアブロック41による特定機能の完了に際し、該ブロック41による該機能の完了についてトランス・コントローラ51に知らせる役目を有する。
【0043】
好ましくは、ブロックコントローラ54aは、ハードウエアブロック41とRAM22又は他のブロックとの間で交換されるデータを本実施態様例に従って記憶する公知タイプのI/Oバッファ541aを備える。
特に、I/Oバッファ541aは、例えば、ブロック41の作動時におけるブロック41の入力でのデータ、又はブロック41の機能の完了の際のブロック41の出力でのデータを二者択一的に記憶する。
【0044】
インターフェース装置45aのブロックコントローラ54aとインターフェース装置45bのブロックコントローラは、それらが関連するブロックに対して特化される。というのは、それぞれのブロック(41及び61)の起動特性は、一般にブロックごとに異なるからであり、よって本実施態様例では、装置45a及び45bはそれぞれのブロックコントローラの特性のみが異なり、上述のように、これはそれらとインターフェースされるブロック41及び61の特性に依存する。
【0045】
ブロックコントローラは、例えば基本論理回路により実現し得るし、又は関連のトランス・コントローラ若しくはそれぞれのブロック41若しくは61から来るコマンドに関係した所定機能を有する状態機械によっても実現し得る。
【0046】
好ましくは、電子回路101の初期化段階にて、ブロックコントローラは、CPU21によりプログラミングされるように、関連のトランス・コントローラによって構成される。従って、上記特性ゆえに、ブロックコントローラはそれぞれのブロックの特性を、それらが配置された電子回路の特性に適応させることができる。
【0047】
上述のアーキテクチャーゆえに、本発明に従い、ハードウエアブロック41に接続された装置45aとファームウエアブロック61に接続された装置45bが、CPU21及びバス24の負荷を大幅に低減することにより、RAM22からそれぞれのブロック(41及び61)への及びその逆へのデータ転送を起動及び実行することができる。
【0048】
例として、ハードウエアブロック41からRAM22へのデータ転送を考える。
ハードウエアブロック41の機能の完了についてのブロックコントローラ54bによる情報伝達に関し、トランス・コントローラ51は、CPU21に介入を要求することなく、メモリコントローラ55にリクエストを送り、メモリコントローラ55内部のレジスタに示されたアドレスにI/Oバッファ541aの内容をRAM22上に書込むことを起動する。
【0049】
書込みコマンドの起動の後、トランス・コントローラ51は、I/Oバッファ541aの内容をRAM22に転送し、この転送が終了すると、インタラプトI/O信号を線49上にてCPU21に送って転送の完了を知らせる。
【0050】
当業者ならば容易に分かるように、本発明により、ハードウエアブロック41からRAM22へのデータ転送では、CPU21の介入の必要がなく、バス24を1回しか占有しない。よって、すべての条件が等しいならば、従来技術に比べてCPU21の負荷とバス24の占有を50%低減できる。
【0051】
完全のため、データが記憶されるRAM22のアドレスの決定に関する例も記載する。該操作は、電子回路101の初期化又は開始段階にて実行することができる。この実行は、例えば、上記段階51中にデータバス24c上にて初期化の所定コマンドが、CPU21によりトランス・コントローラ51に与えられること、及びこの命令に際し、トランス・コントローラ51が、関連ブロックによる操作の読出し及び書込みに用いられるRAM22のアドレスをアドレスバス24cから読出し、それらをメモリコントローラ55の内部のレジスタに記憶することを想定して行われる。
【0052】
これまで記載した電子回路101の動作は次の通りである。
【0053】
初期化ステップでは、CPU21は、特定コマンドを各装置45a又は45bに送り、かつ、RAM22のアドレス又は動作中のデータ交換のために各装置が書込み及び読出しフェーズにて使用しなければならないブロックのアドレスをアドレスバス24a上に与えることにより、電子回路(例えば装置45a及び45b)上に存在する総ての装置を構成する。
【0054】
動作フェーズ、例えばRAM22からのデータ読出し中、CPU21は、装置45a又は45bが初期化段階で定められたアドレスにてRAM22からデータを収集することができ、かつ、CPU21による追加の介入なしに、それらを夫々のブロック41及び61に対して利用可能にできるようにすべく、データが読出しに利用できることをインタラプトI/O信号により装置45a又は45bに知らせる。
【0055】
例えば、RAM22へのデータの書込み中、装置45a又は45bはバス24を用い、それぞれのブロック41又は46からRAM22へ初期化段階で割り当てられたアドレスにデータを直接転送し、転送完了の場合にのみ、書込み操作の終了をインタラプトI/O信号によりCPU21に知らせる。
【0056】
装置45a及び45bにより、RAM22から及びRAM22への書込み及び読出し操作は、
− CPU21が、電子回路101の制御機能を実行するのみであり、例えば伝送連鎖中のデータ転送の特定機能を監視せず、
− データ転送操作中、バス24がCPU21により用いられず、実際には、CPU21は、インタラプトI/O信号に基づいてのみ作動し、初期化コマンドの場合、又は特定の制御コマンドの場合、例えばブロック41若しくは61の出力バッファが空であるような場合にのみ、RAM22などからデータを抽出することなくバス24を使用するように実行される。
【0057】
第1ブロックから第2回路ブロックへの直接データ転送の場合、電子回路101の構成は、これらのブロックに接続された装置が、読出し及び書込み操作を実行する必要のある装置に対応した書き込み及び読み出しアドレスを含むように為される。
【0058】
例えば初期化段階でのこの実施形態では、CPU21は、メモリコントローラ55の内部レジスタに記憶するために、装置45bのI/Oバッファのアドレスを装置45aに送る。
【0059】
CPU21から来るインタラプトI/O信号に関連した動作フェーズ中、装置45aは、定められた機能を実行するためにハードウエアブロック41を作動し、該機能が完了すると、処理されたデータを装置45bに直接転送する。該転送の終了時にのみ、このような実施形態に従って、装置45aは、インタラプトO/I信号によってブロック41の活動の終了及び転送の終了をCPU21に知らせる。
【0060】
当業者には明白となるであろうように、この実施形態により、既存の従来技術と比べてバス24及びCPU21の占有が50%以上低減される。
【0061】
ハードウエアブロック41に接続された第1装置41a、ファームウエアブロック61に接続された第2装置41b、及びこれらのブロック間でのデータ交換を参照して説明をしてきたが、当業者ならば、装置が同種のブロック(例えば総べてがハードウエアタイプ又はファームウエアタイプ)に接続されている場合には、本発明の特徴は変わらず残り、データ交換は同種ブロック間にて行われることは明らかとなろう。
【0062】
装置45a及び45bは、それらが接続されている夫々の回路ブロック41及び61から分離したものとして説明してきた。当業者には明らかなように、装置45aは、例えば合成により実現でき、既に述べたように、回路要素(そのモデルはコンポーネントのライブラリから容易に検索できる)により形成されるハードウエアブロック41に統合される。
【0063】
同様に、当業者には明らかなように、ファームウエアブロックとして用いられるマイクロプロセッサ又はDSPが、バス24並びに制御線68及び69に直接接続され得るという仮定にて、ファームウエアブロック61に接続された装置45bは、記載した装置の論理アーキテクチャーを実行するファームウエアの形態にて実現され得る。
【0064】
ここでは、それぞれの装置を各回路ブロックに関連付けることによって説明してきたが、当業者には明らかなように、上記条件は、CPUとバスの負荷を増すことなく各ブロックが他のブロックに直接データを転送できることを保証することにのみ厳密に要求される。
【0065】
明らかに、ここに提示された回路及び実施の詳細並びに操作方法の詳細のみならず、サイズ、寸法、形、材料、コンポーネント、回路要素、接続及びコンタクトについての上記説明については、特許請求の範囲に記載のような本発明の思想及び範囲から逸脱することなく、修正又は改変が可能である。
【図面の簡単な説明】
【0066】
【図1】従来技術によるエミュレーション用サブシステムのブロック図である。
【図2】本発明によるエミュレーション用サブシステム又は電子回路のブロック図である。
【図3】図2の電子回路を実現するよう構成された装置のブロック図である。
【符号の説明】
【0067】
10 エミュレーション用又は試験用サブシステム
12 基本ボード
14 第1モジュール
16 第2モジュール
21 CPU
22 RAM
24 バス
27 制御回路(BUSアービタ)
41 プログラマブル論理回路
45a、45b インターフェース装置
61 マイクロプロセッサ
Claims (16)
- 制御ユニット(21)、第1処理機能を実行できる第1回路ブロック(41)、及び第2処理機能を実行できる第2回路ブロック(61)を備えた電子回路(101)におけるデータ転送方法であって、
− 前記制御ユニット(21)により発せられた特定コマンドを、前記第1ブロック(41)に接続されたインターフェース装置(45a)によってインターセプトするステップ、
− 前記第1ブロック(41)を作動させて前記処理機能を行い、処理されたデータを生成するステップ、
− 前記処理されたデータを前記インターフェース装置(45a)の制御下にて前記第1ブロック(41)から前記第2ブロック(61、22)に直接転送するステップ
を特徴とするデータ転送方法。 - − 前記処理されたデータの転送が完了すると、該完了を示す信号(I/O)を前記インターフェース装置(45a)によって前記制御ユニット(21)に転送する更なるステップ
を特徴とする請求項1に記載のデータ転送方法。 - − 制御ユニット(21)、
− 第1処理機能を実行できる第1回路ブロック(41)、及び
− 第2処理機能を実行できる第2回路ブロック(61)
を備えた電子回路であって、
− 前記第1回路ブロック(41)に接続されたインターフェース装置(45a)であって、
− 前記制御ユニット(21)により発せられた特定コマンドをインターセプトすること、
− 前記第1ブロック(41)を作動させて、前記第2ブロック(61)に転送する処理データを生成すること、及び
− 前記第1ブロック(41)から前記第2ブロック(61)への処理データの転送を直接管理すること
ができる前記インターフェース装置(45a)を特徴とする電子回路。 - 前記インターフェース装置(45a)が、
− 前記特定コマンドに基づいて定められた命令シーケンスを作動することによって、前記制御ユニット(21)により発せられた前記特定コマンドを管理することができるコントローラ(51)
を備えることを特徴とする請求項3に記載の電子回路。 - 前記コントローラ(51)が、
− 選択的に作動できる複数の命令シーケンスを記憶できるメモリユニット(511)
を備えることを特徴とする請求項4に記載の電子回路。 - 前記インターフェース装置(45a)が、
− 前記インターフェース装置(45a)から前記第2回路ブロック(61)に関連した所定アドレスへのデータ転送を制御できるメモリ制御ユニット(55)
を備えることを特徴とする請求項3〜5のいずれか一項に記載の電子回路。 - 前記インターフェース装置(45a)が、
− 前記第1回路ブロック(41)を作動させて前記第1処理機能を実行することができるブロックインターフェースユニット(54a)
を備えることを特徴とする請求項3〜6のいずれか一項に記載の電子回路。 - 複数の回路ブロック(41、61)の間でのデータ転送連鎖をエミュレートするためのエミュレーション・サブシステムであることを特徴とする請求項3〜7のいずれか一項に記載の電子回路。
- 前記回路ブロックが、ハードウエアタイプの回路ブロック(41)及び/又はファームウエアタイプの回路ブロック(61)からなることを特徴とする請求項8に記載の電子回路。
- 前記回路ブロック(41、61)の各々が、対応するインターフェース装置(45a、45b)に接続されていることを特徴とする請求項8又は9に記載の電子回路。
- 第1回路ブロック(41)から処理機能を行うことができる第2回路ブロック(61)にバス(24)を介してデータを転送するために前記第1回路ブロック(41)に接続されるインターフェース装置であって、
− 前記回路ブロック(41)と制御ユニット(21)に接続されたコンポーネント(51、55、54a)であって、前記制御ユニット(21)とコマンドを交換することができ、かつ、前記回路ブロック(41)を制御して所定の処理機能を実行し、処理されたデータを生成し、処理されたデータを前記第1回路ブロック(41)から前記第2回路ブロック(61)に前記バス(24)によって直接転送することができる前記コンポーネント(51、55、54a)
を特徴とするインターフェース装置。 - 前記コンポーネント(51、55、54a)が、
− バス(24)と制御ユニット(21)に接続された制御コンポーネント(51)であって、前記制御ユニット(21)のコマンドをインターセプトすることができ、該コマンドに基づいて定められた命令シーケンスを作動させることができる前記制御コンポーネント(51)
を備えることを特徴とする請求項11に記載のインターフェース装置。 - 前記制御コンポーネント(51)が、
− 選択的に作動可能な複数の命令シーケンスを記憶することができるメモリユニット(55)
を備えることを特徴とする請求項12に記載のインターフェース装置。 - 前記コンポーネント(51、55、54a)が、
− 前記バス(24)に接続され、かつ、処理されたデータの所定アドレスへの転送を制御することができるメモリ制御ユニット(55)
を備えることを特徴とする請求項11又は請求項12に記載のインターフェース装置。 - 前記メモリ制御ユニット(55)が、
− 前記バス(24)に適応し得る適応ユニット(552)
を備えることを特徴とする請求項14に記載のインターフェース装置。 - 前記コンポーネント(51、55、54a)が、
− 前記回路ブロック(41)に接続され、かつ、前記回路ブロック(41)を作動させて前記所定の処理機能を実行することができるブロックインターフェースコンポーネント(54a)
を備えることを特徴とする請求項11又は12又は14に記載のインターフェース装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT2001TO000838A ITTO20010838A1 (it) | 2001-08-30 | 2001-08-30 | Metodo per trasferire dati in un circuito elettronico, circuito elettronico e dispositivo relativo. |
PCT/IT2002/000549 WO2003019395A1 (en) | 2001-08-30 | 2002-08-26 | Method of transferring data in an electronic circuit, electronic circuit and relating device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005501338A true JP2005501338A (ja) | 2005-01-13 |
JP2005501338A5 JP2005501338A5 (ja) | 2006-01-05 |
JP4551657B2 JP4551657B2 (ja) | 2010-09-29 |
Family
ID=11459164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003523385A Expired - Lifetime JP4551657B2 (ja) | 2001-08-30 | 2002-08-26 | 電子回路におけるデータ転送方法、電子回路及び関連装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US20040243742A1 (ja) |
EP (1) | EP1425673B1 (ja) |
JP (1) | JP4551657B2 (ja) |
KR (1) | KR101020709B1 (ja) |
CN (1) | CN1549975B (ja) |
AT (1) | ATE323308T1 (ja) |
CA (1) | CA2457880C (ja) |
DE (1) | DE60210637T2 (ja) |
IT (1) | ITTO20010838A1 (ja) |
WO (1) | WO2003019395A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8051192B2 (en) * | 2007-10-09 | 2011-11-01 | Viasat, Inc. | Methods and systems for presentation layer redirection for network optimization |
CN110765044B (zh) * | 2018-07-26 | 2021-02-23 | 展讯通信(上海)有限公司 | 数据包传输装置及系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5878246A (ja) * | 1981-10-15 | 1983-05-11 | コ−デツクス・コ−ポレ−シヨン | アクセス調整装置及び方法 |
JPS58169660A (ja) * | 1982-03-31 | 1983-10-06 | Panafacom Ltd | マルチプロセツサシステムの構成方法 |
JPS59165119A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 入出力制御装置 |
JPH04230558A (ja) * | 1990-10-01 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | ダイレクト・メモリ・アクセス装置 |
JPH05314061A (ja) * | 1992-04-23 | 1993-11-26 | Fujitsu Ltd | バス・インタフェース制御方式 |
JPH10154125A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | Dmaデータ転送装置および同装置を使用した動画像復号化装置並びにdmaデータ転送制御方法 |
JP2001502082A (ja) * | 1996-09-18 | 2001-02-13 | エレクトロニクス フォア イメージング インコーポレイテッド | 異なる転送アルゴリズム下で、i/oプロセッサが演算を実行できるようにするためのシステム |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2745521B2 (ja) * | 1988-02-23 | 1998-04-28 | 株式会社日立製作所 | フレーム送信方法 |
JP2628079B2 (ja) * | 1988-11-25 | 1997-07-09 | 三菱電機株式会社 | マルチプロセサシステムにおけるダイレクト・メモリ・アクセス制御装置 |
JP3515142B2 (ja) * | 1992-06-11 | 2004-04-05 | セイコーエプソン株式会社 | データ転送制御装置 |
US5890002A (en) * | 1996-12-31 | 1999-03-30 | Opti Inc. | System and method for bus master emulation |
JP3712842B2 (ja) * | 1997-08-05 | 2005-11-02 | 株式会社リコー | データ転送制御方法、データ転送制御装置及び情報記録媒体 |
US6119189A (en) * | 1997-09-24 | 2000-09-12 | Intel Corporation | Bus master transactions on a low pin count bus |
US6240476B1 (en) * | 1998-08-21 | 2001-05-29 | International Business Machines Corporation | Dynamic allocation of bus master control lines to peripheral devices |
US6434648B1 (en) * | 1998-12-10 | 2002-08-13 | Smart Modular Technologies, Inc. | PCMCIA compatible memory card with serial communication interface |
US6604159B1 (en) * | 1999-08-12 | 2003-08-05 | Mips Technologies, Inc. | Data release to reduce latency in on-chip system bus |
US6912611B2 (en) * | 2001-04-30 | 2005-06-28 | Advanced Micro Devices, Inc. | Split transactional unidirectional bus architecture and method of operation |
-
2001
- 2001-08-30 IT IT2001TO000838A patent/ITTO20010838A1/it unknown
-
2002
- 2002-08-26 CN CN028169026A patent/CN1549975B/zh not_active Expired - Lifetime
- 2002-08-26 CA CA2457880A patent/CA2457880C/en not_active Expired - Lifetime
- 2002-08-26 WO PCT/IT2002/000549 patent/WO2003019395A1/en active IP Right Grant
- 2002-08-26 KR KR1020047002436A patent/KR101020709B1/ko active IP Right Grant
- 2002-08-26 DE DE60210637T patent/DE60210637T2/de not_active Expired - Lifetime
- 2002-08-26 US US10/488,481 patent/US20040243742A1/en not_active Abandoned
- 2002-08-26 JP JP2003523385A patent/JP4551657B2/ja not_active Expired - Lifetime
- 2002-08-26 EP EP02777772A patent/EP1425673B1/en not_active Expired - Lifetime
- 2002-08-26 AT AT02777772T patent/ATE323308T1/de not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5878246A (ja) * | 1981-10-15 | 1983-05-11 | コ−デツクス・コ−ポレ−シヨン | アクセス調整装置及び方法 |
JPS58169660A (ja) * | 1982-03-31 | 1983-10-06 | Panafacom Ltd | マルチプロセツサシステムの構成方法 |
JPS59165119A (ja) * | 1983-03-11 | 1984-09-18 | Hitachi Ltd | 入出力制御装置 |
JPH04230558A (ja) * | 1990-10-01 | 1992-08-19 | Internatl Business Mach Corp <Ibm> | ダイレクト・メモリ・アクセス装置 |
JPH05314061A (ja) * | 1992-04-23 | 1993-11-26 | Fujitsu Ltd | バス・インタフェース制御方式 |
JP2001502082A (ja) * | 1996-09-18 | 2001-02-13 | エレクトロニクス フォア イメージング インコーポレイテッド | 異なる転送アルゴリズム下で、i/oプロセッサが演算を実行できるようにするためのシステム |
JPH10154125A (ja) * | 1996-11-26 | 1998-06-09 | Toshiba Corp | Dmaデータ転送装置および同装置を使用した動画像復号化装置並びにdmaデータ転送制御方法 |
Also Published As
Publication number | Publication date |
---|---|
ATE323308T1 (de) | 2006-04-15 |
US20040243742A1 (en) | 2004-12-02 |
CA2457880A1 (en) | 2003-03-06 |
JP4551657B2 (ja) | 2010-09-29 |
EP1425673A1 (en) | 2004-06-09 |
DE60210637T2 (de) | 2007-04-05 |
DE60210637D1 (de) | 2006-05-24 |
CN1549975B (zh) | 2010-05-12 |
KR101020709B1 (ko) | 2011-03-09 |
ITTO20010838A0 (it) | 2001-08-30 |
WO2003019395A1 (en) | 2003-03-06 |
ITTO20010838A1 (it) | 2003-03-02 |
CN1549975A (zh) | 2004-11-24 |
KR20040040442A (ko) | 2004-05-12 |
EP1425673B1 (en) | 2006-04-12 |
CA2457880C (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5761458A (en) | Intelligent bus bridge for input/output subsystems in a computer system | |
JP5275414B2 (ja) | リードアドレス可能バーチャルdmaコントロール及び状態レジスタ | |
KR950009455A (ko) | 디지탈 신호처리 프로세서 | |
JP2004171209A (ja) | 共有メモリデータ転送装置 | |
US5423029A (en) | Circuit and method for testing direct memory access circuitry | |
JP7470685B2 (ja) | 集積回路中の算出ユニットをプログラムおよび制御すること | |
JP4551657B2 (ja) | 電子回路におけるデータ転送方法、電子回路及び関連装置 | |
JP2008198126A (ja) | データ通信システム、データ通信プログラム、データ受信装置、データ受信プログラム、及び、データ受信方法 | |
US20020095280A1 (en) | Programmable memory emulator capable of emulating unspecified memory devices | |
JP4215417B2 (ja) | プロセッサ・ローカル・バス・システムでのバス最適化の方法および装置 | |
KR100633742B1 (ko) | 주변 장치로부터 데이터 전송 크기를 자동으로 갱신하는직접 메모리 액세스 제어 장치 및 방법 | |
JP2005141532A (ja) | システムデバッグ装置 | |
JP4064546B2 (ja) | 電気部品テストシステム | |
JP2004094451A (ja) | オンチップjtagインタフェース回路およびシステムlsi | |
JP3434771B2 (ja) | 下位装置対向試験方式 | |
JP3943302B2 (ja) | プログラマブルコントローラ | |
JP2002229929A (ja) | メモリアクセスコントロール方法及びメモリアクセスコントロール装置 | |
JP3085103B2 (ja) | 並列プロセッサ論理シミュレーション装置 | |
JP2954006B2 (ja) | エミュレーション装置およびエミュレーション方法 | |
JP2000347898A (ja) | ソフトウェア開発支援装置 | |
JPH03136143A (ja) | インサーキットエミュレータ | |
JPH02270056A (ja) | ダイレクトメモリアクセス装置 | |
JP2005339426A (ja) | データ処理システム及び設定方法 | |
JPH0336654A (ja) | Dma転送方式、および、シングルチッププロセッサユニット | |
JPS5840646A (ja) | デ−タ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080402 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080627 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080707 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090126 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100122 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100129 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100225 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100326 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4551657 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100727 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100825 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110104 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110125 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |