KR950009455A - 디지탈 신호처리 프로세서 - Google Patents

디지탈 신호처리 프로세서 Download PDF

Info

Publication number
KR950009455A
KR950009455A KR1019940024183A KR19940024183A KR950009455A KR 950009455 A KR950009455 A KR 950009455A KR 1019940024183 A KR1019940024183 A KR 1019940024183A KR 19940024183 A KR19940024183 A KR 19940024183A KR 950009455 A KR950009455 A KR 950009455A
Authority
KR
South Korea
Prior art keywords
data
register
host
transfer
memory
Prior art date
Application number
KR1019940024183A
Other languages
English (en)
Inventor
도오루 바지
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950009455A publication Critical patent/KR950009455A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Complex Calculations (AREA)
  • Microcomputers (AREA)

Abstract

디지탈 신호처리프로세서로서, DMAC의 성능 및 데이타 전송속도를 향상시키고, DSP와 연휴해서 동작하여 주변 및 호스트의 데이타 전송요구를 신속하게 처리하고, 로컬적인 DMA전송중의 호스트 및 주변의 데이타 전송, 주변의 각 인터럽트에 대한전송의 포인터 및 카운터, 호스트의 인터럽트의 전용포인터, DMAC하드웨어를 사용하는 호스트 인터페이스기능, 강력한 호스트 명령 및 전체 메모리자원으로의 액세스능력, 독립형의 DSP를 바이트구성의 ROM에서 부트하는 능력을 제공하기 위해서 메모리 맵자원과 온칩 프로그램메모리, 온칩 데이타메모리, 온칩 레지스터메모리 맵외부메모리 및 주변장치가 포함되는 본래의 데이터전송의 다른 2가지의 인터럽트 데이타전송을 처리하기 위한 어드레스레지스터 및 반복횟수 레지스터를 개별적으로 갖고, 반복횟수 레지스터 및 어드레스레지스터는 1개의 감수기와 1개의 어드레스계산회로를 각각 공유하며, DMAC는 호스트 컴퓨터 및 주변장치로부터의 인터럽트를 처리하는 전용의 인터럽트 컨트롤러로 구성되는 것에 의해 DMAC의 성능 및 데이타전송속도를 향상시키고, 로컬적인 DMA전송중의 호스트 및 주변의 데이타전송, 주변의 각 인터럽트에 대한 전용의 포인터 및 카운터, 호스트의 인터럽트의 전용포인터, DMAC하드웨어를 사용하는 호스트 인터페이스기능을 제공하고, 또 가능하게 할 수 있다.

Description

디지탈 신호처리 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 디지탈 신호처리 프로세서(DSP)의 블럭도.

Claims (14)

  1. 디지털신호처리 프로세서(DSP)로써, DSP 데이타를 저장하는 데이타 메모리에 있어서 기억장소, DSP명령을 저장하는 프로그램 메모리에 있어서의 기억장소 및 상기 DSP에 외부의 주변장치와의 인터페이스를 부여하는 여러개의 온칩 주변인터페이스를 포함하는 여러개의 메모리맵(메모리공간에 할당된)자원, 상기 데이타 메모리 및 프로그램 메모리에 계속되고, 상기 저장된 DSP명령을 실행하는 DSP코어, 상기 데이타 메모리 프로그램 메모리 및 온칩주변 인터페이스에 접속되고, 상기메모리 맵자원의 지정된 것들의 사이의 로칼적인 데이타 전송을 실행하는 DMA컨트롤러, 상기 데이타 메모리, 프로그램 메모리, 온칩주변 인터페이스, DSP코어 및 DMA컨트롤러의 소정의 부분집합에 각각 접속된 여러개의 데이타/어드레스 버스쌍을 구비하고, 상기 여러개의 온칩 주변 인터페이스는 상기 주변장치가 상기 메모리 맵자원과의 사이에서 데이타를 전송하는 준비가 있을 때에 데이터리드 및 데이타 라이트의 인터럽트신호를 생성하고, 상기 여러개의 데이타/어드레스 버스쌍중, 제1의 쌍이 상기 DMA 컨트롤러에 의해 실행되는 데이타전송으로 전용되고, 제2의 쌍이 상기 DSP코어와의 사이에서 데이타를 전송하기 위해서 상기 DSP코어에의해 제어되는 데이타전송으로 전용되고, 상기 DMA컨트롤러가 데이타전송레지스터, 상기 DSP코어에 의해 개시되고, 또 상기 DMA컨트롤러에 의해 실행되는 로칼 신호전송을 위한 전송제어레지스터의 제1의 레지스터의 집합 및 상기 온칩 주변인터페이스로부터의 인터럽트에 의해 개시되고, 상기 DMA 컨트롤러에 의해 실행되는 데이터전송을 위한 전송제어레지스터의 제2의 레지스터집합을 또 포함하고, 상기 제1의 레지스터집합이 제1의 전송원 어드레스 레지스터 제1의 전송지어드레스 레지스터 및 제1의 반복횟수레지스터를 포함해서 상기 로칼적인 데이타전송을 위한 전송원 및 전송지 및 상기 로칼한 데이타전송에 의해 전송해야할 데이타수를 저장하고, 상기 제2의 레지스터집합이 제2의 전송원어드레스 레지스터, 제2의 전송지 어드레스레지스터 및 제2의 반복횟수 레지스터를 포함하고, 또 상기 DMA컨트롤러가 상기 온칩 주변인터페이스의 어느 것인가에 의해 상기의 데이타 리드 및 데이타 라이트의 인터럽트신호의 어느 것인가를 수신했을때에 상기 제1의 레지스터집합을 사용해서 실행하고 있는 로칼적인 데이타전송을 중단하고, 상기 수신한 인터럽트신호에 대응하는 다른 데이타 전송을 위한 전송원 및 전송지의 어드레스를 지정하기 위해 또, 상기 다른 데이타전송에 의해서 전송해야 할 데이타수를 지정하기 위해서 상기 제2의 레지스터집합을 사용하여 상기 다른 데이타전송을 실행하고, 상기 다른 데이타전송이 종료했을 때에 상기 로칼적인 데이타전송을 재개하는 DMA인터럽트 컨트롤러를 또 포함하는 것을 특징으로 하는 디지탈신호처리 프로세서.
  2. 제1항에 있어서, 상기 DMA컨트롤러가 지정된 데이타전송동작을 실행하는 데이타전송시퀸서를 포함하고, 상기 데이타전송시퀸서가 각 데이타전송동작의 각 워드를 전송하기 위해서 1조의 로드/저장동작을 실행하는 수단을 포함하고, 또 로드/저장동작의 상기 조가 로칼적인 데이타전송의 제2의 명령사이클의 기간중에 상기 제1의 전송어드레스 레지스터에 의해 지정되는 위치에서 상기 데이타전송레지스터 워드를 복사하는 것 및 제2의 명령사이클의 기간중에 상기 데이타전송레지스터에 있는 상기 워드를 상기 제1의 전송지어드레스 레지스터에 의해 지정되는 위치에 저장하는 것으로 이루어지고, 상기 DMA인터럽트 컨트롤러가 상기 온칩 주변인터페이스의 어느 것인가에 의해 상기의 데이타 리드 및 데이타 라이트의 인터럽트신호의 어느 것인가를 수신했을 때에 인터럽트 미처리신호를 상기 데이타 전송시퀸서를 보내는 수단을 포함하고, 상기 데이타 전송시퀸서가 상기 인터럽트 미처리신호에 대응하는 데이타전송동작이 아닌 다른 데이타전송동작을 상기 데이타 전송시퀸서가 실행하고 있는 경우, 상기 인터럽트 미처리신호의 수신시에 실행되고 있는 로드/저장동작의 상기 조의 종료가지 상기의 대응하는 데이타 전송동작의 실행을 지연시키는 수단을 포함하는 것을 특징으로 하는 디지탈신호처리 프로세서.
  3. 제2항에 있어서, 상기 데이타전송시퀸서가 다수의 기본적 전송동작을 실행하는 수단을 포함하고, 상기의 기본적 전송동작을 각각이 메모리 맵(메모리공간에 할당된)위치에서 레지스터로의 로드동작 또는 레지스터에서 메모리위치로의 저장동작을 포함하고, 여러개의 상기 기본적 전송동작이 상기의 기본적 전송동작 각각의 실행후에 상기 제1의 전송원어드레스 레지스터, 제1의 전송지어드레스 레지스터, 제2의 전송원어드레스 레지스터 및 제2의 전송지어드레스 레지스터내의 지정된 것을 자동적으로 인크리먼트하는 것을 포함하는 것을 특징으로 하는 디지탈신호처리 프로세서.
  4. 제1항에 있어서, 상기 DMA컨트롤러가 제3의 전송원어드레스 레지스터, 제3의 전송지 어드레스 레지스터 및 제3의 반복횟수 레지스터를 포함하는 제3의 레지스터집합을 포함하고, 상기 데이타 전송시퀸서가 상기 제1의 레지스터집합을 사용해서 로칼적인 데이타전송을 실행하고, 상기 주변장치중의 지정된 제1의 주변장치 사이의지정된 데이타전송을 상기 제2의 레지스터집합을 사용해서 실행하고, 또 상기주변장치중의 지정된 제2의 주변장치 사이의 지정된 데이타전송을 상기 제3의 레지스터집합을 사용해서 실행하는 수단을 포함하는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  5. 제1항에 있어서, 상기 DMA컨트롤러가 상기 DSP를 호스트 프로세서에 결합하는 호스트 프로세서 인터페이스를 포함하고, 상기 호스트 프로세서 인터페이스가 호스트 포인터 레지스터, 호스트입력데이터 레지스터 및 저장출력 데이타 레지스터를 포함하는 전송제어레지스터의 제4의 레지스터집합을 포함하고, 상기 호스트 프로세서 인터페이스가 상기 호스트 프로세서가 상기 호스트 입력 데이터 레지스터에 데이타를 즉시 라이트하는 것도, 상기 호스트출력데이타 레지스터에서 데이타를 즉시 리드할 수도 있도록 하는 수단을 포함하고, 상기 데이타전송시퀸서가 상기 제4의 레지스터집합을 사용해서 상기 호스트 프로세서와의 사이의 데이타전송을 실행하는 수단을 포함하고, 상기 수단은 상기 호스트 프로세서에 의해 상기 호스트입력 레지스터에 라이트된 상기 데이타를 상기 호스트 포인터 레지스터에 의해 지정되는 위치에 저장하는 수단 및 상기 호스트 포인터 레지스터에 의해 지정되는 위치에서 상기 호스트 출력데이터 레지스터로 데이타를 로드하는 수단을 구비하고 있는 것을 특징으로 하는 신호처리 프로세서.
  6. 제5항에 있어서, 상기 DMA컨트롤러가 제1 및 제2의 호스트 DMA전송명령을 포함하는 여러개의 호스트 DMA전송 명령의 어느 것인가를 수신하는 호스트 명령레지스터를 포함하고, 상기 DMA컨트롤러가 상기 호스트 입력데이타 레지스터가 상기 호스트 프로세서에서 데이타를 받을 경우, 상기 제1의 호스트 DMA전송명령가 상기호스트 명령 레지스터에 의해서 수신된 후에 제1의 호스트 인터럽트신호를 생성하는 수단을 포함하고, 상기 DMA컨트롤러가 호스트프로세서에 의해 데이타를 리드받은 경우, 상기 제2의 호스트 DMA전송명령이 상기 호스트 명령 레지스터에 의해서 수신된 후에 제2의 호스트 인터럽트신호를 생성하는 수단을 포함하고, 상기 DMA인터럽트 컨트롤러가 상기 제1의 호스트신호가 생성되었을 때에 상기 제1의 레지스터집합을 사용해서 실행되고 있던 로칼적인 데이타전송을 중단하고, 상기 호스트 입력데이타 레지스터의 상기 데이타를 상기 호스트 포인터 레지스터로 저장되는 위치에 전송하고, 또 상기의 중단한 로칼적인 데이타전송을 재개하고, 또 상기 제2의 호스트인터럽트 신호가 생성되었을 때에 상기 제1의 레지스터집합을 사용해서 실행하고 있던 로칼적인 데이타전송을 중단하고, 상기 호스트 포인터 레지스터에 의해 지정되는 상기 메모리 맵자원의 1개에서 상기 호스트 출력레지스터에 데이타를 전송하고, 또 상기 중단한 로칼한 데이타전송을 재개하는 수단을 포함하는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  7. 제6항에 있어서, 상기 제1의 어드레스/데이타 버스쌍을 거치는 상기 DMA컨트롤러와 상기 제2의 어드레스/데이타 버스쌍을 거치는 상기 DSP코어에 의해 경합하는 상기 메모리 맵자원의 어느 것인가에 대한 엑세스 동안을 조정하는 아비터를 또 구비하고, 상기 아비터는 소정의 우선도 결정기준에 따라서 상기 여러개의 어드레스/데이타 버스쌍내의 소정의 버스를 거쳐서 액세스부여하는 수단을 포함하고 있는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  8. 제6항에 있어서, 상기의 소정 또는 여러개의 호스트 DMA전송명령가 제3 및 제4의 호스트 DMA전송명령을 포함하고, 상기 DMA컨트롤러가 상기 제3의 호스트 DMA전송명령가 상기 호스트 명령 레지스터에 의해 수신된 후에 제3의 호스트 인터럽트신호를 생성하는 수단, 상기 제4의 호스트 DMA전송명령이 상기 호스트 명령 레지스터에 의해 수신된 후에 제4의 호스트 인터럽트신호를 생성하는 수단을 포함하고, 상기 DMA인터럽트 컨트롤러가 상기 제3의 호스트 인터럽트신호가 생성되었을 때에 상기 제3의 호스트 인터럽트신호에 따라서 상기 호스트 입력데이타 레지스터에서 상기 호스트 포인터 레지스터에 의해서 지정되는 일련의 메모리 맵자원으로의 일련의 데이타전송을 실행하고, 또 상기 일련의 데이타전송의 각각이 실행되고 있는 동안에 상기 제1의 레지스터집합을 사용해서 실행되고 있는 어느 것인가의 로칼적인 데이타전송도 중단하는 수단, 상기 제4의 호스트 인터럽트신호가 생성되었을 때에 상기 호스트 포인터 레지스터에 의해서 지정되는 일련의 상기 메모리 맵자원에서 상기 호스트 출력레지스터로의 일련의 데이타전송을 실행하고, 또 상기 일련의 데이타전송의 각각이 실행되고 있는 동안에 상기 제1의 레지스터집합을 사용해서 실행되고 있는 어느 것인가의 로칼적인 데이타전송도 중단하는 수단을 포함하는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  9. 제8항에 있어서, 상기 제1의 어드레스/데이타 버스쌍을 거치는 상기 DMA컨트롤러와 상기 제2의 어드레스/데이타 버스쌍을 개재하는 상기 DSP코어에 의해 경합하는 상기 메모리 맵자원의 어느 것인가에 대한 액세스동안을 조정하는 아비터를 또 구비하고, 소정의 우선도 결정기준에 따라서 상기 여러개의 어드레스/데이타 버스쌍내의 소정의 버스쌍을 거쳐서 액세스를 부여하는 수단을 포함하고 있는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  10. 제5항에 있어서, 상기 데이타 전송시퀸스가, 소정의 내부상태를 갖는 유한 스테이트 머신, 상기 유한 스테이트 머신이 상기 집합의 1개의 내부상태에 들어갔을 때에 그것에 대응하는 소정의 데이타 전송동작을 실행하는 수단을 구비한 것을 특징으로 하는 디지탈 신호처리 프로세서.
  11. 제5항에 있어서, 상기 데이탈 메모리 및 프로그램 메모리, 또는 그 어느 하나의 메모리에 있어서의 상기 메모리 맵(메모리공간에 할당된)메모리위치에 상기 1칩 디지털 신호처리프로세서 내부의 온칩 메모리 어레이의 메모리위치와 상기 1칩 디지털 신호처리 프로세서 외부의 메모리의 메모리위치가 포함되고, 상기 온칩 메모리 어레이 및 상기 1칩 디지탈 신호처리 프로세서의 외부메모리에 있는 정보를 호스트 프로세서 인터페이스와의 사이에서 전송하기 위해서 상기 제1의 버스쌍이 상기 온칩 메모리어레이의 상기 메모리 맵메모리위치 및 상기 1칩 디지탈 신호처리 프로세서의 외부메모리위치에 접속되어 있는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  12. 제1항에 있어서, 1칩 디지탈 신호처리 프로세서인 것을 특징으로 하는 디지탈 신호처리프로세서.
  13. 디지탈 신호처리 프로세서(DSP)로써, DSP데이터를 저장하는 데이타 메모리에 있어서의 기억장소, DSP명령을 저장하는 프로그램 메모리에 있어서의 기억장소 및 상기 DSP의 외부의 주변장치와의 인터페이스를 부여하는 여러개의 온칩 주변인터페이스를 포함하는 여러개의 메모리 맵(메모리공간에 할당된)자원, 상기의 데이타메모리, 프로그램 메모리 및 온칩 주변인터페이스에 접속되고, 상기 메모리 맵자원의 지정된 것끼리의 사이의 로칼적인 데이타전송을 실행하는 DMA컨트롤러를 구비하고, 상기 여러개의 온칩 주변 인터페이스는 상기 주변장치가 상기 메모리 맵자원과의 사이에서 데이터를 전송할 준비가 있을 때에 데이타 리드 및 데이터 라이트의 인터럽트신호를 생성하고, 상기 DMA컨트롤러는 여러개의 전송 제어레지스터집합을 포함하고, 각 전송제어 레지스터 집합에, 데이타 전송을 위한 전송원 어드레스 및 전송지 어드레스 및 전송해야 할 데이타수를 지정하는 전송원 어드레스 레지스터, 전송지 어드레스 레지스터 및 반복횟수 레지스터가 포함되고, 상기 DMA컨트롤러는 상기 여러개의 전송 제어 레지스터 집합의 제1의 전송 제어레지스터 집합을 이용해서 제1의 데이타전송을 실행하고, 제2의 데이타전송의 요구를 수신하고, 상기 제2의 데이타전송의 상기요구를 수신받았을 때에 상기 제1의 데이타 전송을 중단하고, 상기 여러개의 전송 제어레지스터 집합의 제2의 전송 제어레지스터 집합을 이용해서 상기 제2의 데이타전송이 종료했을 때에 상기 제1의 데이타 전송을 재개하는 수단을 포함하는 것을 특징으로 하는 디지탈 신호처리 프로세서.
  14. 제13항에 있어서, 1칩 디지탈 신호처리 프로세서인 것을 특징으로 하는 디지탈 신호처리 프로세서.
    ※참고사항: 최초출원 내용에 의하여 공개하는 것임.
KR1019940024183A 1993-09-27 1994-09-26 디지탈 신호처리 프로세서 KR950009455A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/127,685 US5513374A (en) 1993-09-27 1993-09-27 On-chip interface and DMA controller with interrupt functions for digital signal processor
US08/127,685 1993-09-27

Publications (1)

Publication Number Publication Date
KR950009455A true KR950009455A (ko) 1995-04-24

Family

ID=22431395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940024183A KR950009455A (ko) 1993-09-27 1994-09-26 디지탈 신호처리 프로세서

Country Status (3)

Country Link
US (1) US5513374A (ko)
JP (1) JPH07175781A (ko)
KR (1) KR950009455A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467940B1 (ko) * 2002-08-22 2005-01-24 송영섭 축산분뇨와 음식물 쓰레기를 이용한 바이오 유기질 비료제조장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598576A (en) * 1994-03-30 1997-01-28 Sigma Designs, Incorporated Audio output device having digital signal processor for responding to commands issued by processor by emulating designated functions according to common command interface
US5835787A (en) * 1994-07-07 1998-11-10 Lucent Technologies, Inc. System for bi-directionally transferring a digital signal sample from a CODEC to a particular memory location and a second sample from memory to CODEC
DE69522633T2 (de) * 1994-10-19 2002-07-04 Advanced Micro Devices Inc Integrierte Prozessorsysteme für tragbare Informationsgeräte
US5970510A (en) * 1996-04-10 1999-10-19 Northrop Grumman Corporation Distributed memory addressing system
US5822568A (en) * 1996-05-20 1998-10-13 Advanced Micro Devices, Inc. System for improving the real-time functionality of a personal computer which employs an interrupt servicing DMA controller
US5880981A (en) * 1996-08-12 1999-03-09 Hitachi America, Ltd. Method and apparatus for reducing the power consumption in a programmable digital signal processor
US6247040B1 (en) 1996-09-30 2001-06-12 Lsi Logic Corporation Method and structure for automated switching between multiple contexts in a storage subsystem target device
US6148326A (en) * 1996-09-30 2000-11-14 Lsi Logic Corporation Method and structure for independent disk and host transfer in a storage subsystem target device
US6029226A (en) * 1996-09-30 2000-02-22 Lsi Logic Corporation Method and apparatus having automated write data transfer with optional skip by processing two write commands as a single write command
US6081849A (en) * 1996-10-01 2000-06-27 Lsi Logic Corporation Method and structure for switching multiple contexts in storage subsystem target device
US5802387A (en) * 1996-12-27 1998-09-01 Lucent Technologies Inc. Efficient data transfer in a digital signal processor
KR100229897B1 (ko) * 1997-01-10 1999-11-15 윤종용 직접 메모리 억세스 전송방법에 따른 타이밍 모드선택장치
US6055619A (en) * 1997-02-07 2000-04-25 Cirrus Logic, Inc. Circuits, system, and methods for processing multiple data streams
US6259957B1 (en) 1997-04-04 2001-07-10 Cirrus Logic, Inc. Circuits and methods for implementing audio Codecs and systems using the same
US6055373A (en) * 1997-04-28 2000-04-25 Ncr Corporation Computer system including a digital signal processor and conventional central processing unit having equal and uniform access to computer system resources
AU6431998A (en) * 1998-02-16 1999-08-30 Infineon Technologies, Ag An integrated circuit
US6412024B1 (en) 1998-08-17 2002-06-25 Sigma Designs, Inc. Sound board emulation using digital signal processor
US6327649B1 (en) * 1999-01-22 2001-12-04 Lucent Technologies, Inc. Apparatus for developing internal ROM code using a ROM bus external interface
US7120143B1 (en) * 1999-09-15 2006-10-10 8X8, Inc. Voice-over Internet protocol processor
US6732255B1 (en) 1999-09-15 2004-05-04 Koninklijke Philips Electronics N.V. Can microcontroller that permits concurrent access to different segments of a common memory by both the processor core and the DMA engine thereof
KR100375233B1 (ko) 2001-03-16 2003-03-08 삼성전자주식회사 전송될 데이터 길이 값에 따라 전송 모드가 유동적으로변환되는 직접 메모리 억세스 컨트롤러
KR100462177B1 (ko) * 2002-08-26 2004-12-17 삼성전자주식회사 주변 장치의 동작 상태를 실시간으로 백업할 수 있는엠베디드 컨트롤러
US20050038946A1 (en) * 2003-08-12 2005-02-17 Tadpole Computer, Inc. System and method using a high speed interface in a system having co-processors
US8527689B2 (en) * 2010-10-28 2013-09-03 Lsi Corporation Multi-destination direct memory access transfer
CN102279728B (zh) * 2011-08-10 2016-03-23 北京百度网讯科技有限公司 数据存储设备及数据计算方法
KR102298661B1 (ko) * 2015-04-30 2021-09-07 삼성전자주식회사 저장 장치 및 그것의 초기화 방법
KR20170083868A (ko) * 2016-01-11 2017-07-19 삼성전자주식회사 데이터 이동 장치 및 데이터 이동 방법
US10191871B2 (en) * 2017-06-20 2019-01-29 Infineon Technologies Ag Safe double buffering using DMA safe linked lists
US10983936B2 (en) * 2019-02-27 2021-04-20 Microchip Technology Incorporated Programmable arbitrary sequence direct memory access controller for configuring multiple core independent peripherals

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1091633B (it) * 1977-12-30 1985-07-06 Olivetti C Ing E C Spa Dispositivo per la gestione del l accesso diretto alla memoria di un calcolatore
EP0062431B1 (en) * 1981-03-20 1986-10-01 Fujitsu Limited A one chip microcomputer
US4503500A (en) * 1982-02-11 1985-03-05 Texas Instruments Incorporated Microcomputer with bus interchange module
US4498135A (en) * 1982-02-22 1985-02-05 Texas Instruments Incorporated Microcomputer with accumulator addressing
JPS6052468B2 (ja) * 1982-03-04 1985-11-19 株式会社東芝 Ｄｍａバス負荷可変装置
JPS58184668A (ja) * 1982-04-22 1983-10-28 Fanuc Ltd メモリの書込み制御方式
US4535404A (en) * 1982-04-29 1985-08-13 Honeywell Information Systems Inc. Method and apparatus for addressing a peripheral interface by mapping into memory address space
US4819164A (en) * 1983-12-12 1989-04-04 Texas Instruments Incorporated Variable frequency microprocessor clock generator
US4692895A (en) * 1983-12-23 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Microprocessor peripheral access control circuit
US4631659A (en) * 1984-03-08 1986-12-23 Texas Instruments Incorporated Memory interface with automatic delay state
US4636656A (en) * 1984-05-21 1987-01-13 Motorola, Inc. Circuit for selectively extending a cycle of a clock signal
JPS6145347A (ja) * 1984-08-10 1986-03-05 Nec Corp マイクロコンピユ−タ
US4935867A (en) * 1986-03-04 1990-06-19 Advanced Micro Devices, Inc. Signal processor memory management unit with indirect addressing using selectable offsets and modulo values for indexed address calculations
JPH0619760B2 (ja) * 1986-04-23 1994-03-16 日本電気株式会社 情報処理装置
JPS6353669A (ja) * 1986-08-22 1988-03-07 Hitachi Micro Comput Eng Ltd マイクロプロセツサ
US4992960A (en) * 1986-12-11 1991-02-12 Yamaha Corporation Apparatus for processing image data for displaying an image on a display unit
JP2569514B2 (ja) * 1986-12-12 1997-01-08 株式会社日立製作所 情報処理装置
JPS63216170A (ja) * 1987-03-05 1988-09-08 Mitsubishi Electric Corp デイジタル信号処理プロセツサ
US5179689A (en) * 1987-03-13 1993-01-12 Texas Instruments Incorporated Dataprocessing device with instruction cache
EP0288649B1 (en) * 1987-04-22 1992-10-21 International Business Machines Corporation Memory control subsystem
US4896266A (en) * 1987-06-03 1990-01-23 Bull Hn Information Systems Inc. Bus activity sequence controller
US5151986A (en) * 1987-08-27 1992-09-29 Motorola, Inc. Microcomputer with on-board chip selects and programmable bus stretching
US5155812A (en) * 1989-05-04 1992-10-13 Texas Instruments Incorporated Devices and method for generating and using systems, software waitstates on address boundaries in data processing
US5228139A (en) * 1988-04-19 1993-07-13 Hitachi Ltd. Semiconductor integrated circuit device with test mode for testing CPU using external signal
US5057996A (en) * 1989-06-29 1991-10-15 Digital Equipment Corporation Waitable object creation system and method in an object based computer operating system
EP0645685A3 (en) * 1989-08-31 1995-11-02 Yokogawa Electric Corp Control method for an online computer for implementing and readressing a translated program from the collection of programs stored in memory.
US5287486A (en) * 1989-10-05 1994-02-15 Mitsubishi Denki Kabushiki Kaisha DMA controller using a programmable timer, a transfer counter and an or logic gate to control data transfer interrupts
US5276836A (en) * 1991-01-10 1994-01-04 Hitachi, Ltd. Data processing device with common memory connecting mechanism
US5379381A (en) * 1991-08-12 1995-01-03 Stratus Computer, Inc. System using separate transfer circuits for performing different transfer operations respectively and scanning I/O devices status upon absence of both operations

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467940B1 (ko) * 2002-08-22 2005-01-24 송영섭 축산분뇨와 음식물 쓰레기를 이용한 바이오 유기질 비료제조장치

Also Published As

Publication number Publication date
JPH07175781A (ja) 1995-07-14
US5513374A (en) 1996-04-30

Similar Documents

Publication Publication Date Title
KR950009455A (ko) 디지탈 신호처리 프로세서
US4547849A (en) Interface between a microprocessor and a coprocessor
US7783793B2 (en) Handling DMA operations during a page copy
KR0160193B1 (ko) 직접메모리접근 제어장치
US20110040920A1 (en) System and method for providing multi-process protection using direct memory mapped control registers
US5765022A (en) System for transferring data from a source device to a target device in which the address of data movement engine is determined
US9910801B2 (en) Processor model using a single large linear registers, with new interfacing signals supporting FIFO-base I/O ports, and interrupt-driven burst transfers eliminating DMA, bridges, and external I/O bus
JP7470685B2 (ja) 集積回路中の算出ユニットをプログラムおよび制御すること
KR900004291B1 (ko) 데이터 프로세서
US6738837B1 (en) Digital system with split transaction memory access
CN112559403A (zh) 一种处理器及其中的中断控制器
US7103528B2 (en) Emulated atomic instruction sequences in a multiprocessor system
US20050071145A1 (en) Simulation apparatus, simulation program, and recording medium
US6938118B1 (en) Controlling access to a primary memory
KR0145932B1 (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JPS6031647A (ja) デ−タ処理装置
JP2679440B2 (ja) 情報処理装置
JP3323341B2 (ja) エミュレーション用プロセッサおよびそれを搭載したエミュレータ
JPS63231668A (ja) 割込みキユ−制御方式
KR20210113574A (ko) Ｄｍａ, 브리지, 외부 ｉ/ｏ 버스를 배제하는 인터럽트-구동 버스트전송을 이루고, 새로운 인터페이스 신호들이 ｆｉｆｏ 기반 ｉ/ｏ 포트들을 지원하며, 단일 대형 선형 레지스터를 이용하는 프로세서 모델
JPH0376501B2 (ko)
JPH03256127A (ja) マイクロプロセッサシステム
JPH0375959A (ja) マルチプロセッサのデータ転送装置
JPH01144151A (ja) 情報処理装置
JPS6146545A (ja) 入出力命令制御方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid