JP2004171209A - 共有メモリデータ転送装置 - Google Patents
共有メモリデータ転送装置 Download PDFInfo
- Publication number
- JP2004171209A JP2004171209A JP2002335332A JP2002335332A JP2004171209A JP 2004171209 A JP2004171209 A JP 2004171209A JP 2002335332 A JP2002335332 A JP 2002335332A JP 2002335332 A JP2002335332 A JP 2002335332A JP 2004171209 A JP2004171209 A JP 2004171209A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- master
- data
- transfer
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
- Communication Control (AREA)
Abstract
【課題】複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路で行う。
【解決手段】各マスタにそれぞれ接続される複数のマスタＩ／Ｆ２、６、１０、１４と、各マスタＩ／Ｆに接続され、マスタから共有メモリに書き込まれるデータを保持するライトデータバッファ３、７、１１、１５と、各マスタＩ／Ｆに接続され、共有メモリからマスタに読み出されるデータを保持するリードデータバッファ４、８、１２、１６と、各マスタＩ／Ｆと共有メモリとの間に設けられ、共有メモリに対する各マスタからのコマンドを先入れ先出しで格納するコマンドＦＩＦＯ１８と、コマンドＦＩＦＯから取り出したコマンドに従ってライトデータバッファから共有メモリへのデータ転送または共有メモリからリードデータバッファへのデータ転送を制御する共有メモリＩ／Ｆ１９とを備える。
【選択図】 図１
【解決手段】各マスタにそれぞれ接続される複数のマスタＩ／Ｆ２、６、１０、１４と、各マスタＩ／Ｆに接続され、マスタから共有メモリに書き込まれるデータを保持するライトデータバッファ３、７、１１、１５と、各マスタＩ／Ｆに接続され、共有メモリからマスタに読み出されるデータを保持するリードデータバッファ４、８、１２、１６と、各マスタＩ／Ｆと共有メモリとの間に設けられ、共有メモリに対する各マスタからのコマンドを先入れ先出しで格納するコマンドＦＩＦＯ１８と、コマンドＦＩＦＯから取り出したコマンドに従ってライトデータバッファから共有メモリへのデータ転送または共有メモリからリードデータバッファへのデータ転送を制御する共有メモリＩ／Ｆ１９とを備える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のマスタが一つの共有メモリにアクセスしてデータ転送を行う共有メモリデータ転送装置に関する。
【０００２】
【従来の技術】
近年、プロセッサ、ＤＳＰ、ＤＭＡ等の複数のバスマスタと、メモリ、周辺Ｉ／Ｏデバイス等のバススレーブとが複数のバスで接続されるシステムＬＳＩでは、効率的に処理が可能であることが重要となっている。そのためには、バススレーブを共有し、小面積、低消費電力で、効率的なアクセス制御を実現することが重要である。
【０００３】
従来のマルチバスマスタから共有リソースへのアクセス制御技術は、例えば、特許文献１に記載された「データ転送方式及びデータ転送装置」が存在し、各バスマスタに対応するデータバッファとデータ転送制御回路を設け、データ転送制御回路により共有メモリへのアクセスまたは他のデータバッファにアクセスすることで高速にデータ転送を可能とするものである。
【０００４】
【特許文献１】
特開平７−９３２７４号公報
【０００５】
【発明が解決しようとする課題】
上記従来技術では、データ転送制御回路がアドレスバッファや多くの制御回路を必要とした複雑な回路であるため、回路規模が大きくなるという問題があった。
【０００６】
本発明は、上記問題を解決するためになされたもので、複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路で行うことができる共有メモリデータ転送装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記の上記目的を達成するために、請求項１の発明に係る共有メモリデータ転送装置は、複数のマスタ（マスタ１、５、９、１３）が一つの共有メモリ（共有メモリ２０）にアクセスしてデータ転送を行う共有メモリデータ転送装置において、各マスタにそれぞれ接続される複数のマスタインターフェース（マスタＩ／Ｆ２、６、１０、１４）と、各マスタインターフェースに接続され、前記マスタから前記共有メモリに書き込まれるデータを保持する書き込みバッファ（ライトデータバッファ３、７、１１、１５）と、各マスタインターフェースに接続され、前記共有メモリから前記マスタに読み出されるデータを保持する読み出しバッファ（リードデータバッファ４、８、１２、１６）と、各マスタインターフェースと前記共有メモリとの間に設けられ、前記共有メモリに対する各マスタからのコマンドを先入れ先出しで格納するＦＩＦＯ（コマンドＦＩＦＯ１８）と、前記ＦＩＦＯから取り出したコマンドに従って、前記書き込みバッファから前記共有メモリへのデータ転送、または前記共有メモリから前記読み出しバッファへのデータ転送を制御する共有メモリインタフェース（共有メモリＩ／Ｆ１９）とを備える。
【０００８】
上記構成によれば、各マスタのコマンドを先入れ先出しでＦＩＦＯに格納した後、ＦＩＦＯからコマンドを先入れ先出しで取り出して共有メモリに対するデータ転送を実行することで、複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路（ＦＩＦＯ）により行うことができる。
【０００９】
請求項２の発明に係る共有メモリデータ転送装置は、請求項１記載の共有メモリアクセス装置において、同時に発行された複数のコマンドを所定の順序で前記ＦＩＦＯに格納する調停装置を備える。
【００１０】
請求項３の発明に係る共有メモリデータ転送装置は、請求項１または２記載の共有メモリアクセス装置において、コマンドの内容を参照して前記ＦＩＦＯに格納するコマンドの順序を並び替える調停装置を備える。
【００１１】
上記構成によれば、調停装置により各マスタからのコマンドの順序を並び替えてＦＩＦＯに格納することができるため、共有メモリからのデータ読み出しを効率良く行うことができる。
【００１２】
請求項４の発明に係る共有メモリデータ転送装置は、請求項１から３のいずれか一項記載の共有メモリデータ転送装置において、前記ＦＩＦＯに格納するコマンドを前記共有メモリのアクセス単位で発行する。
【００１３】
請求項５の発明に係る共有メモリデータ転送装置は、請求項１から４のいずれか一項記載の共有メモリデータ転送装置において、前記共有メモリのアクセスを固定のバースト長にする。
【００１４】
上記構成によれば、ＦＩＦＯに格納されるコマンドの発行や共有メモリへのアクセスを制御することで、共有メモリインターフェースでの転送制御を効率良く行うことができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図である。図１において、データ転送装置は、プロセッサ、ＤＳＰ、ＤＭＡ等のバスマスタ（以下、マスタと記す）１、マスタ５、マスタ９、マスタ１３が共有メモリ２０にアクセスしてデータの書き込み、読み出しを行う。
【００１６】
マスタ１はマスタインターフェース（Ｉ／Ｆ）２を介してライトデータバッファ３およびリードデータバッファ４に接続され、マスタ５はマスタインターフェース（Ｉ／Ｆ）６を介してライトデータバッファ７およびリードデータバッファ８に接続され、マスタ９はマスタインターフェース（Ｉ／Ｆ）１０を介してライトデータバッファ１１およびリードデータバッファ１２に接続され、マスタ１３はマスタインターフェース（Ｉ／Ｆ）１４を介してライトデータバッファ１５およびリードデータバッファ１６に接続される。
【００１７】
また、コマンドＦＩＦＯ１８、共有メモリインターフェース（共有メモリＩ／Ｆ）１９、ライトデータバッファ３、７、１１、１５およびリードデータバッファ４、８、１２、１６が、データバス１７を介して相互に接続され、共有メモリインターフェース１９は共有メモリ２０に接続される。コマンドＦＩＦＯ１８は、制御線を介してマスタインターフェース（マスタＩ／Ｆ）２、６、１０、１４および共有メモリＩ／Ｆ１９に接続される。
【００１８】
ここで、共有メモリ２０のバス幅を１６ビットとし、共有メモリＩ／Ｆ１９の制御回路を簡略化するため、共有メモリ２０は８バースト固定アクセスとする。また、マスタ１、５、９、１３はＡＲＭ社のＡＭＢＡ ＡＨＢプロトコルに従って動作するものとする。
【００１９】
転送サイズは８、１６、３２ビットまでサポートし、バーストの種類は単独転送、不定長インクリメンタルバースト、４、８、１６ビートインクリメンタルバースト転送および４、８、１６ビートラップバースト転送をサポートする。
【００２０】
各マスタＩ／Ｆに接続されるライトデータバッファは、３２ビットの１６ビートラップ転送をサポートするため６４バイトの容量とする。各マスタＩ／Ｆに接続されるリードデータバッファは、３２ビットの１６ビートラップ転送をサポートするために６４バイトの容量とする。コマンドＦＩＦＯ１８は、マスタの数分（図示例では５個）のコマンドが蓄えることができる容量とする。コマンドＦＩＦＯ１８に格納するコマンドは、バーストの開始アドレス、書き込み転送か読み出し転送か、ラップバーストかインクリメンタルバーストか、転送サイズ、ビート回数、マスタＩＤから成るものとする。
【００２１】
次に上記構成の共有メモリアクセス装置の動作について説明する。上記構成において、マスタＩ／Ｆ２はデータバス１７のプロトコルに従ってマスタ１からの要求を判断しながら応答する。マスタ１が要求を出したとき、要求内容をコマンドとしてコマンドＦＩＦＯ１８に渡す。マスタ１が共有メモリ２０に対し書き込み転送を行う場合、マスタＩ／Ｆ２はライトデータバッファ３が空いている場合に転送を開始する。読み出し転送の場合は、共有メモリ２０からの読み出しデータをリードデータバッファ４から読み出す。ライトデータバッファ３はマスタＩ／Ｆ２がデータを書き込んだ後、共有メモリＩ／Ｆ１９がデータを読み出すまで書き込み不可とする。リードデータバッファ４はマスタＩ／Ｆ２からのリードデータを蓄える。リードデータバッファ４にデータを蓄えることで転送サイズが転送毎に異なっても、ウエイト要求にも、ラップ転送にも対応することができる。コマンドＦＩＦＯ１８は各マスタＩ／Ｆからのコマンドを順次保持する。また、蓄えられたコマンドを順次共有メモリＩ／Ｆ１９に渡していく。さらに、同時に発行された複数のコマンドを調停する調停装置（図３参照）を付加することが可能である。共有メモリＩ／Ｆ１９はマスタＩ／Ｆ２が出力するコマンドを共有メモリ２０のプロトコルに変換し、共有メモリ２０の転送単位毎にコマンドＦＩＦＯ１８からコマンドを取り出していく。他のマスタの系列もマスタ１の系列と同様である。
【００２２】
マスタ１が共有メモリ２０にインクリメンタルバーストでデータの書き込みを行う場合、データをマスタＩ／Ｆ２を介してライトデータバッファ３の空き領域に書き込んでいく。８バイト以上のデータ転送を行う場合、８バイトの書き込みを行う毎にマスタＩ／Ｆ２からコマンドをコマンドＦＩＦＯ１８に送る。
【００２３】
ライトデータバッファ３またはコマンドＦＩＦＯ１８に書き込める領域がない場合、マスタＩ／Ｆ２からマスタ１にウエイト信号を返して転送を中断する。即ち、インクリメンタルバーストで書き込みを行う場合、マスタ１が持つライトデータバッファ３に１６バイト以上の空き領域とコマンドＦＩＦＯ１８に空きがあれば他のマスタの転送状況に拘らず、マスタ１は共有メモリ２０に対するデータの転送を行うことができる。
【００２４】
共有メモリＩ／Ｆ１９は共有メモリ２０へのバースト毎にコマンドＦＩＦＯ１８から先入れ先出しでコマンドを取り出す。このコマンドにあるスタートアドレスからの８バースト転送が１個のコマンドで行う転送に相当する。８バースト転送を行う際、共有メモリＩ／Ｆ１９は該当するデータをライトデータバッファ３から取り出し、共有メモリ２０に転送する。しかし、共有メモリＩ／Ｆ１９は１個のコマンドが１６バイトに満たないとき、マスク信号を共有メモリ２０に出力することで所望のデータ量の転送を行う。
【００２５】
マスタ１が共有メモリ２０にラップバーストで書き込みを行う場合、マスタＩ／Ｆ２はライトデータバッファ３に転送サイズ分の空き領域がある場合に書き込み許可を行い、コマンドは転送サイズに拘らず１回の転送で１回のコマンドがコマンドＦＩＦＯ１８に送られる。
【００２６】
ライトデータバッファ３へのデータの書き込みはラップバースト転送のアドレスに対応した形でライトデータバッファ３に格納する。即ち、転送サイズ３２ビットでアドレス４４、４８、４Ｃ、４０のようにラップバースト転送を行う場合、データはライトデータバッファ３の４、８、Ｃ、０の各アドレスに書き込まれる。
【００２７】
共有メモリＩ／Ｆ１９はコマンドＦＩＦＯ１８から先入れ先出しでラップバースト転送のコマンドを受け取ったとき、バーストの開始アドレスをラップの境界にする。上記のような転送の場合、バーストの開始アドレスは４０となる。ライトデータバッファ３からの書き込みデータの読み出しは、ライトデータバッファ３のアドレス０から読み出していく。
【００２８】
マスタ１が共有メモリ２０からインクリメンタルバーストでデータの読み出しを行う場合、マスタＩ／Ｆ２は８バイト単位でコマンドをコマンドＦＩＦＯ１８に送る。
【００２９】
共有メモリＩ／Ｆ１９がコマンドＦＩＦＯ１８からリードのコマンドを受け取り、共有メモリ２０からデータを読み出したとき、読み出しデータをリードデータバッファ４に格納する。マスタＩ／Ｆ２はリードデータバッファ４にデータが格納された後、そのデータを読み出してマスタ１に転送する。
【００３０】
マスタ１が共有メモリ２０からラップバーストでデータの読み出しを行う場合、マスタＩ／Ｆ２はコマンドを転送サイズに拘らず１回の転送で１回のコマンドをコマンドＦＩＦＯ１８に送る。
【００３１】
共有メモリＩ／Ｆ１９はコマンドＦＩＦＯ１８からラップバースト転送のコマンドを受け取ったとき、バーストの開始アドレスをラップの境界にする。共有メモリＩ／Ｆ１９はインクリメンタルバースト転送と同様に共有メモリ２０から読み出したデータをリードデータバッファ４に書き込む。マスタＩ／Ｆ２はラップ転送のアドレスに対応したリードデータバッファ４のアドレスからデータを読み出してマスタ１に転送する。
【００３２】
図２はデータ転送動作を説明するシーケンス図である。マスタ１はステップ２０１で、共有メモリ２０へのデータの書き込み要求をマスタＩ／Ｆ２に出すと、マスタＩ／Ｆ２はステップ２０２で、ライトデータバッファ３から空き領域の確認を受け、ステップ２０３でマスタ１からライトデータバッファ３へデータの転送を開始し、その後、ステップ２０４で、ライトデータバッファ３へデータの転送を完了する。
【００３３】
マスタ１は、ステップ２０５で、共有メモリ２０からのデータの読み出し要求をマスタＩ／Ｆ２に出す。
【００３４】
マスタＩ／Ｆ２は、ステップ２０６で、書き込み転送のコマンドをコマンドＦＩＦＯ１８に発行し、これに対してコマンドＦＩＦＯ１８はステップ２０７で受付応答をマスタＩ／Ｆ２に行う。
【００３５】
共有メモリＩ／Ｆ１９は、ステップ２０８で、コマンドＦＩＦＯ１８から先入れ先出しでコマンドを取り出す。この場合、マスタＩ／Ｆ２から発行された上記書き込み転送のコマンドを取り出し、ステップ２１０で共有メモリ２０に対してデータの書き込みアクセスを開始し、ステップ２１１でライトデータバッファ３からデータが共有メモリ２０に転送される。
【００３６】
この間、マスタＩ／Ｆ２はステップ２０９で、コマンドＦＩＦＯ１８にデータの読み出し転送のコマンドを発行し、これに対してコマンドＦＩＦＯ１８はステップ２１２にて受付応答をマスタＩ／Ｆ２に行う。
【００３７】
その後、ステップ２１３で、ライトデータバッファ３からのデータの共有メモリ２０への書き込みが完了する。
【００３８】
共有メモリＩ／Ｆ１９は、ステップ２１４で、コマンドＦＩＦＯ１８から先入れ先出しでコマンドを取り出す。この場合、マスタＩ／Ｆ２から発行された上記読み出し転送のコマンドを取り出し、ステップ２１５で共有メモリ２０に対してデータの読み出しアクセスを開始し、ステップ２１６で共有メモリ２０からデータが読み出されてリードデータバッファ４に書き込まれる。
【００３９】
その後、ステップ２１７でリードデータバッファ４から上記読み出しデータがマスタ１に転送開始され、ステップ２１８で共有メモリ２０からリードデータバッファ４へのデータの読み出しアクセスが完了され、ステップ２２０でリードデータバッファ４からマスタ１への読み出しデータの転送が完了される。その間、共有メモリＩ／Ｆ１９はステップ２１９で、コマンドＦＩＦＯ１８から先入れ先出しで別のコマンドを取り出す。
【００４０】
マスタ５、９、１３の共有メモリ２０に対するデータ転送動作についてもマスタ１と同様である。
【００４１】
本実施の形態によれば、マスタ１、５、９、１３の共有メモリ２０に対するデータの書き込み／読み出しコマンド等を先入れ先出しでコマンドＦＩＦＯ１８に格納し、格納したコマンドを共有メモリＩ／Ｆ１９により先入れ先出しで読み出して、共有メモリ２０に対するデータの書き込み、読み出しを実行するため、マスタ１、５、９、１３のデータの転送が非同期であってもそれらのコマンドが衝突することなく順番に共有メモリＩ／Ｆ１９で読み出して実行することができる。このように、データ転送制御回路としてコマンドＦＩＦＯ１８を用いることで、データ転送制御回路の回路構成を簡単にして回路規模を小さくすることができる。
【００４２】
また、複数個の書き込み要求、読み出し要求などのアクセス信号が非同期でアクセスする場合でも、コマンドは発行順でコマンドＦＩＦＯ１８に格納され、発行順で取り出されて実行されるため、共有メモリ２０のアクセス手段を変更することなくデータ転送を円滑に行うことができる。
【００４３】
図３は、本発明の第２の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図である。図１と同一部分には同一符号を付して説明する。図３の共有メモリデータ転送装置は、複数のマスタＩ／Ｆ２、６、１０、１４からのコマンドが調停装置２１を介してコマンドＦＩＦＯ１８に格納される。
【００４４】
調停装置２１は、読み出し転送のコマンドを受け取ったとき、コマンドＦＩＦＯに格納されている書き込み転送のコマンドのアドレスを見て、読み出そうとしているアドレスが他のマスタが書き込み転送でアクセスしていないアドレスの場合、書き込み転送のコマンドの前に割り込ませて順序を換えた後、コマンドＦＩＦＯ１８に格納する。従って、共有メモリＩ／Ｆ１９は読み出し転送のコマンドを書き込み転送のコマンドよりも先に取り出して実行するため、共有メモリ２０からのデータの読み出し応答を早くすることができる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、複数のマスタが一つの共有メモリにアクセスしてデータ転送を行うに際し、各マスタのコマンドを先入れ先出しでＦＩＦＯに格納した後、ＦＩＦＯからコマンドを先入れ先出しで取り出して共有メモリに対するデータ転送を実行することで、複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路（ＦＩＦＯ）により行うことができる。また、複数個の書き込み要求、読み出し要求などのアクセス信号が非同期でアクセスする場合でも、コマンドは発行順で制御回路（ＦＩＦＯ）に格納され、発行順で取り出されて実行されるため、共有メモリのアクセス手段を変更することなくデータ転送を円滑に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図。
【図２】図１に示した共有メモリデータ転送装置のデータ転送動作を説明するシーケンス図。
【図３】本発明の第２の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図。
【符号の説明】
１、５、９、１３ マスタ（バスマスタ）
２、６、１０、１４ マスタインターフェース（マスタＩ／Ｆ）
３、７、１１、１５ ライトデータバッファ
４、８、１２、１６ リードデータバッファ
１７ データバス
１８ コマンドＦＩＦＯ
１９ 共有メモリインターフェース（共有メモリＩ／Ｆ）
２０ 共有メモリ
２１ 調停装置
【発明の属する技術分野】
本発明は、複数のマスタが一つの共有メモリにアクセスしてデータ転送を行う共有メモリデータ転送装置に関する。
【０００２】
【従来の技術】
近年、プロセッサ、ＤＳＰ、ＤＭＡ等の複数のバスマスタと、メモリ、周辺Ｉ／Ｏデバイス等のバススレーブとが複数のバスで接続されるシステムＬＳＩでは、効率的に処理が可能であることが重要となっている。そのためには、バススレーブを共有し、小面積、低消費電力で、効率的なアクセス制御を実現することが重要である。
【０００３】
従来のマルチバスマスタから共有リソースへのアクセス制御技術は、例えば、特許文献１に記載された「データ転送方式及びデータ転送装置」が存在し、各バスマスタに対応するデータバッファとデータ転送制御回路を設け、データ転送制御回路により共有メモリへのアクセスまたは他のデータバッファにアクセスすることで高速にデータ転送を可能とするものである。
【０００４】
【特許文献１】
特開平７−９３２７４号公報
【０００５】
【発明が解決しようとする課題】
上記従来技術では、データ転送制御回路がアドレスバッファや多くの制御回路を必要とした複雑な回路であるため、回路規模が大きくなるという問題があった。
【０００６】
本発明は、上記問題を解決するためになされたもので、複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路で行うことができる共有メモリデータ転送装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
前記の上記目的を達成するために、請求項１の発明に係る共有メモリデータ転送装置は、複数のマスタ（マスタ１、５、９、１３）が一つの共有メモリ（共有メモリ２０）にアクセスしてデータ転送を行う共有メモリデータ転送装置において、各マスタにそれぞれ接続される複数のマスタインターフェース（マスタＩ／Ｆ２、６、１０、１４）と、各マスタインターフェースに接続され、前記マスタから前記共有メモリに書き込まれるデータを保持する書き込みバッファ（ライトデータバッファ３、７、１１、１５）と、各マスタインターフェースに接続され、前記共有メモリから前記マスタに読み出されるデータを保持する読み出しバッファ（リードデータバッファ４、８、１２、１６）と、各マスタインターフェースと前記共有メモリとの間に設けられ、前記共有メモリに対する各マスタからのコマンドを先入れ先出しで格納するＦＩＦＯ（コマンドＦＩＦＯ１８）と、前記ＦＩＦＯから取り出したコマンドに従って、前記書き込みバッファから前記共有メモリへのデータ転送、または前記共有メモリから前記読み出しバッファへのデータ転送を制御する共有メモリインタフェース（共有メモリＩ／Ｆ１９）とを備える。
【０００８】
上記構成によれば、各マスタのコマンドを先入れ先出しでＦＩＦＯに格納した後、ＦＩＦＯからコマンドを先入れ先出しで取り出して共有メモリに対するデータ転送を実行することで、複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路（ＦＩＦＯ）により行うことができる。
【０００９】
請求項２の発明に係る共有メモリデータ転送装置は、請求項１記載の共有メモリアクセス装置において、同時に発行された複数のコマンドを所定の順序で前記ＦＩＦＯに格納する調停装置を備える。
【００１０】
請求項３の発明に係る共有メモリデータ転送装置は、請求項１または２記載の共有メモリアクセス装置において、コマンドの内容を参照して前記ＦＩＦＯに格納するコマンドの順序を並び替える調停装置を備える。
【００１１】
上記構成によれば、調停装置により各マスタからのコマンドの順序を並び替えてＦＩＦＯに格納することができるため、共有メモリからのデータ読み出しを効率良く行うことができる。
【００１２】
請求項４の発明に係る共有メモリデータ転送装置は、請求項１から３のいずれか一項記載の共有メモリデータ転送装置において、前記ＦＩＦＯに格納するコマンドを前記共有メモリのアクセス単位で発行する。
【００１３】
請求項５の発明に係る共有メモリデータ転送装置は、請求項１から４のいずれか一項記載の共有メモリデータ転送装置において、前記共有メモリのアクセスを固定のバースト長にする。
【００１４】
上記構成によれば、ＦＩＦＯに格納されるコマンドの発行や共有メモリへのアクセスを制御することで、共有メモリインターフェースでの転送制御を効率良く行うことができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
図１は、本発明の第１の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図である。図１において、データ転送装置は、プロセッサ、ＤＳＰ、ＤＭＡ等のバスマスタ（以下、マスタと記す）１、マスタ５、マスタ９、マスタ１３が共有メモリ２０にアクセスしてデータの書き込み、読み出しを行う。
【００１６】
マスタ１はマスタインターフェース（Ｉ／Ｆ）２を介してライトデータバッファ３およびリードデータバッファ４に接続され、マスタ５はマスタインターフェース（Ｉ／Ｆ）６を介してライトデータバッファ７およびリードデータバッファ８に接続され、マスタ９はマスタインターフェース（Ｉ／Ｆ）１０を介してライトデータバッファ１１およびリードデータバッファ１２に接続され、マスタ１３はマスタインターフェース（Ｉ／Ｆ）１４を介してライトデータバッファ１５およびリードデータバッファ１６に接続される。
【００１７】
また、コマンドＦＩＦＯ１８、共有メモリインターフェース（共有メモリＩ／Ｆ）１９、ライトデータバッファ３、７、１１、１５およびリードデータバッファ４、８、１２、１６が、データバス１７を介して相互に接続され、共有メモリインターフェース１９は共有メモリ２０に接続される。コマンドＦＩＦＯ１８は、制御線を介してマスタインターフェース（マスタＩ／Ｆ）２、６、１０、１４および共有メモリＩ／Ｆ１９に接続される。
【００１８】
ここで、共有メモリ２０のバス幅を１６ビットとし、共有メモリＩ／Ｆ１９の制御回路を簡略化するため、共有メモリ２０は８バースト固定アクセスとする。また、マスタ１、５、９、１３はＡＲＭ社のＡＭＢＡ ＡＨＢプロトコルに従って動作するものとする。
【００１９】
転送サイズは８、１６、３２ビットまでサポートし、バーストの種類は単独転送、不定長インクリメンタルバースト、４、８、１６ビートインクリメンタルバースト転送および４、８、１６ビートラップバースト転送をサポートする。
【００２０】
各マスタＩ／Ｆに接続されるライトデータバッファは、３２ビットの１６ビートラップ転送をサポートするため６４バイトの容量とする。各マスタＩ／Ｆに接続されるリードデータバッファは、３２ビットの１６ビートラップ転送をサポートするために６４バイトの容量とする。コマンドＦＩＦＯ１８は、マスタの数分（図示例では５個）のコマンドが蓄えることができる容量とする。コマンドＦＩＦＯ１８に格納するコマンドは、バーストの開始アドレス、書き込み転送か読み出し転送か、ラップバーストかインクリメンタルバーストか、転送サイズ、ビート回数、マスタＩＤから成るものとする。
【００２１】
次に上記構成の共有メモリアクセス装置の動作について説明する。上記構成において、マスタＩ／Ｆ２はデータバス１７のプロトコルに従ってマスタ１からの要求を判断しながら応答する。マスタ１が要求を出したとき、要求内容をコマンドとしてコマンドＦＩＦＯ１８に渡す。マスタ１が共有メモリ２０に対し書き込み転送を行う場合、マスタＩ／Ｆ２はライトデータバッファ３が空いている場合に転送を開始する。読み出し転送の場合は、共有メモリ２０からの読み出しデータをリードデータバッファ４から読み出す。ライトデータバッファ３はマスタＩ／Ｆ２がデータを書き込んだ後、共有メモリＩ／Ｆ１９がデータを読み出すまで書き込み不可とする。リードデータバッファ４はマスタＩ／Ｆ２からのリードデータを蓄える。リードデータバッファ４にデータを蓄えることで転送サイズが転送毎に異なっても、ウエイト要求にも、ラップ転送にも対応することができる。コマンドＦＩＦＯ１８は各マスタＩ／Ｆからのコマンドを順次保持する。また、蓄えられたコマンドを順次共有メモリＩ／Ｆ１９に渡していく。さらに、同時に発行された複数のコマンドを調停する調停装置（図３参照）を付加することが可能である。共有メモリＩ／Ｆ１９はマスタＩ／Ｆ２が出力するコマンドを共有メモリ２０のプロトコルに変換し、共有メモリ２０の転送単位毎にコマンドＦＩＦＯ１８からコマンドを取り出していく。他のマスタの系列もマスタ１の系列と同様である。
【００２２】
マスタ１が共有メモリ２０にインクリメンタルバーストでデータの書き込みを行う場合、データをマスタＩ／Ｆ２を介してライトデータバッファ３の空き領域に書き込んでいく。８バイト以上のデータ転送を行う場合、８バイトの書き込みを行う毎にマスタＩ／Ｆ２からコマンドをコマンドＦＩＦＯ１８に送る。
【００２３】
ライトデータバッファ３またはコマンドＦＩＦＯ１８に書き込める領域がない場合、マスタＩ／Ｆ２からマスタ１にウエイト信号を返して転送を中断する。即ち、インクリメンタルバーストで書き込みを行う場合、マスタ１が持つライトデータバッファ３に１６バイト以上の空き領域とコマンドＦＩＦＯ１８に空きがあれば他のマスタの転送状況に拘らず、マスタ１は共有メモリ２０に対するデータの転送を行うことができる。
【００２４】
共有メモリＩ／Ｆ１９は共有メモリ２０へのバースト毎にコマンドＦＩＦＯ１８から先入れ先出しでコマンドを取り出す。このコマンドにあるスタートアドレスからの８バースト転送が１個のコマンドで行う転送に相当する。８バースト転送を行う際、共有メモリＩ／Ｆ１９は該当するデータをライトデータバッファ３から取り出し、共有メモリ２０に転送する。しかし、共有メモリＩ／Ｆ１９は１個のコマンドが１６バイトに満たないとき、マスク信号を共有メモリ２０に出力することで所望のデータ量の転送を行う。
【００２５】
マスタ１が共有メモリ２０にラップバーストで書き込みを行う場合、マスタＩ／Ｆ２はライトデータバッファ３に転送サイズ分の空き領域がある場合に書き込み許可を行い、コマンドは転送サイズに拘らず１回の転送で１回のコマンドがコマンドＦＩＦＯ１８に送られる。
【００２６】
ライトデータバッファ３へのデータの書き込みはラップバースト転送のアドレスに対応した形でライトデータバッファ３に格納する。即ち、転送サイズ３２ビットでアドレス４４、４８、４Ｃ、４０のようにラップバースト転送を行う場合、データはライトデータバッファ３の４、８、Ｃ、０の各アドレスに書き込まれる。
【００２７】
共有メモリＩ／Ｆ１９はコマンドＦＩＦＯ１８から先入れ先出しでラップバースト転送のコマンドを受け取ったとき、バーストの開始アドレスをラップの境界にする。上記のような転送の場合、バーストの開始アドレスは４０となる。ライトデータバッファ３からの書き込みデータの読み出しは、ライトデータバッファ３のアドレス０から読み出していく。
【００２８】
マスタ１が共有メモリ２０からインクリメンタルバーストでデータの読み出しを行う場合、マスタＩ／Ｆ２は８バイト単位でコマンドをコマンドＦＩＦＯ１８に送る。
【００２９】
共有メモリＩ／Ｆ１９がコマンドＦＩＦＯ１８からリードのコマンドを受け取り、共有メモリ２０からデータを読み出したとき、読み出しデータをリードデータバッファ４に格納する。マスタＩ／Ｆ２はリードデータバッファ４にデータが格納された後、そのデータを読み出してマスタ１に転送する。
【００３０】
マスタ１が共有メモリ２０からラップバーストでデータの読み出しを行う場合、マスタＩ／Ｆ２はコマンドを転送サイズに拘らず１回の転送で１回のコマンドをコマンドＦＩＦＯ１８に送る。
【００３１】
共有メモリＩ／Ｆ１９はコマンドＦＩＦＯ１８からラップバースト転送のコマンドを受け取ったとき、バーストの開始アドレスをラップの境界にする。共有メモリＩ／Ｆ１９はインクリメンタルバースト転送と同様に共有メモリ２０から読み出したデータをリードデータバッファ４に書き込む。マスタＩ／Ｆ２はラップ転送のアドレスに対応したリードデータバッファ４のアドレスからデータを読み出してマスタ１に転送する。
【００３２】
図２はデータ転送動作を説明するシーケンス図である。マスタ１はステップ２０１で、共有メモリ２０へのデータの書き込み要求をマスタＩ／Ｆ２に出すと、マスタＩ／Ｆ２はステップ２０２で、ライトデータバッファ３から空き領域の確認を受け、ステップ２０３でマスタ１からライトデータバッファ３へデータの転送を開始し、その後、ステップ２０４で、ライトデータバッファ３へデータの転送を完了する。
【００３３】
マスタ１は、ステップ２０５で、共有メモリ２０からのデータの読み出し要求をマスタＩ／Ｆ２に出す。
【００３４】
マスタＩ／Ｆ２は、ステップ２０６で、書き込み転送のコマンドをコマンドＦＩＦＯ１８に発行し、これに対してコマンドＦＩＦＯ１８はステップ２０７で受付応答をマスタＩ／Ｆ２に行う。
【００３５】
共有メモリＩ／Ｆ１９は、ステップ２０８で、コマンドＦＩＦＯ１８から先入れ先出しでコマンドを取り出す。この場合、マスタＩ／Ｆ２から発行された上記書き込み転送のコマンドを取り出し、ステップ２１０で共有メモリ２０に対してデータの書き込みアクセスを開始し、ステップ２１１でライトデータバッファ３からデータが共有メモリ２０に転送される。
【００３６】
この間、マスタＩ／Ｆ２はステップ２０９で、コマンドＦＩＦＯ１８にデータの読み出し転送のコマンドを発行し、これに対してコマンドＦＩＦＯ１８はステップ２１２にて受付応答をマスタＩ／Ｆ２に行う。
【００３７】
その後、ステップ２１３で、ライトデータバッファ３からのデータの共有メモリ２０への書き込みが完了する。
【００３８】
共有メモリＩ／Ｆ１９は、ステップ２１４で、コマンドＦＩＦＯ１８から先入れ先出しでコマンドを取り出す。この場合、マスタＩ／Ｆ２から発行された上記読み出し転送のコマンドを取り出し、ステップ２１５で共有メモリ２０に対してデータの読み出しアクセスを開始し、ステップ２１６で共有メモリ２０からデータが読み出されてリードデータバッファ４に書き込まれる。
【００３９】
その後、ステップ２１７でリードデータバッファ４から上記読み出しデータがマスタ１に転送開始され、ステップ２１８で共有メモリ２０からリードデータバッファ４へのデータの読み出しアクセスが完了され、ステップ２２０でリードデータバッファ４からマスタ１への読み出しデータの転送が完了される。その間、共有メモリＩ／Ｆ１９はステップ２１９で、コマンドＦＩＦＯ１８から先入れ先出しで別のコマンドを取り出す。
【００４０】
マスタ５、９、１３の共有メモリ２０に対するデータ転送動作についてもマスタ１と同様である。
【００４１】
本実施の形態によれば、マスタ１、５、９、１３の共有メモリ２０に対するデータの書き込み／読み出しコマンド等を先入れ先出しでコマンドＦＩＦＯ１８に格納し、格納したコマンドを共有メモリＩ／Ｆ１９により先入れ先出しで読み出して、共有メモリ２０に対するデータの書き込み、読み出しを実行するため、マスタ１、５、９、１３のデータの転送が非同期であってもそれらのコマンドが衝突することなく順番に共有メモリＩ／Ｆ１９で読み出して実行することができる。このように、データ転送制御回路としてコマンドＦＩＦＯ１８を用いることで、データ転送制御回路の回路構成を簡単にして回路規模を小さくすることができる。
【００４２】
また、複数個の書き込み要求、読み出し要求などのアクセス信号が非同期でアクセスする場合でも、コマンドは発行順でコマンドＦＩＦＯ１８に格納され、発行順で取り出されて実行されるため、共有メモリ２０のアクセス手段を変更することなくデータ転送を円滑に行うことができる。
【００４３】
図３は、本発明の第２の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図である。図１と同一部分には同一符号を付して説明する。図３の共有メモリデータ転送装置は、複数のマスタＩ／Ｆ２、６、１０、１４からのコマンドが調停装置２１を介してコマンドＦＩＦＯ１８に格納される。
【００４４】
調停装置２１は、読み出し転送のコマンドを受け取ったとき、コマンドＦＩＦＯに格納されている書き込み転送のコマンドのアドレスを見て、読み出そうとしているアドレスが他のマスタが書き込み転送でアクセスしていないアドレスの場合、書き込み転送のコマンドの前に割り込ませて順序を換えた後、コマンドＦＩＦＯ１８に格納する。従って、共有メモリＩ／Ｆ１９は読み出し転送のコマンドを書き込み転送のコマンドよりも先に取り出して実行するため、共有メモリ２０からのデータの読み出し応答を早くすることができる。
【００４５】
【発明の効果】
以上説明したように、本発明によれば、複数のマスタが一つの共有メモリにアクセスしてデータ転送を行うに際し、各マスタのコマンドを先入れ先出しでＦＩＦＯに格納した後、ＦＩＦＯからコマンドを先入れ先出しで取り出して共有メモリに対するデータ転送を実行することで、複数のバスマスタと共有メモリ間のデータ転送を回路規模が小さく簡単な制御回路（ＦＩＦＯ）により行うことができる。また、複数個の書き込み要求、読み出し要求などのアクセス信号が非同期でアクセスする場合でも、コマンドは発行順で制御回路（ＦＩＦＯ）に格納され、発行順で取り出されて実行されるため、共有メモリのアクセス手段を変更することなくデータ転送を円滑に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図。
【図２】図１に示した共有メモリデータ転送装置のデータ転送動作を説明するシーケンス図。
【図３】本発明の第２の実施の形態に係る共有メモリデータ転送装置の構成を示すブロック図。
【符号の説明】
１、５、９、１３ マスタ（バスマスタ）
２、６、１０、１４ マスタインターフェース（マスタＩ／Ｆ）
３、７、１１、１５ ライトデータバッファ
４、８、１２、１６ リードデータバッファ
１７ データバス
１８ コマンドＦＩＦＯ
１９ 共有メモリインターフェース（共有メモリＩ／Ｆ）
２０ 共有メモリ
２１ 調停装置
Claims (5)
- 複数のマスタが一つの共有メモリにアクセスしてデータ転送を行う共有メモリデータ転送装置において、
各マスタにそれぞれ接続される複数のマスタインターフェースと、
各マスタインターフェースに接続され、前記マスタから前記共有メモリに書き込まれるデータを保持する書き込みバッファと、
各マスタインターフェースに接続され、前記共有メモリから前記マスタに読み出されるデータを保持する読み出しバッファと、
各マスタインターフェースと前記共有メモリとの間に設けられ、前記共有メモリに対する各マスタからのコマンドを先入れ先出しで格納するＦＩＦＯと、
前記ＦＩＦＯから取り出したコマンドに従って、前記書き込みバッファから前記共有メモリへのデータ転送、または前記共有メモリから前記読み出しバッファへのデータ転送を制御する共有メモリインタフェースとを備える共有メモリアクセス装置。 - 同時に発行された複数のコマンドを所定の順序で前記ＦＩＦＯに格納する調停装置を備える請求項１記載の共有メモリアクセス装置。
- コマンドの内容を参照して前記ＦＩＦＯに格納するコマンドの順序を並び替える調停装置を備える請求項１または２記載の共有メモリアクセス装置。
- 前記ＦＩＦＯに格納するコマンドを前記共有メモリのアクセス単位で発行する請求項１から３のいずれか一項記載の共有メモリデータ転送装置。
- 前記共有メモリのアクセスを固定のバースト長にする請求項１から４のいずれか一項記載の共有メモリデータ転送装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335332A JP2004171209A (ja) | 2002-11-19 | 2002-11-19 | 共有メモリデータ転送装置 |
| US10/692,716 US20040107265A1 (en) | 2002-11-19 | 2003-10-27 | Shared memory data transfer apparatus |
| KR1020030081949A KR20040044366A (ko) | 2002-11-19 | 2003-11-19 | 공유 메모리 데이터 전송장치 |
| CNA200310116314XA CN1510589A (zh) | 2002-11-19 | 2003-11-19 | 共享存储器数据传送设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002335332A JP2004171209A (ja) | 2002-11-19 | 2002-11-19 | 共有メモリデータ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004171209A true JP2004171209A (ja) | 2004-06-17 |
Family
ID=32375729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002335332A Withdrawn JP2004171209A (ja) | 2002-11-19 | 2002-11-19 | 共有メモリデータ転送装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20040107265A1 (ja) |
| JP (1) | JP2004171209A (ja) |
| KR (1) | KR20040044366A (ja) |
| CN (1) | CN1510589A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002304368A (ja) * | 2001-04-05 | 2002-10-18 | Olympus Optical Co Ltd | データ処理装置及びその装置におけるアクセス調停方法 |
| WO2006030650A1 (ja) * | 2004-09-16 | 2006-03-23 | Nec Corporation | 複数の処理ユニットでリソースを共有する情報処理装置 |
| JP2007193454A (ja) * | 2006-01-17 | 2007-08-02 | Ricoh Co Ltd | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム |
| JP2007199816A (ja) * | 2006-01-24 | 2007-08-09 | Megachips Lsi Solutions Inc | バンクコントローラ、情報処理装置、撮像装置、および制御方法 |
| JP2010009557A (ja) * | 2008-06-30 | 2010-01-14 | Canon Inc | メモリコントローラ |
| JP2010244408A (ja) * | 2009-04-08 | 2010-10-28 | Fujitsu Semiconductor Ltd | メモリコントローラおよびメモリインターフェース方法 |
| JP2010277216A (ja) * | 2009-05-27 | 2010-12-09 | Fujitsu Semiconductor Ltd | メモリコントローラ、システムおよび半導体メモリのアクセス制御方法 |
| KR101116613B1 (ko) * | 2006-12-29 | 2012-03-07 | 삼성전자주식회사 | 메모리 액세스 제어 장치 및 방법 |
| US9703731B2 (en) | 2014-07-04 | 2017-07-11 | Socionext Inc. | Data transfer apparatus and data transfer method |
| JP2019114015A (ja) * | 2017-12-22 | 2019-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置、及びバスジェネレータ |
| US11126560B2 (en) | 2019-12-03 | 2021-09-21 | Syntronix Corporation | System-on-chip module for avoiding redundant memory access |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101089324B1 (ko) * | 2004-02-20 | 2011-12-02 | 삼성전자주식회사 | 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템 |
| CN100463393C (zh) * | 2004-08-20 | 2009-02-18 | 中兴通讯股份有限公司 | 一种异构系统之间数据安全共享的装置及方法 |
| JP2006309276A (ja) * | 2005-04-26 | 2006-11-09 | Matsushita Electric Ind Co Ltd | デバッグ機構およびデバッグレジスタ |
| JP2007241612A (ja) * | 2006-03-08 | 2007-09-20 | Matsushita Electric Ind Co Ltd | マルチマスタシステム |
| CN100489814C (zh) * | 2007-08-01 | 2009-05-20 | 杭州华三通信技术有限公司 | 一种共享缓存系统及实现方法 |
| US8255913B2 (en) * | 2008-02-01 | 2012-08-28 | International Business Machines Corporation | Notification to task of completion of GSM operations by initiator node |
| US7966454B2 (en) * | 2008-02-01 | 2011-06-21 | International Business Machines Corporation | Issuing global shared memory operations via direct cache injection to a host fabric interface |
| US8275947B2 (en) * | 2008-02-01 | 2012-09-25 | International Business Machines Corporation | Mechanism to prevent illegal access to task address space by unauthorized tasks |
| US8200910B2 (en) * | 2008-02-01 | 2012-06-12 | International Business Machines Corporation | Generating and issuing global shared memory operations via a send FIFO |
| US8146094B2 (en) * | 2008-02-01 | 2012-03-27 | International Business Machines Corporation | Guaranteeing delivery of multi-packet GSM messages |
| US8214604B2 (en) * | 2008-02-01 | 2012-07-03 | International Business Machines Corporation | Mechanisms to order global shared memory operations |
| US8484307B2 (en) * | 2008-02-01 | 2013-07-09 | International Business Machines Corporation | Host fabric interface (HFI) to perform global shared memory (GSM) operations |
| US8239879B2 (en) * | 2008-02-01 | 2012-08-07 | International Business Machines Corporation | Notification by task of completion of GSM operations at target node |
| US8407728B2 (en) * | 2008-06-02 | 2013-03-26 | Microsoft Corporation | Data flow network |
| US8880811B2 (en) * | 2011-06-27 | 2014-11-04 | Intel Mobile Communications GmbH | Data processing device and data processing arrangement for accelerating buffer synchronization |
| DE102012009494B4 (de) * | 2012-05-14 | 2017-04-13 | Balluff Gmbh | Steuereinrichtung zum Steuern eines Sicherheitsgerätes |
| DE102012014682B4 (de) | 2012-05-29 | 2017-02-09 | Balluff Gmbh | Feldbussystem |
| DE102012014681B4 (de) | 2012-05-29 | 2017-01-26 | Balluff Gmbh | Verwendung eines lO-Links zur Anbindung eines Netzgerätes |
| CN107357756A (zh) * | 2012-12-21 | 2017-11-17 | 高云 | 多设备在主模式下进行iic通信的系统 |
| CN103353856A (zh) * | 2013-07-02 | 2013-10-16 | 华为技术有限公司 | 硬盘及硬盘的数据转发和获取方法 |
| US10198185B2 (en) | 2014-12-31 | 2019-02-05 | Samsung Electronics Co., Ltd. | Computing system with processing and method of operation thereof |
| CN106776390A (zh) * | 2016-12-06 | 2017-05-31 | 中国电子科技集团公司第三十二研究所 | 多设备访问存储器的实现方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04367963A (ja) * | 1991-06-15 | 1992-12-21 | Hitachi Ltd | 共有記憶通信方法 |
| US6438586B1 (en) * | 1996-09-30 | 2002-08-20 | Emc Corporation | File transfer utility which employs an intermediate data storage system |
| US6018763A (en) * | 1997-05-28 | 2000-01-25 | 3Com Corporation | High performance shared memory for a bridge router supporting cache coherency |
| JP3454094B2 (ja) * | 1997-07-22 | 2003-10-06 | 日本電気株式会社 | 共有メモリ制御装置および共有メモリ制御方法 |
| JPH11120156A (ja) * | 1997-10-17 | 1999-04-30 | Nec Corp | マルチプロセッサシステムにおけるデータ通信方式 |
| US6088771A (en) * | 1997-10-24 | 2000-07-11 | Digital Equipment Corporation | Mechanism for reducing latency of memory barrier operations on a multiprocessor system |
| US6055605A (en) * | 1997-10-24 | 2000-04-25 | Compaq Computer Corporation | Technique for reducing latency of inter-reference ordering using commit signals in a multiprocessor system having shared caches |
| US6108737A (en) * | 1997-10-24 | 2000-08-22 | Compaq Computer Corporation | Method and apparatus for reducing latency of inter-reference ordering in a multiprocessor system |
| US6122714A (en) * | 1997-10-24 | 2000-09-19 | Compaq Computer Corp. | Order supporting mechanisms for use in a switch-based multi-processor system |
| GB2331379A (en) * | 1997-11-13 | 1999-05-19 | Advanced Telecommunications Mo | Controlling access to a shared memory by dual mapping |
| JP4179677B2 (ja) * | 1998-09-04 | 2008-11-12 | 株式会社ルネサステクノロジ | マルチプロセッサ装置 |
| US6651134B1 (en) * | 2000-02-14 | 2003-11-18 | Cypress Semiconductor Corp. | Memory device with fixed length non interruptible burst |
| JP2002163239A (ja) * | 2000-11-22 | 2002-06-07 | Toshiba Corp | マルチプロセッサシステムおよびその制御方法 |
| JP4394298B2 (ja) * | 2001-02-20 | 2010-01-06 | 日本電気株式会社 | マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム |
| US20020174258A1 (en) * | 2001-05-18 | 2002-11-21 | Dale Michele Zampetti | System and method for providing non-blocking shared structures |
| US6874014B2 (en) * | 2001-05-29 | 2005-03-29 | Hewlett-Packard Development Company, L.P. | Chip multiprocessor with multiple operating systems |
-
2002
- 2002-11-19 JP JP2002335332A patent/JP2004171209A/ja not_active Withdrawn
-
2003
- 2003-10-27 US US10/692,716 patent/US20040107265A1/en not_active Abandoned
- 2003-11-19 CN CNA200310116314XA patent/CN1510589A/zh active Pending
- 2003-11-19 KR KR1020030081949A patent/KR20040044366A/ko not_active Application Discontinuation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002304368A (ja) * | 2001-04-05 | 2002-10-18 | Olympus Optical Co Ltd | データ処理装置及びその装置におけるアクセス調停方法 |
| JP4633290B2 (ja) * | 2001-04-05 | 2011-02-16 | オリンパス株式会社 | データ処理装置及びその装置におけるアクセス調停方法 |
| US7650453B2 (en) | 2004-09-16 | 2010-01-19 | Nec Corporation | Information processing apparatus having multiple processing units sharing multiple resources |
| JPWO2006030650A1 (ja) * | 2004-09-16 | 2008-05-15 | 日本電気株式会社 | 複数の処理ユニットでリソースを共有する情報処理装置 |
| WO2006030650A1 (ja) * | 2004-09-16 | 2006-03-23 | Nec Corporation | 複数の処理ユニットでリソースを共有する情報処理装置 |
| JP4737438B2 (ja) * | 2004-09-16 | 2011-08-03 | 日本電気株式会社 | 複数の処理ユニットでリソースを共有する情報処理装置 |
| JP2007193454A (ja) * | 2006-01-17 | 2007-08-02 | Ricoh Co Ltd | 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム |
| JP2007199816A (ja) * | 2006-01-24 | 2007-08-09 | Megachips Lsi Solutions Inc | バンクコントローラ、情報処理装置、撮像装置、および制御方法 |
| KR101116613B1 (ko) * | 2006-12-29 | 2012-03-07 | 삼성전자주식회사 | 메모리 액세스 제어 장치 및 방법 |
| JP2010009557A (ja) * | 2008-06-30 | 2010-01-14 | Canon Inc | メモリコントローラ |
| JP2010244408A (ja) * | 2009-04-08 | 2010-10-28 | Fujitsu Semiconductor Ltd | メモリコントローラおよびメモリインターフェース方法 |
| JP2010277216A (ja) * | 2009-05-27 | 2010-12-09 | Fujitsu Semiconductor Ltd | メモリコントローラ、システムおよび半導体メモリのアクセス制御方法 |
| US9703731B2 (en) | 2014-07-04 | 2017-07-11 | Socionext Inc. | Data transfer apparatus and data transfer method |
| JP2019114015A (ja) * | 2017-12-22 | 2019-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置、及びバスジェネレータ |
| US11126560B2 (en) | 2019-12-03 | 2021-09-21 | Syntronix Corporation | System-on-chip module for avoiding redundant memory access |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1510589A (zh) | 2004-07-07 |
| US20040107265A1 (en) | 2004-06-03 |
| KR20040044366A (ko) | 2004-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004171209A (ja) | 共有メモリデータ転送装置 | |
| JP3514477B2 (ja) | 入力／出力装置及びデータ転送方法 | |
| US6892266B2 (en) | Multicore DSP device having coupled subsystem memory buses for global DMA access | |
| JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
| JP2006113689A (ja) | バスブリッジ装置およびデータ転送方法 | |
| JP3803196B2 (ja) | 情報処理装置、情報処理方法および記録媒体 | |
| JP2591502B2 (ja) | 情報処理システムおよびそのバス調停方式 | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| JP2005267148A (ja) | メモリ制御装置 | |
| JP2002149591A (ja) | プロセッサ・ローカル・バス・システムでのバス最適化の方法および装置 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JP2006285872A (ja) | マルチｃｐｕシステム | |
| JPH0553902A (ja) | メモリ制御回路 | |
| JPH1185673A (ja) | 共有バスの制御方法とその装置 | |
| JP2000215154A (ja) | Ｄｍａコントロ―ラ | |
| JP4249741B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
| JPH11110342A (ja) | バス接続方法及び装置 | |
| JP2003085125A (ja) | メモリ制御器及びメモリ制御方法 | |
| JP2006031227A (ja) | Ｄｍａ転送を用いたコンピュータシステム | |
| JPH0351943A (ja) | 高速バスと低速バスのバスライン共用化方式 | |
| JP2806405B2 (ja) | マイクロプロセッサ | |
| JP2006195810A (ja) | メモリコントローラおよび高速データ転送方法 | |
| JPH1141595A (ja) | ビデオデコーダｌｓｉ | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH10326250A (ja) | Ｄｍａ転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060325 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080708 |