CN1510589A - 共享存储器数据传送设备 - Google Patents

共享存储器数据传送设备 Download PDF

Info

Publication number
CN1510589A
CN1510589A CNA200310116314XA CN200310116314A CN1510589A CN 1510589 A CN1510589 A CN 1510589A CN A200310116314X A CNA200310116314X A CN A200310116314XA CN 200310116314 A CN200310116314 A CN 200310116314A CN 1510589 A CN1510589 A CN 1510589A
Authority
CN
China
Prior art keywords
shared storage
data
order
equipment
fifo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200310116314XA
Other languages
English (en)
Inventor
安永宏太
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1510589A publication Critical patent/CN1510589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)
  • Memory System (AREA)
  • Communication Control (AREA)

Abstract

提供了一种共享存储器数据传送设备，它能够利用简单的小规模控制电路，在多个总线主设备与一共享存储器之间进行数据传送。为解决该问题，该共享存储器数据传送设备包括：多个主设备I/F，分别与多个主设备连接；写数据缓冲器，与主设备I/F连接，用于保留从主设备写向共享存储器的数据；读数据缓冲器，与主设备接口连接，用于保留从共享存储器读到主设备的数据；一个命令FIFO，位于主设备接口与共享存储器之间，用于以先入先出的方式存储从主设备指向共享存储器的命令；以及一个共享存储器I/F，用于根据从命令FIFO中取出的命令，对从写缓冲器到共享存储器的数据传送或者从共享存储器到读缓冲器的数据传送进行控制。

Description

共享存储器数据传送设备
                          技术领域
本发明涉及共享存储器数据传送设备，其中由多个主机访问一个共享存储器以进行数据传送。
                          背景技术
近年来，在通过多条总线使多个总线主设备如处理器、DSP和DMA与总线从设备如存储器和外围I/O器件相互连接的系统LSI中，能够高效率地进行处理是非常重要的。为了这个目的，共享总线从设备并且能够在小电路脚印图和低功耗的情况下进行高效率的访问控制是非常重要的。
对从多个总线主设备访问共享资源进行控制的相关技术的一个例子是在序列号为93274/1995的日本公开专利中所描述的“A data transfer system anddata transfer apparatus(数据传送系统和数据传送设备)”。这种方法通过提供与每个总线主设备相对应的数据缓冲器和数据传送控制电路，并且利用数据传送控制电路对共享存储器或者其它数据缓冲器进行访问，能够进行高速数据传送。
该相关技术有一个问题，即，由于数据传送控制电路是需要地址缓冲器和大量控制电路的复杂电路，因此电路规模很大。
                          发明内容
本发明已经解决了这个问题，并且，本发明旨在提供一种通过利用简单的小规模控制电路，使得能够在多个总线主设备与共享存储器之间进行数据传送的共享存储器数据传送设备。
为了实现这个目的，按照本发明第一方面的共享存储器数据传送设备是多个主设备(主设备1、5、9、13)访问一个共享存储器(共享存储器20)以便进行数据传送的共享存储器数据传送设备，该共享存储器数据传送设备包括：多个主设备接口(主设备I/F 2、6、10、14)，分别与主设备接口连接；写缓冲器(写数据缓冲器3、7、11、15)，与主设备接口连接，用于保持从主设备写向共享存储器的数据；读缓冲器(读数据缓冲器4、8、12、16)，与主设备接口连接，用于保持从共享存储器读到主设备的数据；一个FIFO(命令FIFO 18)，位于主设备接口与共享存储器之间，用于以先入先出的方式存储从主设备指向共享存储器的命令；以及一个共享存储器接口(共享存储器I/F 19)，用于根据从FIFO取出的命令，对从写缓冲器到共享存储器的数据传送或者从共享存储器到读缓冲器的数据传送进行控制。
按照这样的配置，通过以先入先出的方式将来自主设备的命令存储到FIFO中，然后再以先入先出的方式从FIFO中取出命令并且执行到共享存储器的数据传送，可以利用简单的小规模控制电路(FIFO)在多个总线主设备与共享存储器之间进行数据传送。
按照本发明第二方面的共享存储器数据传送设备是按照本发明第一方面的共享存储器访问设备，包括一个判优器(arbiter)，用于按照预定的顺序，将同时发出的多个命令存储到FIFO中。
按照本发明第三方面的共享存储器数据传送设备是按照本发明第一方面或第二方面的共享存储器访问设备，包括一个判优器，用于核对命令的内容并且对要存储到FIFO中的命令的顺序进行重新排列。
按照这样的配置，可以利用判优器对来自主设备的命令的顺序重新进行排列。这样可以高效率地从共享存储器读取数据。
按照本发明第四方面的共享存储器数据传送设备是按照本发明第一方面到第三方面中的任何一个方面的共享存储器数据传送设备，每当对共享存储器进行访问时，该共享存储器数据传送设备发出要存储到FIFO中的命令。
按照本发明第五方面的共享存储器数据传送设备是按照本发明第一方面到第四方面的任何一个方面的共享存储器数据传送设备，在对共享存储器进行访问中，该共享存储器数据传送设备使用固定的脉冲串(burst)长度。
按照这样的配置，通过对要被存储到FIFO中的命令的发出以及对共享存储器的访问进行控制，可以对共享存储器接口进行高效的数据传送控制。
                          附图说明
图1为示出了按照本发明第一实施例的共享存储器数据传送设备的配置的框图；
图2为说明了图1中所示的共享存储器数据传送设备的数据传送操作的顺序图；以及
图3为示出了按照本发明第二实施例的共享存储器数据传送设备的配置的框图。
                        具体实施方式
以下将参照附图对本发明的实施例进行描述。
图1为示出了按照本发明第一实施例的共享存储器数据传送设备的配置的框图。如图1所示，在该数据传送设备中，处理器、总线主设备(以下称为主设备)1、主设备5、主设备9和主设备13如DSP和DMP等访问共享存储器20，以便对数据进行读和写操作。
主设备1通过主设备接口(I/F)2连接到写数据缓冲器3和读数据缓冲器4。主设备5通过主设备接口(I/F)6连接到写数据缓冲器7和读数据缓冲器8。主设备9通过主设备接口(I/F)10连接到写数据缓冲器11和读数据缓冲器12。主设备13通过主设备接口(I/F)14连接到写数据缓冲器15和读数据缓冲器16。
通过数据总线17，使命令FIFO 18、共享存储器接口(共享存储器I/F)19、写数据缓冲器3、7、11、15以及读数据缓冲器4、8、12、16相互连接。共享存储器接口19与共享存储器20连接。通过控制线路将命令FIFO 18连接到主设备接口(主设备I/F)2、6、10、14和共享存储器I/F 19。
为了简化共享存储器I/F 19的控制电路，假定共享存储器20的总线宽度为16位并且对共享存储器20进行固定的8位脉冲串(burst)访问。还假定主设备1、5、9、13按照ARM公司的AMBA AHB协议操作。
支持8、16和32位的传送大小。支持包括个别传送、非限定长度增量脉冲串传送(undefined length incremental burst transfer)、4-、8-、或16-拍增量脉冲串传送(4-，8-or 16-beat incremental burst transfer)和4-、8-或16-拍包式传送(wrap transfer)等的脉冲串类型。
为了支持32位、16拍包式传送，连接到每个主设备I/F的写数据缓冲器具有64字节的容量。为了支持32位、16拍包式传送，连接到每个主设备I/F的读数据缓冲器具有64字节的容量。命令FIFO 18具有存储与主设备的数量(在所示的例子中为5)同样多数量的命令的容量。存储在命令FIFO 18中的命令包括脉冲串开始地址、写传送或读传送、包式脉冲串或增量脉冲串、传送大小、拍计数以及主设备ID等信息。
以下将对上述配置的共享存储器访问设备的操作进行描述。在以上配置中，主设备I/F 2根据数据总线17的协议对来自主设备1的请求进行判断并且做出响应。当做出请求时，主设备1将请求的细节作为命令传递给命令FIFO18。在主设备1对共享存储器20进行写传送时，如果缓冲器3是空的，则主设备I/F 2开始数据传送。在进行读传送的情况下，主设备I/F 2通过读数据缓冲器4将读数据从共享存储器20中读出。一旦主设备I/F 2已经写出了数据，则直到共享存储器I/F读取数据之前，写数据缓冲器3禁止写数据。读数据缓冲器4存储来自主设备I/F 2的读数据。通过将数据存储到读数据缓冲器4中，即使当传送之间的传送大小不同时，也可以支持等待请求和包式传送。命令FIFO 18按照顺序保留来自主设备I/F的命令并且按照顺序将存储的命令传递给共享存储器I/F 19。同时，可以添加用于对多个同时发出的命令进行判优的判优器(见图3)。共享存储器I/F 19将由主设备I/F 2输出的命令转换为符合共享存储器协议的协议命令格式，并且按照共享存储器20的每个传送单元，从命令FIFO 18中取出命令。对另外的主设备系统进行与主设备1系统相同的操作。
当利用增量脉冲串传送的方法将数据写入共享存储器20时，主设备1通过主设备I/F 2将数据写入写数据缓冲器3的空闲空间。当进行超过8个字节的数据传送时，主设备1从主设备I/F 2向命令FIFO 18发送命令。
如果在写数据缓冲器3或命令FIFO 18中没有空闲空间，则主设备I/F 2将等待信号返回给主设备1并且停止传送。即，对于以增量脉冲串传送的数据写入，无论其它主设备的传送状态如何，只要在主设备1的写数据缓冲器3中留有16字节或者更多的空闲空间并且在命令FIFO 18中留有空闲空间，主设备1就能够向共享存储器20进行数据传送。
每当向共享存储器20的脉冲串传送发生时，共享存储器I/F 19便以先入先出的方式从命令FIFO 18中取出命令。从在命令中规定的开始地址开始的8位脉冲串传送是由单个命令支持的脉冲串大小。当进行8位脉冲串传送时，共享存储器I/F 19从写数据缓冲器3中取出数据并且将该数据传送到共享存储器20。如果单个命令的长度小于16字节，则共享存储器I/F 19向共享存储器20输出一个掩模信号，以便对需要大小的数据进行传送。
当主设备1利用包式脉冲串传送的方法将数据写入共享存储器20时，如果在写数据缓冲3中留有该传送大小的空闲空间，则主设备I/F 2给出数据写入许可。无论传送的大小如何，都按照单个传送向命令FIFO 18发送命令。
根据包式脉冲串传送的地址，将数据存储到写数据缓冲器3中。如果向地址44、48、4C、40进行32位的包式脉冲串传送，则将数据写入写数据缓冲器3的每个地址4、8、C、0。
在以先入先出的方式从命令FIFO 18接收包式脉冲串传送命令时，共享存储器I/F 19将脉冲串的开始地址假定为包式传送的边界。在上述传送中，脉冲串的开始地址为40。自读数据缓冲器3的地址0开始，从写数据缓冲器3中读取写数据。
当利用增量脉冲串传送的方法进行从共享存储器20的数据读取操作时，主设备I/F 2以8字节单元向命令FIFO 18发送命令。
当共享存储器I/F 19已经接收到来自命令FIFO 18的读取命令并且已经从共享存储器20读取了数据时，共享存储器I/F 19将读取的数据存储到读数据缓冲器4中。一旦将数据存储到读数据缓冲器4中，主设备I/F 2就读取该数据并且将该数据传送到主设备1。
当主设备1利用包式脉冲串传送的方法进行从共享存储器20的数据读取操作时，不论传送的大小如何，主设备I/F 2都按照单个数据传送向命令FIFO18发送一个命令。
在以先入先出的方式从命令FIFO 18接收包式脉冲串传送命令时，共享存储器I/F 19将脉冲串的开始地址假定为包式传送的边界。与增量脉冲串传送相同，共享存储器I/F 19将从共享存储器20读取的数据写入读数据缓冲器4。主设备I/F 2从与包式传送的地址相对应的读数据缓冲器4的地址开始读取数据，并且将该数据传送到主设备1。
图2为对数据传送的操作进行说明的顺序图。在步骤201中，主设备1向主设备I/F 2向主设备I/F 2发出将数据写入共享存储器20的请求。在步骤202中，主设备I/F 2接收来自写数据缓冲器3的空闲空间确认。在步骤203中，主设备I/F 2开始进行从主设备1到写数据缓冲器3的数据传送。在步骤204中，主设备I/F 2终止向写数据缓冲器3的数据传送。
在步骤205中，主设备1向主设备I/F 2发出从共享存储器20读取数据的请求。
在步骤206中，主设备I/F 2向命令FIFO 18发出写传送命令。响应这个命令，在步骤207中，命令FIFO 18向主设备I/F 2做出接收确认。
在步骤208中，共享存储器I/F 19以先入先出的方式从命令FIFO 18中取出命令。在这个操作中，共享存储器I/F 19取出从主设备I/F 2发出的写传送命令。在步骤210中，共享存储器I/F 19开始对共享存储器20进行数据写访问。在步骤211中，将数据从写数据缓冲器3传送到共享存储器20。
同时，在步骤209中，主设备I/F 2向命令FIFO 18发出数据读取传送命令。响应这个命令，在步骤212中，命令FIFO 18向主设备I/F 2做出接收确认。
在步骤213中，将来自写数据缓冲器3的数据写入共享存储器20。
在步骤214中，共享存储器I/F 19以先入先出的方式从命令FIFO 18中取出命令。在这个操作中，共享存储器I/F 19取出从主设备I/F 2发出的读传送命令。在步骤215中，共享存储器I/F 19开始对共享存储器20进行数据读访问。在步骤216中，将数据从共享存储器20读出并且写入读数据缓冲器4。
在步骤217中，开始对读出的数据进行从读数据缓冲器4到主设备1的传送。在步骤218中，完成从共享存储器20到读数据缓冲器4的数据读访问。在步骤220中，完成将读出的数据从读数据缓冲器4到主设备1的传送。同时，在步骤219中，共享存储器I/F 19以先入先出的方式从命令FIFO 18中取出另一条命令。
从主设备5、9、13到共享存储器20的数据传送与主设备1相同。
按照本实施例，以先入先出的方式将主设备1、5、9、13到共享存储器20的数据写/读命令存储在命令FIFO 18中。以先入先出的方式通过共享存储器I/F 19读取所存储的命令并且执行将数据写入共享存储器20和/或从共享存储器20读出。结果，即使当由主设备1、5、9、13进行的数据传送为异步时，也可以在不引起冲突问题的情况下，通过共享存储器I/F 19读取命令并且按照顺序执行命令。这样，通过将命令FIFO 18用作数据传送控制电路，可以简化数据传送控制电路的电路结构，由此减小电路规模。
即使在如写请求和读请求等多个访问信号以异步方式进行访问的情况下，也可以按照命令发出的顺序将命令存储到命令FIFO 18中，然后按照命令发出的顺序取出并且执行它们。这样就可以在不改变对共享存储器20的访问方法的情况下，进行顺畅的数据传送。
图3为示出了按照本发明第二实施例的共享存储器数据传送设备的配置的框图。为了便于说明，对与图1相同的部分用相同的符号表示。在该数据传送设备中，通过判优器21将来自多个主设备I/F 2、6、10、14的命令存储到命令FIFO 18中。
在接收读传送命令时，判优器21核对存储在命令FIFO中的写传送命令的地址。在写传送中，如果要读的地址不是正在被另一个主设备访问的地址，则判优器21将读传送命令放在写传送命令之前以改变命令的顺序，并且将读传送命令存储在命令FIFO 18中。共享存储器I/F 19先于写传送命令取出并且执行读传送命令。这样就加快了来自共享存储器20的数据读取确认。
如上所述，按照本发明，当多个主设备试图访问单个共享存储器以进行数据传送时，将来自主设备的命令存储在FIFO中，然后按照先入先出的方式取出命令以执行到共享存储器的数据传送。这样就能够利用简单的小规模控制电路(FIFO)在多个总线主设备与一个共享存储器之间进行数据传送。即使在如写请求和读请求等的多个访问信号以异步方式进行访问的情况下，也可以按照命令发出的顺序将命令存储到控制电路(FIFO)中，然后按照命令发出的顺序取出并且执行它们。这样就可以在不改变对共享存储器的访问方法的情况下，进行顺畅的数据传送。

Claims (5)

1.一种共享存储器数据传送设备，其中，多个主设备访问一个共享存储器以进行数据传送，所述共享存储器数据传送设备包括：
多个主设备接口，分别连接到多个主设备接口；
写缓冲器，连接到所述主设备接口，用于保留从所述主设备写向所述共享存储器的数据；
读缓冲器，连接到所述主设备接口，用于保留从所述共享存储器读到所述主设备的数据；
一个FIFO，位于所述主设备接口与所述共享存储器之间，用于以先入先出的方式存储从所述主设备指向所述共享存储器的命令；以及
一个共享存储器接口，用于根据从所述FIFO中取出的命令，对从所述写缓冲器到所述共享存储器的数据传送或者从所述共享存储器到所述读缓冲器的数据传送进行控制。
2.如权利要求1所述的共享存储器访问设备，包括一个判优器，用于按照预定的顺序将多个同时发出的命令存储到所述FIFO中。
3.如权利要求1或2所述的共享存储器访问设备，包括一个判优器，用于核对命令的内容并且重新排列要存储到所述FIFO中的命令的顺序。
4.如权利要求1到3中的任何一个所述的共享存储器数据传送设备，每次对所述共享存储器进行访问，该设备都发出要存储到所述FIFO中的命令。
5.如权利要求1到4中的任何一个所述的共享存储器数据传送设备，在访问所述共享存储器时，该设备使用固定的脉冲串长度。
CNA200310116314XA 2002-11-19 2003-11-19 共享存储器数据传送设备 Pending CN1510589A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP335332/2002 2002-11-19
JP2002335332A JP2004171209A (ja) 2002-11-19 2002-11-19 共有メモリデータ転送装置

Publications (1)

Publication Number Publication Date
CN1510589A true CN1510589A (zh) 2004-07-07

Family

ID=32375729

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200310116314XA Pending CN1510589A (zh) 2002-11-19 2003-11-19 共享存储器数据传送设备

Country Status (4)

Country Link
US (1) US20040107265A1 (zh)
JP (1) JP2004171209A (zh)
KR (1) KR20040044366A (zh)
CN (1) CN1510589A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009015549A1 (fr) * 2007-08-01 2009-02-05 Hangzhou H3C Technologies Co., Ltd. Système à mémoire cache partagée, son procédé de mise en œuvre et son logiciel de mise en œuvre
CN100463393C (zh) * 2004-08-20 2009-02-18 中兴通讯股份有限公司 一种异构系统之间数据安全共享的装置及方法
CN102047240B (zh) * 2008-06-02 2014-01-29 微软公司 在多个进程之间传递数据的方法
CN106776390A (zh) * 2016-12-06 2017-05-31 中国电子科技集团公司第三十二研究所 多设备访问存储器的实现方法
CN107357756A (zh) * 2012-12-21 2017-11-17 高云 多设备在主模式下进行iic通信的系统

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4633290B2 (ja) * 2001-04-05 2011-02-16 オリンパス株式会社 データ処理装置及びその装置におけるアクセス調停方法
KR101089324B1 (ko) * 2004-02-20 2011-12-02 삼성전자주식회사 복수의 마스터들을 포함하는 서브 시스템을 개방형 코어프로토콜을 기반으로 하는 버스에 연결하기 위한 버스시스템
JP4737438B2 (ja) * 2004-09-16 2011-08-03 日本電気株式会社 複数の処理ユニットでリソースを共有する情報処理装置
JP2006309276A (ja) * 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd デバッグ機構およびデバッグレジスタ
JP4848188B2 (ja) * 2006-01-17 2011-12-28 株式会社リコー 複数のメモリ領域を有する記憶装置を有するユニット及びメモリ制御システム
JP2007199816A (ja) * 2006-01-24 2007-08-09 Megachips Lsi Solutions Inc バンクコントローラ、情報処理装置、撮像装置、および制御方法
JP2007241612A (ja) * 2006-03-08 2007-09-20 Matsushita Electric Ind Co Ltd マルチマスタシステム
KR101116613B1 (ko) * 2006-12-29 2012-03-07 삼성전자주식회사 메모리 액세스 제어 장치 및 방법
US8275947B2 (en) * 2008-02-01 2012-09-25 International Business Machines Corporation Mechanism to prevent illegal access to task address space by unauthorized tasks
US8239879B2 (en) * 2008-02-01 2012-08-07 International Business Machines Corporation Notification by task of completion of GSM operations at target node
US8146094B2 (en) * 2008-02-01 2012-03-27 International Business Machines Corporation Guaranteeing delivery of multi-packet GSM messages
US8255913B2 (en) * 2008-02-01 2012-08-28 International Business Machines Corporation Notification to task of completion of GSM operations by initiator node
US8484307B2 (en) * 2008-02-01 2013-07-09 International Business Machines Corporation Host fabric interface (HFI) to perform global shared memory (GSM) operations
US8200910B2 (en) * 2008-02-01 2012-06-12 International Business Machines Corporation Generating and issuing global shared memory operations via a send FIFO
US7966454B2 (en) * 2008-02-01 2011-06-21 International Business Machines Corporation Issuing global shared memory operations via direct cache injection to a host fabric interface
US8214604B2 (en) * 2008-02-01 2012-07-03 International Business Machines Corporation Mechanisms to order global shared memory operations
JP5414209B2 (ja) * 2008-06-30 2014-02-12 キヤノン株式会社 メモリコントローラおよびその制御方法
JP2010244408A (ja) * 2009-04-08 2010-10-28 Fujitsu Semiconductor Ltd メモリコントローラおよびメモリインターフェース方法
JP5391833B2 (ja) * 2009-05-27 2014-01-15 富士通セミコンダクター株式会社 メモリコントローラ、システムおよび半導体メモリのアクセス制御方法
US8880811B2 (en) * 2011-06-27 2014-11-04 Intel Mobile Communications GmbH Data processing device and data processing arrangement for accelerating buffer synchronization
DE102012009494B4 (de) * 2012-05-14 2017-04-13 Balluff Gmbh Steuereinrichtung zum Steuern eines Sicherheitsgerätes
DE102012014682B4 (de) 2012-05-29 2017-02-09 Balluff Gmbh Feldbussystem
DE102012014681B4 (de) 2012-05-29 2017-01-26 Balluff Gmbh Verwendung eines lO-Links zur Anbindung eines Netzgerätes
CN103353856A (zh) * 2013-07-02 2013-10-16 华为技术有限公司 硬盘及硬盘的数据转发和获取方法
JP6387711B2 (ja) 2014-07-04 2018-09-12 株式会社ソシオネクスト データ転送装置及びデータ転送方法
US10198185B2 (en) 2014-12-31 2019-02-05 Samsung Electronics Co., Ltd. Computing system with processing and method of operation thereof
JP6946168B2 (ja) * 2017-12-22 2021-10-06 ルネサスエレクトロニクス株式会社 半導体装置
TWI739227B (zh) 2019-12-03 2021-09-11 智成電子股份有限公司 避免多餘記憶體存取的系統單晶片模組

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04367963A (ja) * 1991-06-15 1992-12-21 Hitachi Ltd 共有記憶通信方法
US6438586B1 (en) * 1996-09-30 2002-08-20 Emc Corporation File transfer utility which employs an intermediate data storage system
US6018763A (en) * 1997-05-28 2000-01-25 3Com Corporation High performance shared memory for a bridge router supporting cache coherency
JP3454094B2 (ja) * 1997-07-22 2003-10-06 日本電気株式会社 共有メモリ制御装置および共有メモリ制御方法
JPH11120156A (ja) * 1997-10-17 1999-04-30 Nec Corp マルチプロセッサシステムにおけるデータ通信方式
US6088771A (en) * 1997-10-24 2000-07-11 Digital Equipment Corporation Mechanism for reducing latency of memory barrier operations on a multiprocessor system
US6055605A (en) * 1997-10-24 2000-04-25 Compaq Computer Corporation Technique for reducing latency of inter-reference ordering using commit signals in a multiprocessor system having shared caches
US6108737A (en) * 1997-10-24 2000-08-22 Compaq Computer Corporation Method and apparatus for reducing latency of inter-reference ordering in a multiprocessor system
US6122714A (en) * 1997-10-24 2000-09-19 Compaq Computer Corp. Order supporting mechanisms for use in a switch-based multi-processor system
GB2331379A (en) * 1997-11-13 1999-05-19 Advanced Telecommunications Mo Controlling access to a shared memory by dual mapping
JP4179677B2 (ja) * 1998-09-04 2008-11-12 株式会社ルネサステクノロジ マルチプロセッサ装置
US6651134B1 (en) * 2000-02-14 2003-11-18 Cypress Semiconductor Corp. Memory device with fixed length non interruptible burst
JP2002163239A (ja) * 2000-11-22 2002-06-07 Toshiba Corp マルチプロセッサシステムおよびその制御方法
JP4394298B2 (ja) * 2001-02-20 2010-01-06 日本電気株式会社 マルチプロセッサシステムとその共有メモリ制御方法、及び共有メモリ制御プログラム
US20020174258A1 (en) * 2001-05-18 2002-11-21 Dale Michele Zampetti System and method for providing non-blocking shared structures
US6874014B2 (en) * 2001-05-29 2005-03-29 Hewlett-Packard Development Company, L.P. Chip multiprocessor with multiple operating systems

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100463393C (zh) * 2004-08-20 2009-02-18 中兴通讯股份有限公司 一种异构系统之间数据安全共享的装置及方法
WO2009015549A1 (fr) * 2007-08-01 2009-02-05 Hangzhou H3C Technologies Co., Ltd. Système à mémoire cache partagée, son procédé de mise en œuvre et son logiciel de mise en œuvre
CN102047240B (zh) * 2008-06-02 2014-01-29 微软公司 在多个进程之间传递数据的方法
CN107357756A (zh) * 2012-12-21 2017-11-17 高云 多设备在主模式下进行iic通信的系统
CN106776390A (zh) * 2016-12-06 2017-05-31 中国电子科技集团公司第三十二研究所 多设备访问存储器的实现方法

Also Published As

Publication number Publication date
US20040107265A1 (en) 2004-06-03
KR20040044366A (ko) 2004-05-28
JP2004171209A (ja) 2004-06-17

Similar Documents

Publication Publication Date Title
CN1510589A (zh) 共享存储器数据传送设备
US7660911B2 (en) Block-based data striping to flash memory
US7246191B2 (en) Method and apparatus for memory interface
EP0391583B1 (en) Dual-path computer interconnect system with four-ported packet memory control
US9110831B2 (en) High-speed memory system
US7975120B2 (en) Dynamic allocation of message buffers
CN100595720C (zh) 用于基于集线器的存储系统中直接存储器访问的设备和方法
US5187780A (en) Dual-path computer interconnect system with zone manager for packet memory
US7752349B2 (en) Apparatus and method for performing DMA data transfer
CN101504633B (zh) 一种多通道dma控制器
US6850998B2 (en) Disk array system and a method for controlling the disk array system
CN112084136B (zh) 队列缓存管理方法、系统、存储介质、计算机设备及应用
JP3680762B2 (ja) データ転送制御装置及び電子機器
US20050132089A1 (en) Directly connected low latency network and interface
CN1552028A (zh) 用于片上系统的分布式直接存储器访问的方法和装置
US20090024776A1 (en) High data rate serial peripheral interface
CN108366111B (zh) 一种用于交换设备的数据包低时延缓存装置与方法
US20030172224A1 (en) DMA mechanism for high-speed packet bus
CN111651396B (zh) 一种优化的pcie完成包乱序管理电路实现方法
CN116627869B (zh) 应用于电子设备的数据传输方法及装置
US20050089033A1 (en) Method, system, and program for constructing a packet
CN1196065C (zh) 集成电路和使用它的信息处理装置
CN116248758A (zh) 一种高效的内核-片上网络的桥式连接结构
US7284075B2 (en) Inbound packet placement in host memory
KR20040066311A (ko) 직접 메모리 접근매체의 데이터 전송 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication