JP6387711B2 - データ転送装置及びデータ転送方法 - Google Patents
データ転送装置及びデータ転送方法 Download PDFInfo
- Publication number
- JP6387711B2 JP6387711B2 JP2014138712A JP2014138712A JP6387711B2 JP 6387711 B2 JP6387711 B2 JP 6387711B2 JP 2014138712 A JP2014138712 A JP 2014138712A JP 2014138712 A JP2014138712 A JP 2014138712A JP 6387711 B2 JP6387711 B2 JP 6387711B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- transfer
- command
- transfer request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
- G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
- G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
- G06F5/14—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations for overflow or underflow handling, e.g. full or empty flags
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
- G06F2205/123—Contention resolution, i.e. resolving conflicts between simultaneous read and write operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
- G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Human Computer Interaction (AREA)
Description
以下、図1〜図28に従って第1実施形態を説明する。
図1に示す撮像装置10は、例えば、デジタルスチルカメラである。撮像装置10は、撮像部11と、画像処理装置12と、入力装置13と、メモリ14と、メモリカード15と、表示部16とを有している。
表示部16としては、例えば、液晶表示装置(LCD:Liquid Crystal Display)や有機EL(Electronic Luminescence)を用いることができる。また、表示部16としては、例えば、電子ビューファインダ(EVF:Electronic View Finder)や、外部接続のためのインターフェース(例えば、HDMI(登録商標):High-Definition Multimedia Interface)を用いることもできる。表示部16は、撮影する画像の確認、撮影された画像の表示、当該撮像装置10における各種情報(例えば、駆動源であるバッテリの残量、撮影モード)の表示に用いられる。
図2に示すように、画像処理装置12は、センサインタフェース(I/F)21と、色処理部22と、補正部23と、リサイズ部24と、圧縮伸長部25と、メモリカードI/F26と、表示I/F27と、調停部28と、メモリI/F29と、データ結合部30とを有している。
表示I/F27は、メモリ14に格納された画像データを読み出し、その画像データに基づいて生成した表示データを表示部16に出力する。
次に、データ結合部30の内部構成例について説明する。
コマンド転送部31は、ライト調停部28Aによって選択されたコマンド転送要求CR(以下、単に「転送要求CR」と称する場合もある。)を順次蓄積するコマンドキュー32と、バスマスタに対する応答要求を順次蓄積する応答キュー33とを有している。コマンド転送部31は、ライト調停部28Aから入力するコマンド転送要求CR及びデータ転送要求DRに基づいて、バッファ部37に対するデータDA及びデータイネーブルENの書き込みを制御するライト制御信号WEを生成する。コマンド転送要求CRには、そのコマンド転送要求CRに対応する転送データのアドレスAD及びサイズSiが含まれている。なお、コマンド転送部31は、コマンド転送要求CR及びデータ転送要求DRを受信すると、それらの転送要求にそれぞれ対応する応答コマンドをライト調停部28Aに出力する。
(2)バス幅は、64ビット(8バイト)である。
(4)保持部35及びバッファ部37のライン数は、16個である。
(6)バスマスタ(ライト調停部28A)からデータ結合部30に出力されるアドレスADは32ビットの信号である。
図9(a)に示すように、まず、データ結合部30は、所定のバスマスタからライト調停部28Aを介して、開始アドレスが「0x00000020」であり、サイズが64バイトであるデータDATA1を受信する。続いて、データ結合部30は、同じバスマスタから、開始アドレスが「0x00000060」であり、サイズが128バイトであるデータDATA2を受信する。次いで、データ結合部30は、同じバスマスタから、開始アドレスが「0x000000E0」であり、サイズが64バイトであるデータDATA3を受信する。そして、これらデータDATA1〜DATA3を受信後、同じバスマスタからの転送要求が終了する。なお、周知ではあるが、「0x00000020」等における「0x」はその値が16進数であることを示す。
次に、図10に示すステップS1において、コマンド転送部31は、後述するコマンド受信待ち信号が「0」であるか否かを判定する。このとき、コマンド受信待ち信号が「0」になった場合には、ステップS2に移行する。一方、コマンド受信待ち信号が「1」の場合には、コマンド受信待ち信号が「0」になるまで、ステップS1が繰り返し実行される。
ステップS1に戻った後、ライト調停部28AからデータDATA2に対応する転送要求CRを受信すると、ステップS3に移行する。このステップS3では、図12(a)に示すように、ライト調停部28Aから出力されるバスマスタ番号NB(ここでは、「1」)と同一のバスマスタ番号NBcが保持部35に格納されているため、ステップS7に移行する。
ステップS1に戻った後、ライト調停部28AからデータDATA3に対応する転送要求CRを受信すると、ステップS3に移行する。このステップS3では、図13(a)に示すように、ライト調停部28Aから出力されるバスマスタ番号NB(ここでは、「1」)と同一のバスマスタ番号NBcが保持部35に格納されているため、ステップS7に移行する。続いて、バッファ管理部34は、最新のトランザクション番号NT(ここでは、「0」)を保持する保持部35のライン番号NL(ここでは、「0」)を選択する(ステップS7)。
次に、コマンド転送部31は、ライト調停部28Aからデータ転送要求DRを受信したか否かを判定し(ステップS22)、データ転送要求DRを受信するまでステップS21及びステップS22を繰り返し実行する。その後、上記データDATA1に対応するデータ転送要求DRを受信すると、ステップS23に移行する。
ステップS28からステップS21に戻った後、上述したようにコマンド受信待ち信号が「0」に設定される。これにより、図10に示したステップS2〜S12の処理が再開される。その後、コマンド転送部31は、データDATA2に対応するデータ転送要求DRを受信すると、ステップS23を実行する。これにより、図17に示すように、リードポインタRP(ここでは、「1」)が示すライン番号NLc(ここでは、「0」)及びアドレスADa(ここでは、「0x60」)を開始アドレス(ここでは、「0x060」)として、バッファ部37に128バイトのデータDATA2が書き込まれる。この結果、バッファ部37の連続したアドレスに、2つの転送要求に対応するデータDATA1,DATA2が連続して保持される。換言すると、バッファ部37内において、2つの転送要求CRに対応するデータDATA1,DATA2が結合される。
ステップS28からステップS21に戻った後、上述したようにコマンド受信待ち信号が「0」に設定される。その後、コマンド転送部31は、データDATA2に対応するデータ転送要求DRを受信すると、ステップS23を実行する。これにより、図18に示すように、リードポインタRP(ここでは、「2」)が示すライン番号NLc(ここでは、「0」)及びアドレスADa(ここでは、「0xE0」)を開始アドレス(ここでは、「0x0E0」)として、バッファ部37に64バイトのデータDATA3が書き込まれる。このとき、判定結果H2が「0b11」であることから、ライン番号「0」のラインバッファLfgに対してデータDATA3を書き終えた後(つまり、32バイト分のデータDATA3を書き終えた後)、続けてライン番号「1」のラインバッファLfgに対して残りの32バイト分のデータDATA3を書き込む。なお、上記残りの32バイト分のデータDATA3は、ライン番号「1」のラインバッファLfgのアドレス「0x00」を開始アドレスとして書き込まれる。
一方、上述したステップS29において判定結果H2が「0b11」でない場合には、コマンド転送部31は、判定結果H2が「0b10」であるか否かを判定する(ステップS33)。例えば、判定結果H2が「0b10」である場合、つまり任意のバースト長(結合後のデータサイズがバッファ部37の1ライン分のデータサイズ)と等しい場合には、ステップS34に移行する。
まず、ステップS40において、結合コマンド転送部40は、保持部35内のフラグF1,F2を監視し、フラグF1が「1」であるか否か、又はフラグF2が「1」であるか否かを判定する。フラグF1,F2のいずれか一方が「1」になるまでステップS40が繰り返し実行される。
本例では、まず、図26(a)に示すように、データ結合部30は、所定のバスマスタからライト調停部28Aを介して、開始アドレスが「0x00000020」であり、サイズが64バイトであるデータDATA1を受信する。続いて、データ結合部30は、同じバスマスタから、開始アドレスが「0x00000060」であり、サイズが128バイトであるデータDATA2を受信する。次いで、データ結合部30は、同じバスマスタから、開始アドレスが「0x000000E0」であり、サイズが32バイトであるデータDATA3を受信する。そして、これらデータDATA1〜DATA3を受信後、同じバスマスタからの転送要求が終了する。
本例では、図27(a)に示すように、データ結合部30は、所定のバスマスタからライト調停部28Aを介して、開始アドレスが「0x00000020」であり、サイズが64バイトであるデータDATA1を受信する。このデータDATA1を受信後、同じバスマスタからの転送要求が終了する。
従来は、バースト長の短い(データサイズの小さい)転送データを転送する場合にも1つの転送要求が発行される。このため、図28(b)に示すように、バースト長の短いデータ「1」〜「7」に対してそれぞれ転送要求が発行される。さらに、バスマスタから出力されるコマンド転送要求CRのアドレスADは、メモリ14上の任意のアドレスを指定するため、1つのバーストアクセスが複数のバンクや複数のロウアドレスをまたぐことが発生しやすい。例えば、図28(a)に示した例では、データ「4」を転送するためのバーストアクセスでは、2つのバンク1,2をまたぐことになる。すなわち、データ「4」の一部のデータ「4−1」がバンク1に書き込まれ、データ「4」の残りのデータ「4−2」が別のバンク2に書き込まれる。この場合には、図28(b)に示すように、データ「4−1」に対して転送要求が発行され、さらにデータ「4−2」に対しても転送要求が発行されることになる。このように、従来のデータ転送方法では、多くの転送要求(コマンド)が発行されるため、その分だけメモリ14のメモリ帯域が圧迫される。
(1)複数の転送要求CRを結合し、データサイズが任意のバースト長以下であって、任意のバースト長のアライメント単位を開始アドレスとする転送要求を生成するようにした。これにより、メモリ14のメモリ帯域の使用効率を向上させることができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図29に示すように、保持部35の各ラインバッファLcに、アドレスADcやフラグF1,F2等と併せて、結合開始アドレスADsを保持するようにしてもよい。この結合開始アドレスADsは、結合する複数の転送要求CRにおける最初の転送要求CRに対応するアドレスADの下位8ビットである。例えば、図9に示した例では、データDATA1〜DATA3に対応する3つの転送要求CRのうち、データDATA1に対応する転送要求CRのアドレスAD(ここでは、「0x00000020」)の下位8ビット(ここでは、「0x20」)が結合開始アドレスADsとしてラインバッファLcに保持される。なお、判定結果H2=0b11によりライン番号NLnを取得した場合には、結合開始アドレスADsとして「0x00」がラインバッファLcに保持される。
本変形例の構成によれば、バスマスタから出力される有効なデータではない冗長なデータ(例えば、図9(b)のデータ保持部38におけるアドレス[7:0]の「0x00」〜「0x1F」に保持された「初期値」)の転送が行われない。これにより、冗長なデータ転送を削減することができるため、メモリ14のメモリ帯域の使用効率をより向上させることができる。
12 画像処理装置
14 メモリ
21 センサI/F
22 色処理部
23 補正部
24 リサイズ部
25 圧縮伸長部
26 メモリカードI/F
28A ライト調停部
29 メモリI/F
30 データ結合部
31 コマンド転送部
32 コマンドキュー
33 応答キュー
34 バッファ管理部
35 保持部
36 番号付与部
37 バッファ部
38 データ保持部
39 データイネーブル保持部
40 結合コマンド転送部
41 コマンドキュー
42 応答キュー
50 コマンド選択回路
51 コマンド転送部
52 コマンドキュー
53 データ選択回路
AD アドレス
ADd 結合後アドレス
ADs 結合開始アドレス
CR コマンド転送要求
CRa 結合後のコマンド転送要求
DA データ
EN データイネーブル
DAa 結合後のデータ
ENa 結合後のデータイネーブル
Lf,Lg ラインバッファ
Lc ラインバッファ
NB,NBa〜NBe バスマスタ番号
NT,NTa〜NTe トランザクション番号
NL,NLc,NLn ライン番号
Sd 結合後サイズ
Si,Sa,Sc サイズ
SP 結合可否信号
SS 選択信号
WA ライトアドレス
WC1〜WC3 ライト完了通知
Claims (9)
- 処理部から入力したデータをメモリに転送するデータ転送装置であって、
前記処理部から入力した転送要求と、前記処理部から入力した複数の転送要求に対応する複数のデータが連続したデータであるか否かを示す第1判定結果と、前記複数のデータを結合した後のサイズが前記メモリのカラムサイズ以下である第1バースト長を超えているか否かを示す第2判定結果とを保持する第1コマンドキューを有し、前記第1判定結果及び前記第2判定結果に基づいてライトアドレスを出力するコマンド転送部と、
前記第1バースト長以上のサイズを有する第1ラインバッファを複数個有し、前記ライトアドレスに従って前記処理部から入力したデータを前記第1ラインバッファに保持するバッファ部と、
前記第1ラインバッファと同数の第2ラインバッファを有して前記各第1ラインバッファに保持された前記データに対応する転送要求を結合するための結合情報を保持する保持部を有するバッファ管理部と、
前記保持部に保持された前記結合情報に基づいて、前記複数の転送要求を結合し、データサイズが前記第1バースト長以下であって、前記第1バースト長に基づく開始アドレスを有する結合後の転送要求を生成し、前記結合後の転送要求を出力する結合コマンド転送部と、を有し、
前記バッファ管理部は、前記結合後の転送要求を特定する第1番号を管理し、前記各第2ラインバッファに前記第1番号を保持し、
前記コマンド転送部は、前記転送要求と併せて、該転送要求に対応するデータを書き込む前記第1ラインバッファのライン番号と、前記第1判定結果と、前記第2判定結果と、前記第1番号とを前記第1コマンドキューに保持し、前記第1コマンドキューに保持された前記第1番号が保持される第1応答キューを有し、
前記結合コマンド転送部は、前記結合後の転送要求と併せて、前記第1番号が保持される第2コマンドキューと、前記第2コマンドキューに保持された前記第1番号が保持される第2応答キューとを有し、前記結合後の転送要求に対するライト完了通知を受信したときに、前記第2応答キューに保持された前記第1番号を前記コマンド転送部に出力し、
前記コマンド転送部は、前記結合コマンド転送部から受信した前記第1番号と前記第1応答キューに保持された前記第1番号とに基づいて、転送要求元の処理部にライト完了通知を出力するデータ転送装置。 - 前記コマンド転送部は、
前記第2判定結果に基づいて、前記各第1ラインバッファにおいて該第1ラインバッファの1ライン分のデータの結合が完了したか否かを示す第1フラグを生成し、該第1フラグを前記保持部に保持し、
前記第1判定結果及び前記第2判定結果に基づいて、前記各第1ラインバッファにおいて該第1ラインバッファの1ライン未満でデータの結合が中断したか否かを示す第2フラグを生成し、該第2フラグを前記保持部に保持することを特徴とする請求項1に記載のデータ転送装置。 - 前記各第2ラインバッファには、同じ前記第1ラインバッファに保持されたデータに対応する転送要求のうち最後に受信した転送要求と、前記第1フラグと、前記第2フラグとが保持されることを特徴とする請求項2に記載のデータ転送装置。
- 複数の前記処理部から出力される転送要求を調停するライト調停部を有し、
前記第1コマンドキューと前記第1応答キューと前記保持部と前記第2コマンドキューと前記第2応答キューには、前記第1番号と併せて、転送要求元の処理部を特定する第2番号が保持されることを特徴とする請求項3に記載のデータ転送装置。 - 前記コマンド転送部は、
前記処理部から入力した転送要求のアドレスと、前記保持部に保持された転送要求のうち、前記処理部から入力した転送要求と要求元の処理部が一致する転送要求のアドレスと、が連続するか否かに応じて、前記第1判定結果を生成し、
前記処理部から入力した転送要求のアドレスのうち、前記第1ラインバッファの1ライン分のアドレス範囲のアドレスに、前記処理部から入力した転送要求のサイズを加算した加算値と、前記第1バースト長との比較結果に応じて、前記第2判定結果を生成し、
前記結合コマンド転送部は、前記第2ラインバッファに保持された転送要求のアドレス及びサイズと前記第1フラグと前記第2フラグとに基づいて、前記結合後の転送要求に対応する結合後アドレス及び結合後サイズを算出することを特徴とする請求項3又は4に記載のデータ転送装置。 - 前記各第2ラインバッファには、同じ前記第1ラインバッファに保持されたデータに対応する転送要求のうち、最初に受信した転送要求のアドレスが結合開始アドレスとして保持され、
前記結合コマンド転送部は、前記結合後の転送要求の開始アドレスを、前記結合開始アドレスに基づくアドレスに変換することを特徴とする請求項3〜5の何れか一項に記載のデータ転送装置。 - 前記第1バースト長は、前記メモリのカラムサイズの約数となるサイズであることを特徴とする請求項1〜6のいずれか一項に記載のデータ転送装置。
- 前記コマンド転送部を第1コマンド転送部としたときに、
前記転送要求の結合が可能か否かを示す結合可否信号に基づいて、前記処理部から入力した前記転送要求を、前記第1コマンド転送部と第2コマンド転送部との何れか一方に出力するコマンド選択回路と、
前記コマンド選択回路から入力した転送要求を保持する第3コマンドキューを有し、前記第3コマンドキューに保持された転送要求を前記結合コマンド転送部に出力する前記第2コマンド転送部と、
前記バッファ管理部及び前記第3コマンドキューの状態に基づき生成される選択信号に基づいて、前記バッファ部に保持された結合後のデータと、前記第2コマンド転送部に出力される転送要求に対応する非結合のデータとの何れか一方を出力するデータ選択回路と、を有することを特徴とする請求項1に記載のデータ転送装置。 - 処理部から入力したデータをメモリに転送するデータ転送方法であって、
コマンド転送部が、前記処理部から入力した転送要求を順次保持し、前記処理部から入力した複数の転送要求に対応する複数のデータが連続したデータであるか否かを示す第1判定結果と、前記複数のデータを結合した後のサイズが前記メモリのカラムサイズ以下である第1バースト長を超えているか否かを示す第2判定結果とに基づいて、ライトアドレスを生成し、
前記第1バースト長以上のサイズを有する第1ラインバッファを複数個有するバッファ部に対し、前記ライトアドレスに従って前記処理部から入力したデータを格納し、
結合コマンド転送部が、前記各第1ラインバッファに保持された前記データに対応する複数の転送要求を結合し、データサイズが前記第1バースト長以下であって、前記第1バースト長に基づく開始アドレスを有する結合後の転送要求を生成し、前記結合後の転送要求を出力し、
前記第1ラインバッファと同数の第2ラインバッファを有するバッファ管理部が、前記結合後の転送要求を特定する第1番号を管理し、前記各第2ラインバッファに前記第1番号を保持し、
前記コマンド転送部が、前記転送要求と併せて、該転送要求に対応するデータを書き込む前記第1ラインバッファのライン番号と、前記第1判定結果と、前記第2判定結果と、前記第1番号とを第1コマンドキューに保持し、前記第1コマンドキューに保持された前記第1番号を第1応答キューに保持し、
前記結合コマンド転送部が、前記結合後の転送要求と併せて、前記第1番号を第2コマンドキューに保持し、前記第2コマンドキューに保持された前記第1番号を第2応答キューに保持し、前記結合後の転送要求に対するライト完了通知を受信したときに、前記第2応答キューに保持された前記第1番号を前記コマンド転送部に出力し、
前記コマンド転送部が、前記結合コマンド転送部から受信した前記第1番号と前記第1応答キューに保持された前記第1番号とに基づいて、転送要求元の処理部にライト完了通知を出力することを特徴とするデータ転送方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138712A JP6387711B2 (ja) | 2014-07-04 | 2014-07-04 | データ転送装置及びデータ転送方法 |
US14/746,570 US9703731B2 (en) | 2014-07-04 | 2015-06-22 | Data transfer apparatus and data transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014138712A JP6387711B2 (ja) | 2014-07-04 | 2014-07-04 | データ転送装置及びデータ転送方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016018251A JP2016018251A (ja) | 2016-02-01 |
JP6387711B2 true JP6387711B2 (ja) | 2018-09-12 |
Family
ID=55017043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014138712A Active JP6387711B2 (ja) | 2014-07-04 | 2014-07-04 | データ転送装置及びデータ転送方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9703731B2 (ja) |
JP (1) | JP6387711B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9577854B1 (en) | 2015-08-20 | 2017-02-21 | Micron Technology, Inc. | Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding |
KR102449333B1 (ko) * | 2015-10-30 | 2022-10-04 | 삼성전자주식회사 | 메모리 시스템 및 그것의 읽기 요청 관리 방법 |
US10164817B2 (en) * | 2017-03-21 | 2018-12-25 | Micron Technology, Inc. | Methods and apparatuses for signal translation in a buffered memory |
KR102367359B1 (ko) * | 2017-04-17 | 2022-02-25 | 에스케이하이닉스 주식회사 | 직렬 시스템 버스 인터페이스 및 직접메모리액세스 컨트롤러를 갖는 전자 시스템 및 그 동작 방법 |
US10523976B2 (en) * | 2018-01-09 | 2019-12-31 | Facebook, Inc. | Wearable cameras |
US20200059437A1 (en) * | 2018-08-20 | 2020-02-20 | Advanced Micro Devices, Inc. | Link layer data packing and packet flow control scheme |
WO2020197925A1 (en) * | 2019-03-26 | 2020-10-01 | Rambus Inc. | Multiple precision memory system |
US20210150311A1 (en) * | 2019-11-19 | 2021-05-20 | Alibaba Group Holding Limited | Data layout conscious processing in memory architecture for executing neural network model |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04280344A (ja) * | 1991-03-08 | 1992-10-06 | Fuji Xerox Co Ltd | メモリ装置 |
US6735683B2 (en) * | 1994-09-14 | 2004-05-11 | Hitachi, Ltd. | Single-chip microcomputer with hierarchical internal bus structure having data and address signal lines coupling CPU with other processing elements |
JPH11242648A (ja) | 1998-02-25 | 1999-09-07 | Hitachi Ltd | データ転送装置 |
JP2001197067A (ja) * | 2000-01-06 | 2001-07-19 | Nippon Telegr & Teleph Corp <Ntt> | データ連結転送方法及びシステム、並びにデータ連結転送プログラムを記録した記録媒体 |
JP2004171209A (ja) * | 2002-11-19 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 共有メモリデータ転送装置 |
JP2006243890A (ja) | 2005-03-01 | 2006-09-14 | Nec Corp | バスブリッジおよびデータ転送方法およびプログラム |
US7730244B1 (en) * | 2008-03-27 | 2010-06-01 | Xilinx, Inc. | Translation of commands in an interconnection of an embedded processor block core in an integrated circuit |
JP2010027032A (ja) * | 2008-06-17 | 2010-02-04 | Nec Electronics Corp | Fifo装置及びfifoバッファへのデータ格納方法 |
JP2011182369A (ja) * | 2010-03-04 | 2011-09-15 | Ricoh Co Ltd | データ転送装置、データ転送方法、データ転送プログラム及び記録媒体 |
-
2014
- 2014-07-04 JP JP2014138712A patent/JP6387711B2/ja active Active
-
2015
- 2015-06-22 US US14/746,570 patent/US9703731B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9703731B2 (en) | 2017-07-11 |
JP2016018251A (ja) | 2016-02-01 |
US20160004477A1 (en) | 2016-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6387711B2 (ja) | データ転送装置及びデータ転送方法 | |
US10282805B2 (en) | Image signal processor and devices including the same | |
KR101702801B1 (ko) | 카메라 커맨드 세트 호스트 커맨드 변환 | |
KR101034493B1 (ko) | 화상 변환 장치, 화상 변환을 위한 직접 메모리 액세스장치 및 화상 변환을 지원하는 카메라 인터페이스 | |
JP2011234360A (ja) | シャッターラグを回避する画像キャプチャモジュール及び画像キャプチャ方法 | |
JP2011234360A5 (ja) | ||
US9645957B2 (en) | Data processing device and data transfer control device | |
TWI757637B (zh) | 影像信號處理器、其操作方法以及應用處理器 | |
US8081228B2 (en) | Apparatus and method for processing image data | |
JP6676162B2 (ja) | メモリアクセス制御装置、画像処理装置、および撮像装置 | |
EP2939140A1 (en) | Enabling a metadata storage subsystem | |
JP2014086845A (ja) | 画像処理装置、撮像装置 | |
US9363440B2 (en) | Imaging device and imaging method that sets a phase difference between first and second synchronization signals | |
KR102400104B1 (ko) | 이미지 처리 장치 및 이미지 처리 방법 | |
US10346323B2 (en) | Data transfer device and data transfer method for smoothing data to a common bus | |
US20230269344A1 (en) | Imaging element, imaging apparatus, operation method of imaging element, and program | |
US20100110213A1 (en) | Image processing processor, image processing method, and imaging apparatus | |
WO2020170729A1 (ja) | 撮像素子、撮像装置、撮像素子の作動方法、及びプログラム | |
WO2018134882A1 (ja) | メモリアクセス装置、画像処理装置、および撮像装置 | |
Shi et al. | Dual-channel image acquisition system based on FPGA | |
JP2011097279A (ja) | データ処理回路、集積回路装置及び電子機器 | |
US20120144150A1 (en) | Data processing apparatus | |
JP5224492B2 (ja) | 画像データ転送制御装置及び画像データ転送方法並びに該画像データ転送装置を有するカメラ | |
JP2014075625A (ja) | データ転送装置、データ転送方法、半導体装置 | |
JP6111853B2 (ja) | データ転送装置、データ転送方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6387711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |