JP2006243890A - バスブリッジおよびデータ転送方法およびプログラム - Google Patents

バスブリッジおよびデータ転送方法およびプログラム Download PDF

Info

Publication number
JP2006243890A
JP2006243890A JP2005055666A JP2005055666A JP2006243890A JP 2006243890 A JP2006243890 A JP 2006243890A JP 2005055666 A JP2005055666 A JP 2005055666A JP 2005055666 A JP2005055666 A JP 2005055666A JP 2006243890 A JP2006243890 A JP 2006243890A
Authority
JP
Japan
Prior art keywords
continuity
fixed
data
length
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005055666A
Other languages
English (en)
Inventor
Hiroteru Yamakawa
裕照 山川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2005055666A priority Critical patent/JP2006243890A/ja
Publication of JP2006243890A publication Critical patent/JP2006243890A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Abstract

【課題】 可変長バスでの無駄なバスサイクルを省略してバス占有時間を低減する。
【解決手段】 連続したアドレスのライトコマンドを受信した場合はプリフェッチリードに使用するプリフェッチバッファにライトデータを積み上げて、一連のバースト転送にして可変長バスへ出力する。
【選択図】 図1

Description

本発明は、固定データ長のデータが転送される固定長バスと可変データ長のデータが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジに関する。
固定長バスと可変長バスとを相互に接続するバスブリッジについて従来は、固定長バスから可変長バスへのリードコマンドについてはプリフェッチバッファを実装してプリフェッチリードを実行することにより性能の改善を実施してきた。
すなわち、可変データ長のデータが転送される可変長バスからデータを予め読み込み(これをプリフェッチリードという)、このデータを固定長バスを転送される固定データ長に変換して固定長バスに送出する処理を行っていた。
しかし、固定長バスから可変長バスへのライトコマンドについてはそのまま可変長バスへ出力しており、たとえ連続したアドレスへのライト転送であっても固定長バスの転送長に制限される複数回のライトコマンドが可変長バスへ出力されていた。
従来は、固定長バスから可変長バスへのライトコマンドについてはそのまま可変長バスへ出力しているので、例えば、可変長バスであるPCIバスを例にとると、転送の度にバス使用権の調停が必要となり、また、コマンド毎にアドレスを出力することになるなど、バス制御手順(これをバスサイクルという)に無駄が生じ、無駄なバス使用時間が生じていた。
本発明は、このような背景の下に行われたものであって、可変長バスでの無駄なバスサイクルを省略してバス占有時間を低減することができるバスブリッジを提供することを目的とする。
本発明は、連続したアドレスのライトコマンドを受信した場合はプリフェッチリードに使用するプリフェッチバッファにライトデータを積み上げて、一連のバースト転送にして可変長バスへ出力することにより、前述した無駄なバス使用時間を解消することを特徴とする。
すなわち、本発明は、固定長バスと可変長バスを接続するバスブリッジにおいてプリフェッチリード(先読み)用のプリフェッチバッファの制御回路にプリフェッチライト用の回路を追加することにより、固定長バスから可変長バスへのライトコマンド実行時に応答遅延を低減し、可変長バスのバス占有率を抑えることを特徴としている。
本発明の原理を図1を参照して説明する。図1においてプリフェッチバッファ4のバッファ制御部41は固定長バス5から可変長バス6へのリードコマンドに対してプリフェッチリードの制御を行うだけでなく、固定長バス5から可変長バス6への連続したアドレスのライトコマンドについてはバッファ42にライトデータを積み上げて、一連のバースト転送として可変長バス6へ出力する。
例えば、バッファ制御部41内のアフターライトフラグ414は固定長バス5からライトコマンドを受け付け中であることを示すフラグであり、ライトスタートアドレス416はその一連のライトコマンドの最初のアドレスを示す。
バッファアドレス412は、固定長バス5で受信したライトコマンドのアドレスが連続するかを判断するための次の期待するアドレスが格納されており、連続すると判断した場合はバッファ42に続きのライトデータを格納し、また、格納したデータ数分ライト転送カウント415を加算する。
以上のようにしてバッファ42内にライトデータを積み上げて行き、ライトコマンドのアドレスが不連続となった場合またはタイマ監視部413により一定時間内に固定長バス5からコマンドが来なかった場合には、バーストライト転送発行部410は、可変長バス制御部3へ一連のバーストライト転送を発行する。
このようにして、本発明は分割されて受信した固定長バス5からのライトコマンドを一連のバースト転送として可変長バス6へ出力しているので、可変長バス6でのバス調停やアドレス出力などのバスサイクルの回数を減らすことができ、結果としてバス占有率を抑えることができる。
また、固定長バス5から受信したライトコマンドは通常は可変長バス6でのライトコマンドが終了した時点で完了リプライを応答するが、本発明ではバッファ42に格納した時点で完了リプライを応答するため、完了リプライの応答時間短縮が実現できる。
すなわち、本発明の第一の観点は、固定長データが転送される固定長バスと可変長データが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジである。
ここで、本発明の特徴とするところは、前記固定長バスから受け取った固定長データの連続性を判定する連続性判定手段と、この連続性判定手段の判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積する固定長データ蓄積手段と、前記連続性判定手段の判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間に前記固定長データ蓄積手段に一時蓄積された固定長データ群を一つのバースト転送データとして前記可変長バスに送出する固定長データ群送出手段とを備えたところにある。
前記連続性判定手段は、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定するアドレス連続性検出手段を備えることができる。
このときに、前記連続性判定手段は、前記ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定する手段を備えることができる。これにより不連続であることを知らずに後続するデータを永続的に待ち続ける事態を回避することができる。
あるいは、前記固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、前記連続性判定手段は、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定する連続性明示フラグ検出手段を備えることができる。
このように明示的にアドレスが連続することを示すことにより、一定時間待ち合わせる必要がなくなり、可変長バスへのライトコマンド出力が即時に実行できる。
また、前記固定長バスに接続された複数のデバイス対応に、前記連続性判定手段および前記固定長データ蓄積手段および前記固定長データ群蓄積手段をそれぞれ含む主要機能ブロックが複数設けられることにより、複数のデバイスから交互にデータが転送された場合でも本発明のバスブリッジを有効に動作させることができる。
本発明の第二の観点は、固定長データが転送される固定長バスと可変長データが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジに適用されるデータ転送方法である。
ここで、本発明の特徴とするところは、前記固定長バスから受け取った固定長データの連続性を判定する連続性判定ステップと、このステップの判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積する固定長データ蓄積ステップと、前記判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間に一時蓄積された固定長データ群を一つのバースト転送データとして前記可変長バスに送出する固定長データ群送出ステップとを実行するところにある。
前記連続性判定ステップとして、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定するステップを実行することができる。
このときに、前記連続性判定ステップとして、前記ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定するステップを実行することができる。
あるいは、前記固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、前記連続性判定ステップとして、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定するステップを実行することができる。
また、前記固定長バスに接続された複数のデバイス対応に、前記連続性判定ステップおよび前記固定長データ蓄積ステップおよび前記固定長データ群蓄積ステップをそれぞれ実行する主要機能ブロックが複数設けられることにより、複数のデバイスから交互にデータが転送された場合でも本発明のデータ転送方法を有効に実行させることができる。
本発明の第三の観点は、固定長データが転送される固定長バスと可変長データが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジに適用されるプログラムである。
ここで、本発明の特徴とするところは、情報処理装置にインストールすることにより、その情報処理装置に、前記固定長バスから受け取った固定長データの連続性を判定する連続性判定機能と、この連続性判定機能の判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積する固定長データ蓄積機能と、前記連続性判定機能の判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間に前記固定長データ蓄積機能に一時蓄積された固定長データ群を一つのバースト転送データとして前記可変長バスに送出する固定長データ群送出機能とを実現させるところにある。
前記連続性判定機能として、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定するアドレス連続性検出機能を実現させることができる。
このときに、前記連続性判定機能として、前記ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定する機能を実現させることができる。
あるいは、前記固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、前記連続性判定機能として、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定する連続性明示フラグ検出機能を実現させることができる。
これにより、汎用の情報処理装置を用いて、本発明のバスブリッジを実現することができる。
本発明によれば、固定長バスからの分割された連続アドレスのライトコマンドに対して一連のバースト転送にして可変長バスに出力することにより、可変長バスでの無駄なバスサイクルを省略することができ、バス占有時間を低減することができる。また、バッファへのライトで固定長バスへの完了リプライを応答しているので完了リプライの応答時間短縮が実現できる。
(第一実施例)
本発明第一実施例のバスブリッジを図1ないし図3を参照して説明する。図1は第一実施例のバスブリッジの構成図である。
第一実施例は、図1に示すように、固定長データが転送される固定長バス5と可変長データが転送される可変長バス6との間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジ1である。
ここで、第一実施例の特徴とするところは、固定長バス5から受け取った固定長データの連続性を判定する連続性判定部20と、この連続性判定部20の判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積するバッファ42と、連続性判定部20の判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間にバッファ42に一時蓄積された固定長データ群を一つのバースト転送データとして可変長バス6に送出するバーストライト転送発行部410とを備えたところにある。
連続性判定部20は、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定する。このときに、連続性判定部20は、ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定するタイマ監視部413を備える。
以下では、詳細に第一実施例を説明する。
図1に示すように、バスブリッジ1は固定長バス制御部2と可変長バス制御部3とプリフェッチバッファ4とからなる。固定長バス制御部2は固定長バス5の仕様に従いバスの制御を行う。その詳細な説明は省略する。同様に可変長バス制御部3は可変長バス6の仕様に従いバスの制御を行う。固定長バス制御部2のコマンドアドレス21は固定長バス5で受信したコマンドのアドレスが格納される。
プリフェッチバッファ4はバッファ制御部41とバッファ42からなる。バッファ42は可変長バス6からのプリフェッチリードデータまたは固定長バス5からのライトデータが格納される。バッファ制御部41は以下のものから構成される。
バーストライト転送発行部410はライトコマンドのアドレスが不連続となった場合またはタイマ監視部413により一定時間内に固定長バス5からコマンドが来なかった場合に可変長バス制御部3へ一連のバーストライト転送を発行する。
プリフェッチリードフラグ411は可変長バス6からのプリフェッチリードデータが実行されバッファ42にリードデータが格納されているかを示すフラグである。
アフターライトフラグ414は固定長バス5でライトコマンドを受信するとセットされるフラグでバッファ42内にライトデータが存在することを示す。
ライトスタートアドレス416は、固定長バス5から連続アドレスのライトコマンドを受信したときの最初のアドレスが格納される。
ライト転送カウント415は、バッファ42内に積み上げられたライトデータのデータ数を示すカウンタである。
バッファアドレス412はバッファ42内に格納されているプリフェッチリードデータまたはライトデータの次の期待するアドレスが格納されていて、連続性判定部20による連続アドレスであるかの判断にコマンドアドレス21と比較して使用される。
次に、図1のバスブリッジ1の動作を図2に示すフローチャートを使用して説明する。固定長バス5からリードコマンドを受信したときは、アフターライトフラグ414をチェックしセットされている場合は可変長バス制御部3へバッファ42内のライトコマンドを発行する(図2のステップA3、A4)。次に、プリフェッチリードフラグ411をチェックしリセットの場合はプリフェッチリードフラグ411をセットする(図2のステップA6)。プリフェッチリードフラグ411がセットされている場合(図2のステップA5のY)はコマンドアドレス21とバッファアドレス412との比較を行い不一致の場合、つまりアドレスが不連続の場合(図2のステップA7のN)は可変長バス制御部3へプリフェッチリードを発行してリードデータのバッファ42への格納を待ち合わせる(図2のステップA8、A9)。アドレスが連続の場合(図2のステップA7のY)またはアドレス不連続でプリフェッチリードが完了した場合(図2のステップA9のY)は、固定長バス制御部2へリードリプライを発行し、リプライしたリードデータ分だけバッファアドレス412を更新する(図2のステップA10、A11)。これにより、固定長バス5は可変長バス6からデータを読み出すことができる。
固定長バス5からライトコマンドを受信したときは、プリフェッチリードフラグ411をチェックしセットされている場合はプリフェッチリードフラグ411をリセットする(図2のステップA13)。次にアフターライトフラグ414をチェックし、セットされている場合はコマンドアドレス21とバッファアドレス412とを比較し不一致の場合、つまりアドレス不連続の場合は可変長バス制御部3へバッファ42内のデータに対しライトコマンドを実行する(図2のステップA16)。コマンドアドレス21とバッファアドレス412が等しい場合、つまりアドレスが連続する場合はライト転送カウント415をライトデータ分だけ加算する(図2のステップA20)。アフターライトフラグ414がリセットの場合(図2のステップA14のN)またはアドレス不連続でライトコマンドを発行しそれが完了した場合(図2のステップA16)はコマンドアドレス21をバッファアドレス412とライトスタートアドレス416に格納し(図2のステップA17、A18)、ライト転送カウント415にライトデータ数を設定する(図2のステップA19)。
以上により、バッファ42へのライトデータの格納の準備ができたのでバッファ42にライトデータを格納し、格納したデータ分バッファアドレス412を加算する(図2のステップA21、A22)。バッファ42へライトデータの格納が完了したら固定長バス制御部2へライトコマンドの完了リプライを発行する(図2のステップA23)。これにより、可変長バス6は固定長バス5から連続したデータはバーストデータとして読み出すことができる。
次に、タイマ監視部413の動作について図3に示すフローチャートを使用して説明する。固定長バス5からライトコマンドを受信しライトアフターフラグ414がセットされると、タイマ監視部413はタイマを起動させ、一定時間待ち合わせる(図3のステップB1)。タイムアウトが発生すると可変長バス制御部3へバッファ42内のライトコマンドを発行しアフターライトフラグ414のリセットを行う(図3のB2、B3)。これにより、不連続のデータであることを知らずに後続のデータを永続的に待ち続けることを回避することができる。
(第二実施例)
本発明第二実施例のバスブリッジを図4を参照して説明する。図4は第二実施例のバスブリッジの構成図である。第二実施例では、固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、アドレスフラグ解析部417は、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定する。
すなわち、図4において、タイマ監視部413の代わりにアドレスフラグ解析部417を実装する。なお、本発明を実施する場合は固定長バス5の仕様でアドレスが連続する場合はこれを明示的に示すためにコマンド中のアドレスフラグをセットすることとする。
固定長バス5からライトコマンドを受信するとアドレスフラグ解析部417はコマンド中のアドレスフラグをチェックし、セットされていれば、つまり次のライトコマンドもアドレスが連続するのであればライトデータをバッファ42に格納しライト転送カウント415とバッファアドレス412を更新する。アドレスフラグがリセットの場合は、つまり今回のライトコマンドで連続アドレスが終了する場合でライトデータをバッファ42に格納し、ライト転送カウント415を更新した後に可変長バス制御部3へバッファ内のライトコマンドの発行を行う。
このように明示的にアドレスが連続することを示すことにより、一定時間待ち合わせる必要がなくなり、可変長バス6へのライトコマンド出力が即時に実行できる。
また、第一実施例で必要であった連続性判定部20およびバッファアドレス412は不要になり、構成を簡単化することができる。
(第三実施例)
本発明第三実施例のバスブリッジを図5を参照して説明する。図5は第三実施例のバスブリッジの構成図である。第三実施例では、図5に示すように、固定長バス5に入出力装置7−1、7−2、7−3、…が複数接続されていてそれぞれ論理的なチャネル番号が割り当てられている。固定長バス5ではどの装置から発行されたコマンドか前記論理チャネル番号がコマンド中に示される。
バスブリッジ1では論理チャネル番号に対応した複数のプリフェッチバッファ4−0、4−1、4−2、…が実装されていて、固定長バス5で受信したコマンドの対応した論理チャネル番号について処理を行う。こうすることで固定長バス5に接続された異なる装置から交互にコマンドを受信した場合でもプリフェッチバッファが有効に動作できるようになる。
(第四実施例)
本実施例は、汎用の情報処理装置にインストールすることにより、その情報処理装置に本実施例のバスブリッジに相応する機能を実現させるプログラムとして実現することができる。このプログラムは、記録媒体に記録されて情報処理装置にインストールされ、あるいは通信回線を介して情報処理装置にインストールされることにより当該情報処理装置に、本実施例のバスブリッジに相応する機能を実現させることができる。
本発明によれば、可変長バスでの無駄なバスサイクルを省略することができ、バス占有時間を低減することができる。また、バッファへのライトで固定長バスへの完了リプライを応答しているので完了リプライの応答時間短縮が実現できる。これにより、固定長バスおよび可変長バスを互いに有効利用することができる。
第一実施例のバスブリッジの構成図。 第一実施例のバスブリッジの動作を示すフローチャート。 第一実施例のタイマ監視部の動作を示すフローチャート。 第二実施例のバスブリッジの構成図。 第三実施例のバスブリッジの構成図。
符号の説明
1 バスブリッジ
2 固定長バス制御部
3 可変長バス制御部
4、4−0、4−1、4−2 プリフェッチバッファ
5 固定長バス
6 可変長バス
7−1、7−2、7−3 装置
20 連続性判定部
21 コマンドアドレス
41 バッファ制御部
42 バッファ
410 バーストライト転送発行部
411 プリフェッチリードフラグ
412 バッファアドレス
413 タイマ監視部
414 アフターライトフラグ
415 ライト転送カウント
416 ライトスタートアドレス
417 アドレスフラグ解析部

Claims (14)

  1. 固定長データが転送される固定長バスと可変長データが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジにおいて、
    前記固定長バスから受け取った固定長データの連続性を判定する連続性判定手段と、
    この連続性判定手段の判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積する固定長データ蓄積手段と、
    前記連続性判定手段の判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間に前記固定長データ蓄積手段に一時蓄積された固定長データ群を一つのバースト転送データとして前記可変長バスに送出する固定長データ群送出手段と
    を備えたことを特徴とするバスブリッジ。
  2. 前記連続性判定手段は、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定するアドレス連続性検出手段を備えた請求項1記載のバスブリッジ。
  3. 前記連続性判定手段は、前記ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定する手段を備えた請求項2記載のバスブリッジ。
  4. 前記固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、
    前記連続性判定手段は、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定する連続性明示フラグ検出手段を備えた請求項1記載のバスブリッジ。
  5. 前記固定長バスに接続された複数のデバイス対応に、前記連続性判定手段および前記固定長データ蓄積手段および前記固定長データ群蓄積手段をそれぞれ含む主要機能ブロックが複数設けられた
    請求項1記載のバスブリッジ。
  6. 固定長データが転送される固定長バスと可変長データが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジに適用されるデータ転送方法において、
    前記固定長バスから受け取った固定長データの連続性を判定する連続性判定ステップと、
    このステップの判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積する固定長データ蓄積ステップと、
    前記判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間に一時蓄積された固定長データ群を一つのバースト転送データとして前記可変長バスに送出する固定長データ群送出ステップと
    を実行することを特徴とするデータ転送方法。
  7. 前記連続性判定ステップとして、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定するステップを実行する請求項6記載のデータ転送方法。
  8. 前記連続性判定ステップとして、前記ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定するステップを実行する請求項7記載のデータ転送方法。
  9. 前記固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、
    前記連続性判定ステップとして、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定するステップを実行する
    請求項6記載のデータ転送方法。
  10. 前記固定長バスに接続された複数のデバイス対応に、前記連続性判定ステップおよび前記固定長データ蓄積ステップおよび前記固定長データ群蓄積ステップをそれぞれ実行する主要機能ブロックが複数設けられた
    請求項6記載のデータ転送方法。
  11. 固定長データが転送される固定長バスと可変長データが転送される可変長バスとの間に設けられ、これらのバス相互間のデータ受け渡しを制御するバスブリッジに適用されるプログラムにおいて、
    情報処理装置にインストールすることにより、その情報処理装置に、
    前記固定長バスから受け取った固定長データの連続性を判定する連続性判定機能と、
    この連続性判定機能の判定結果が連続性有りを示すときには、当該連続性を有する固定長データ群を一時蓄積する固定長データ蓄積機能と、
    前記連続性判定機能の判定結果が連続性有りから無しに遷移したときには、連続性有りと判定されてから無しと判定されるまでの間に前記固定長データ蓄積機能に一時蓄積された固定長データ群を一つのバースト転送データとして前記可変長バスに送出する固定長データ群送出機能と
    を実現させることを特徴とするプログラム。
  12. 前記連続性判定機能として、個々の固定長データに付与されたライトコマンドアドレスの連続性を検出することにより当該固定長データの連続性を判定するアドレス連続性検出機能を実現させる請求項11記載のプログラム。
  13. 前記連続性判定機能として、前記ライトコマンドアドレスの連続性の如何に関わらずデータ受信間隔が所定時間以上経過した場合には当該データを不連続として判定する機能を実現させる請求項12記載のプログラム。
  14. 前記固定長データには、自データが一連のデータにおける一部分であることを明示する連続性明示フラグが設定され、
    前記連続性判定機能として、個々の固定長データに付与された前記連続性明示フラグに基づき当該固定長データの連続性を判定する連続性明示フラグ検出機能を実現させる請求項11記載のプログラム。
JP2005055666A 2005-03-01 2005-03-01 バスブリッジおよびデータ転送方法およびプログラム Pending JP2006243890A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005055666A JP2006243890A (ja) 2005-03-01 2005-03-01 バスブリッジおよびデータ転送方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005055666A JP2006243890A (ja) 2005-03-01 2005-03-01 バスブリッジおよびデータ転送方法およびプログラム

Publications (1)

Publication Number Publication Date
JP2006243890A true JP2006243890A (ja) 2006-09-14

Family

ID=37050271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005055666A Pending JP2006243890A (ja) 2005-03-01 2005-03-01 バスブリッジおよびデータ転送方法およびプログラム

Country Status (1)

Country Link
JP (1) JP2006243890A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012123717A (ja) * 2010-12-10 2012-06-28 Mitsubishi Electric Corp データ処理装置
US9703731B2 (en) 2014-07-04 2017-07-11 Socionext Inc. Data transfer apparatus and data transfer method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589031A (ja) * 1991-09-30 1993-04-09 Toshiba Corp マイクロプロセツサ
JPH11232214A (ja) * 1998-02-17 1999-08-27 Hitachi Ltd 情報処理装置用プロセッサおよびその制御方法
JP2002366511A (ja) * 2001-06-11 2002-12-20 Nec Eng Ltd バス調停回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589031A (ja) * 1991-09-30 1993-04-09 Toshiba Corp マイクロプロセツサ
JPH11232214A (ja) * 1998-02-17 1999-08-27 Hitachi Ltd 情報処理装置用プロセッサおよびその制御方法
JP2002366511A (ja) * 2001-06-11 2002-12-20 Nec Eng Ltd バス調停回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012123717A (ja) * 2010-12-10 2012-06-28 Mitsubishi Electric Corp データ処理装置
US9703731B2 (en) 2014-07-04 2017-07-11 Socionext Inc. Data transfer apparatus and data transfer method

Similar Documents

Publication Publication Date Title
CN111615692A (zh) 数据搬运方法、计算处理装置、设备及存储介质
KR100874073B1 (ko) 버스의 전송 채널에 대역폭을 할당하기 위한 방법 및 장치
JP2010211322A (ja) ネットワークプロセッサ、受信コントローラ、及びデータ受信処理方法
US20030172203A1 (en) Automated transfer of a data unit comprising a plurality of fundamental data units between a host device and a storage medium
JP2006243890A (ja) バスブリッジおよびデータ転送方法およびプログラム
JP5741245B2 (ja) 画像処理装置、画像処理制御方法及び画像処理制御プログラム
US8375238B2 (en) Memory system
JP2014167763A (ja) 電子機器及びその制御方法
JP2003323397A (ja) インターフェース用ブリッジ装置
US8073999B2 (en) Data input-output control apparatus
JPH10307787A (ja) バッファメモリ装置
JP5334173B2 (ja) データ転送システム及びリトライ制御方法
JP4603054B2 (ja) スケーラブルバス構造
JPWO2020156797A5 (ja)
JP6631370B2 (ja) マイクロコンピュータ及び電子制御装置
JP3266184B2 (ja) 入出力制御方法とその装置
JP2005301714A (ja) マルチcpuシステム、そのデータ転送方法、及びそのプログラム
JPH0581165A (ja) データ転送回路
JP3450214B2 (ja) データ処理装置およびデータ処理方法
WO2010061482A1 (ja) 試験装置、シリアル伝送システム、プログラム、および、記録媒体
JP2006092077A (ja) バスシステム
JP2933039B2 (ja) 通信用コントローラ
JP3056169B2 (ja) データ送受信方式とその方法
CN117176667A (zh) 流量控制的方法、设备、计算机设备和存储介质
JP2002215567A (ja) Usb制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080213

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110111