JPWO2020156797A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2020156797A5 JPWO2020156797A5 JP2021534351A JP2021534351A JPWO2020156797A5 JP WO2020156797 A5 JPWO2020156797 A5 JP WO2020156797A5 JP 2021534351 A JP2021534351 A JP 2021534351A JP 2021534351 A JP2021534351 A JP 2021534351A JP WO2020156797 A5 JPWO2020156797 A5 JP WO2020156797A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- data processing
- store instruction
- status
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000872 buffer Substances 0.000 claims 41
- 238000000034 method Methods 0.000 claims 14
- 230000006870 function Effects 0.000 claims 6
- 230000002776 aggregation Effects 0.000 claims 4
- 238000004220 aggregation Methods 0.000 claims 4
- 230000005540 biological transmission Effects 0.000 claims 4
- 238000004590 computer program Methods 0.000 claims 2
- 230000001934 delay Effects 0.000 claims 2
- 230000011664 signaling Effects 0.000 claims 2
- 230000007547 defect Effects 0.000 claims 1
Claims (25)
- 入出力ストア命令(30)をハンドリングするためのデータ処理システム(210)であって、入出力バス・コントローラ(20)によって少なくとも1つの入出力バス(22)に通信連結されたシステム・ネスト(18)を備え、
コア(12)、システム・ファームウェア(10)、および非同期コア・ネスト・インターフェース(14)を備えるデータ処理ユニット(216)を少なくともさらに備え、
前記データ処理ユニット(216)が、集約バッファ(16)を介して前記システム・ネスト(18)に通信連結され、
前記システム・ネスト(18)が、前記入出力バス(22)に通信連結された少なくとも1つの外部デバイス(214)からデータを非同期的にロードすること、または前記少なくとも1つの外部デバイス(214)にデータを非同期的にストアすること、あるいはその両方を行うように構成され、
前記非同期コア・ネスト・インターフェース(14)が、複数の入出力ステータス・バッファ(24)を伴う入出力ステータス・アレイ(44)、アレイ管理兼アクセス・ロジック(46)を備え、
(i)前記データ処理システム(210)上で動くオペレーティング・システムが、アドレスを通じたオフセットを伴う入出力機能、移送されることになるデータ、または移送されることになるデータへのポインタ、あるいはその両方、およびデータの長さを少なくとも指定する前記入出力ストア命令(30)を発行すること、
(ii)前記データ処理ユニット(216)が、前記入出力ストア命令(30)で指定された前記アドレスによって前記入出力機能を識別するように構成されること、
(iii)前記データ処理ユニット(216)が、アドレス空間およびゲスト・インスタンス・レベルで前記入出力機能へのアクセスが許可されるかどうかを検証するように構成され、前記ゲストが前記データ処理システム(210)上で動くこと、
(iv)前記データ処理ユニット(216)が、前記システム・ネスト(18)における前記入出力ストア命令(30)の実行が完了する前に、前記入出力ストア命令(30)を完了させるように構成されること、
(v)前記システム・ファームウェア(10)が、前記入出力ストア命令(30)の非同期実行中に前記データ処理ユニット(216)によってエラーが検出された場合、失敗した前記非同期実行の前記データを伝送することを、割込みを通じて前記オペレーティング・システムに通知するように構成されること、
(vi)前記アレイ管理兼アクセス・ロジック(46)が、前記ストア命令(30)の完了を収集し、受信した完了メッセージに基づいて前記入出力ステータス・バッファ(24)を更新すること、
(vii)前記データ処理ユニット(216)が、待ち状態のストア命令(30)の完了についての情報をストアするために入出力ステータス・バッファ(24)が利用可能になるまで、前記ストア命令の実行(30)を遅らせること
を含む、データ処理システム(210)。 - 前記データ処理ユニット(216)が、待ち状態のストア命令(30)の完了についての情報をストアするために入出力ステータス・バッファ(24)が利用可能になるまで、非同期ストア命令(30)または同期ストア命令(30)あるいはその両方の実行を遅らせる、請求項1に記載のデータ処理システム。
- さらに、前記入出力ステータス・バッファ(24)が、前記システム・ネスト(18)から、または前記入出力バス・コントローラ(20)から、あるいはその両方からメッセージ状態を、具体的には、前記システム・ネスト(18)から完了ステータスを収集する、請求項1または2に記載のデータ処理システム。
- 前記メッセージ状態または前記完了ステータスあるいはその両方が、入出力ステータス・バッファ・インデックスで番号を付けられる、請求項3に記載のデータ処理システム。
- 前記集約バッファ(16)が、前記非同期コア・ネスト・インターフェース(14)に非同期バス(38)を介して通信連結される、請求項1ないし4のいずれか一項に記載のデータ処理システム。
- 前記データが、前記データの前記長さが8バイトを超える場合、非同期伝送メカニズムを通じて前記入出力ストア命令(30)によって、早期完了メッセージとともに複数のデータ・パケットで前記集約バッファ(16)に移送され、そうでなければ、前記データが、1つのデータ・パケットで移送される、請求項1ないし5のいずれか一項に記載のデータ処理システム。
- 前記システム・ファームウェア(10)が、前記入出力ストア命令(30)をハンドリングするための非同期入出力ドライバ・コード(32)を含む、請求項1ないし6のいずれか一項に記載のデータ処理システム。
- 前記コア(12)が、前記非同期入出力ドライバ・コード(32)のステータス情報のためのメモリ要件をハンドリングするための非同期セットアップ・コード(34)を備える、請求項7に記載のデータ処理システム。
- 前記非同期コア・ネスト・インターフェース(14)が、ローカル完了に伴い前記データを転送するための非同期コア・ネスト・インターフェース転送構成要素(36)を備える、請求項1ないし8のいずれか一項に記載のデータ処理システム。
- 前記集約バッファ(16)が、リクエストを送信した後、再使用のための空きがあるというメッセージを配信するための早期完了ロジック(26)を備える、請求項1ないし9のいずれか一項に記載のデータ処理システム。
- 前記システム・ファームウェア(10)が、前記入出力ステータス・アレイ(44)内の入出力ステータス・バッファ(24)をアロケート/デアロケートすること、または新しいストア命令(30)の開始を始めること、あるいはその両方を行うアレイ管理ロジック(42)を備える、請求項1ないし10のいずれか一項に記載のデータ処理システム。
- システム・メッセージが、
- 階層型物理ターゲット・アドレス、
- SMTスレッドまたは集約バッファ識別子の発生源を確認すること、
- データの長さ、
- 入出力バス・アドレス、
- 入出力ステータス・バッファ・インデックス
のうちの1つを含む、請求項1ないし11のいずれか一項に記載のデータ処理システム。 - データ処理システム(210)の少なくとも1つの外部デバイス(214)への入出力ストア命令(30)をハンドリングするための方法であって、前記データ処理システム(210)が、
入出力バス・コントローラ(20)によって少なくとも1つの入出力バス(22)に通信連結されたシステム・ネスト(18)を備え、
コア(12)、システム・ファームウェア(10)、および非同期コア・ネスト・インターフェース(14)を備えるデータ処理ユニット(216)を少なくともさらに備え、
前記データ処理ユニット(216)が、集約バッファ(16)を介して前記システム・ネスト(18)に通信連結され、
前記外部デバイス(214)が、前記入出力バス(22)に通信連結され、
前記非同期コア・ネスト・インターフェース(14)が、複数の入出力ステータス・バッファ(24)を伴う入出力ステータス・アレイ(44)、アレイ管理兼アクセス・ロジック(46)を備え、
前記方法が、
(i)前記データ処理システム(210)上で動くオペレーティング・システムが、アドレスを通じたオフセットを伴う入出力機能、移送されることになるデータ、または移送されることになるデータへのポインタ、あるいはその両方、およびデータの長さを少なくとも指定する前記入出力ストア命令(30)を発行すること、
(ii)前記データ処理ユニット(216)が、前記入出力ストア命令(30)で指定された前記アドレスによって前記入出力機能を識別するように構成されること、
(iii)前記データ処理ユニット(216)が、アドレス空間およびゲスト・インスタンス・レベルで前記入出力機能へのアクセスが許可されるかどうかを検証するように構成され、前記ゲストが前記データ処理システム(210)上で動くこと、
(iv)前記データ処理ユニット(216)が、前記システム・ネスト(18)における前記入出力ストア命令(30)の実行が完了する前に、前記入出力ストア命令(30)を完了させるように構成されること、
(v)前記システム・ファームウェア(10)が、前記入出力ストア命令(30)の非同期実行中に前記データ処理ユニット(216)によってエラーが検出された場合、失敗した前記非同期実行の前記データを伝送することを、割込みを通じて前記オペレーティング・システムに通知するように構成されること、
(vi)前記アレイ管理兼アクセス・ロジック(46)が、前記ストア命令(30)の完了メッセージを収集し、受信した完了メッセージに基づいて前記入出力ステータス・バッファ(24)を更新すること、
(vii)前記データ処理ユニット(216)が、待ち状態のストア命令(30)の完了についての情報をストアするために入出力ステータス・バッファ(24)が利用可能になるまで、前記ストア命令の実行(30)を遅らせること
を含む、方法。 - 前記データ処理ユニット(216)が、待ち状態のストア命令(30)の完了についての情報をストアするために入出力ステータス・バッファ(24)が利用可能になるまで、非同期ストア命令(30)または同期ストア命令(30)あるいはその両方の実行を遅らせる、請求項13に記載の方法。
- さらに、前記入出力ステータス・バッファ(24)が、前記システム・ネスト(18)から、または前記入出力バス・コントローラ(20)から、あるいはその両方からメッセージ状態を、具体的には、前記システム・ネスト(18)から完了ステータスを収集し、前記メッセージ状態または前記完了ステータスあるいはその両方が、入出力ステータス・バッファ・インデックスで番号を付けられる、請求項13または14に記載の方法。
- 前記システム・ファームウェア(10)が、前記入出力ステータス・アレイ(44)内の入出力ステータス・バッファ(24)をアロケート/デアロケートすること、または新しいストア命令(30)の開始を始めること、あるいはその両方を行うアレイ管理ロジック(42)を備える、請求項15に記載の方法。
- (i)前記オペレーティング・システムが、前記入出力ストア命令(30)を発行すること、
(ii)前記システム・ファームウェア(10)が、空いている入出力ステータス・バッファ・インデックスをアロケートし、利用可能な、空いている入出力ステータス・バッファ・インデックスがない場合、空いている入出力ステータス・バッファ・インデックスを待つこと、
(iii)前記システム・ファームウェア(10)が、非同期送信エンジンに前記ストア命令(30)を投入し、別のストア命令によってブロックされた場合、前記ストア命令が完了するまで待つこと、
(iv)前記データの前記長さに応じて、前記データの長さが8バイトを超える場合、システム・メッセージによって前記データが送信されるまで前記システム・ファームウェア(10)が待つ間、ストア・ブロックの全てのデータが前記集約バッファ(16)に転送されるまで前記集約バッファ(16)にデータ・パケットを送信するために、前記システム・ファームウェア(10)が前記システム・メッセージを繰り返し発行し、そうでなければ、
前記集約バッファ(16)に前記データを送信するために、前記システム・ファームウェア(10)がシステム・メッセージを発行すること、
(v)前記集約バッファ(16)が完了メッセージを送信するのを待つ間、単一のネスト・メッセージとして前記データを非同期的に前記入出力バス・コントローラ(20)に転送するために、前記システム・ファームウェア(10)が、前記集約バッファ(16)へのシステム・メッセージを発行すること、
(vi)前記集約バッファ(16)が、前記システム・ネスト(18)に前記ネスト・メッセージを投入することであって、前記集約バッファ(16)が、送信動作の直後、再使用のための空きがある、投入すること、前記システム・ファームウェア(10)にシグナリングを返すこと、次に、前記集約バッファ(16)が、再使用のための空きがあるというメッセージを送信すること、
(vii)前記システム・ネスト(18)が、ターゲット位置に前記メッセージを転送すること、
(viii)前記入出力バス・コントローラ(20)が、前記メッセージを受信し、データ・フレーム内のデータを前記入出力バスに転送すること、
(ix)前記入出力バス・コントローラ(20)が、前記システム・ネスト(18)に完了メッセージを送信すること、
(x)前記システム・ネスト(18)が、発信元の前記集約バッファ(16)に前記完了メッセージを転送すること、
(xi)前記集約バッファ(16)が、前記非同期コア・ネスト・インターフェース(14)に完了を転送すること、
(xii)前記非同期コア・ネスト・インターフェース(14)が、前記入出力ステータス・バッファ・インデックスのための前記入出力ステータス・バッファ(24)に前記完了ステータスをストアし、前記システム・ファームウェア(10)に動作の完了をシグナリングすること、
(xiii)前記システム・ファームウェア(10)が、前記入出力ステータス・バッファ・インデックスによって入出力ステータス・バッファのトラッキングを更新すること、
(xiv)エラーの場合、前記システム・ファームウェア(10)が、前記オペレーティング・システムに欠陥を非同期的にシグナリングすること
をさらに含む、請求項13ないし16のいずれか一項に記載の方法。 - 前記データの前記長さが8バイトを超える場合、非同期伝送メカニズムを通じて前記入出力ストア命令(30)によって、早期完了メッセージとともに複数のデータ・パケットで前記集約バッファ(16)に前記データをさらに移送する、請求項13ないし17のいずれか一項に記載の方法。
- さらに、前記システム・ファームウェア(10)が、前記入出力ストア命令(30)をハンドリングするための非同期入出力ドライバ・コード(32)を使用する、請求項13ないし18のいずれか一項に記載の方法。
- さらに、前記コア(12)が、前記非同期入出力ドライバ・コード(32)のステータス情報のためのメモリ要件をハンドリングするための非同期セットアップ・コード(34)を使用する、請求項19に記載の方法。
- さらに、前記非同期コア・ネスト・インターフェース(14)が、ローカル完了に伴い前記データを転送するための非同期コア・ネスト・インターフェース転送構成要素(36)を使用する、請求項13ないし20のいずれか一項に記載の方法。
- さらに、前記集約バッファ(16)が、リクエストを送信した後、再使用のための空きがあるというメッセージを配信するための早期完了ロジック(26)を使用する、請求項13ないし21のいずれか一項に記載の方法。
- システム・メッセージが、
- 階層型物理ターゲット・アドレス、
- SMTスレッドまたは集約バッファ識別子の発生源を確認すること、
- データの長さ、
- 入出力バス・アドレス、
- 入出力ステータス・バッファ・インデックス
のうちの1つを含む、請求項13ないし22のいずれか一項に記載の方法。 - 請求項13ないし23のいずれか一項に記載の方法をコンピュータに実行させる、コンピュータ・プログラム。
- 請求項24に記載の前記コンピュータ・プログラムをコンピュータ可読ストレージ媒体に記録した、ストレージ媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19154735 | 2019-01-31 | ||
EP19154735.5 | 2019-01-31 | ||
PCT/EP2020/050757 WO2020156797A1 (en) | 2019-01-31 | 2020-01-14 | Handling an input/output store instruction |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2022518349A JP2022518349A (ja) | 2022-03-15 |
JPWO2020156797A5 true JPWO2020156797A5 (ja) | 2022-06-22 |
JP7379491B2 JP7379491B2 (ja) | 2023-11-14 |
Family
ID=65275983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021534351A Active JP7379491B2 (ja) | 2019-01-31 | 2020-01-14 | 入出力ストア命令をハンドリングする方法、システム、およびプログラム |
Country Status (7)
Country | Link |
---|---|
US (2) | US11074203B2 (ja) |
EP (1) | EP3918467A1 (ja) |
JP (1) | JP7379491B2 (ja) |
CN (1) | CN113366438A (ja) |
SG (1) | SG11202104428PA (ja) |
WO (1) | WO2020156797A1 (ja) |
ZA (1) | ZA202105522B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI767175B (zh) | 2019-01-31 | 2022-06-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
TWI773959B (zh) | 2019-01-31 | 2022-08-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
JP7324282B2 (ja) | 2019-01-31 | 2023-08-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 入出力ストア命令をハンドリングする方法、システム、およびプログラム |
WO2020156797A1 (en) | 2019-01-31 | 2020-08-06 | International Business Machines Corporation | Handling an input/output store instruction |
Family Cites Families (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2273317B1 (ja) * | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
US4947316A (en) | 1983-12-29 | 1990-08-07 | International Business Machines Corporation | Internal bus architecture employing a simplified rapidly executable instruction set |
US5131081A (en) | 1989-03-23 | 1992-07-14 | North American Philips Corp., Signetics Div. | System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers |
US5317739A (en) | 1992-03-30 | 1994-05-31 | International Business Machines Corp. | Method and apparatus for coupling data processing systems |
US5548735A (en) * | 1993-09-15 | 1996-08-20 | International Business Machines Corporation | System and method for asynchronously processing store instructions to I/O space |
US5553302A (en) | 1993-12-30 | 1996-09-03 | Unisys Corporation | Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data |
JPH07302200A (ja) * | 1994-04-28 | 1995-11-14 | Hewlett Packard Co <Hp> | 順次付けロード動作および順序付け記憶動作を強制する命令を有するコンピュータのロード命令方法。 |
US5548788A (en) | 1994-10-27 | 1996-08-20 | Emc Corporation | Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory |
DE19631289A1 (de) * | 1996-08-02 | 1998-02-05 | Ibm | Verfahren zum Testen eines Protokollumsetzers und Protokollumsetzer |
US6072781A (en) | 1996-10-22 | 2000-06-06 | International Business Machines Corporation | Multi-tasking adapter for parallel network applications |
US6085277A (en) | 1997-10-15 | 2000-07-04 | International Business Machines Corporation | Interrupt and message batching apparatus and method |
US6247097B1 (en) | 1999-01-22 | 2001-06-12 | International Business Machines Corporation | Aligned instruction cache handling of instruction fetches across multiple predicted branch instructions |
US6189088B1 (en) | 1999-02-03 | 2001-02-13 | International Business Machines Corporation | Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location |
US6496277B1 (en) | 1999-07-23 | 2002-12-17 | Xerox Corporation | Data flow control and storage facility for an image reproduction system |
US6725348B1 (en) | 1999-10-13 | 2004-04-20 | International Business Machines Corporation | Data storage device and method for reducing write misses by completing transfer to a dual-port cache before initiating a disk write of the data from the cache |
US6490647B1 (en) | 2000-04-04 | 2002-12-03 | International Business Machines Corporation | Flushing stale data from a PCI bus system read prefetch buffer |
US6578102B1 (en) | 2000-04-18 | 2003-06-10 | International Business Machines Corporation | Tracking and control of prefetch data in a PCI bus system |
US7042881B1 (en) | 2001-06-29 | 2006-05-09 | Cisco Technology, Inc. | Asynchronous transfer mode system and method to verify a connection |
US7178019B2 (en) | 2003-11-13 | 2007-02-13 | Hewlett-Packard Development Company, L.P. | Networked basic input output system read only memory |
US7234004B2 (en) * | 2003-12-19 | 2007-06-19 | International Business Machines Corporation | Method, apparatus and program product for low latency I/O adapter queuing in a computer system |
US7200626B1 (en) | 2004-01-22 | 2007-04-03 | Unisys Corporation | System and method for verification of a quiesced database copy |
US7079978B2 (en) | 2004-05-24 | 2006-07-18 | International Business Machines Corporation | Apparatus, system, and method for abbreviated library calibration |
US7467325B2 (en) * | 2005-02-10 | 2008-12-16 | International Business Machines Corporation | Processor instruction retry recovery |
US7631097B2 (en) | 2005-07-21 | 2009-12-08 | National Instruments Corporation | Method and apparatus for optimizing the responsiveness and throughput of a system performing packetized data transfers using a transfer count mark |
US7827433B1 (en) | 2007-05-16 | 2010-11-02 | Altera Corporation | Time-multiplexed routing for reducing pipelining registers |
US7870351B2 (en) | 2007-11-15 | 2011-01-11 | Micron Technology, Inc. | System, apparatus, and method for modifying the order of memory accesses |
US7941627B2 (en) | 2008-02-01 | 2011-05-10 | International Business Machines Corporation | Specialized memory move barrier operations |
US7991981B2 (en) | 2008-02-01 | 2011-08-02 | International Business Machines Corporation | Completion of asynchronous memory move in the presence of a barrier operation |
US8867344B2 (en) | 2008-07-21 | 2014-10-21 | Mediatek Inc. | Methods for bus data transmission and systems utilizing the same |
US8650335B2 (en) | 2010-06-23 | 2014-02-11 | International Business Machines Corporation | Measurement facility for adapter functions |
US8566480B2 (en) * | 2010-06-23 | 2013-10-22 | International Business Machines Corporation | Load instruction for communicating with adapters |
JP5680466B2 (ja) | 2011-03-29 | 2015-03-04 | 三菱重工業株式会社 | 並列処理システム及び並列処理システムの動作方法 |
WO2015057857A1 (en) | 2013-10-15 | 2015-04-23 | Mill Computing, Inc. | Computer processor employing dedicated hardware mechanism controlling the initialization and invalidation of cache lines |
US20150261535A1 (en) * | 2014-03-11 | 2015-09-17 | Cavium, Inc. | Method and apparatus for low latency exchange of data between a processor and coprocessor |
US10120681B2 (en) | 2014-03-14 | 2018-11-06 | International Business Machines Corporation | Compare and delay instructions |
US9588914B2 (en) | 2014-04-09 | 2017-03-07 | International Business Machines Corporation | Broadcast and unicast communication between non-coherent processors using coherent address operations |
US9460019B2 (en) * | 2014-06-26 | 2016-10-04 | Intel Corporation | Sending packets using optimized PIO write sequences without SFENCEs |
US9477481B2 (en) | 2014-06-27 | 2016-10-25 | International Business Machines Corporation | Accurate tracking of transactional read and write sets with speculation |
GB2531011A (en) * | 2014-10-07 | 2016-04-13 | Ibm | Initializing I/O Devices |
US9542201B2 (en) | 2015-02-25 | 2017-01-10 | Quanta Computer, Inc. | Network bios management |
US9971545B1 (en) * | 2016-03-23 | 2018-05-15 | Crossbar, Inc. | Non-volatile write and read cache for storage media |
US10248509B2 (en) | 2016-11-16 | 2019-04-02 | International Business Machines Corporation | Executing computer instruction including asynchronous operation |
PL3812900T3 (pl) | 2016-12-31 | 2024-04-08 | Intel Corporation | Systemy, sposoby i aparaty do obliczania heterogenicznego |
US10452278B2 (en) | 2017-03-24 | 2019-10-22 | Western Digital Technologies, Inc. | System and method for adaptive early completion posting using controller memory buffer |
US10606591B2 (en) * | 2017-10-06 | 2020-03-31 | International Business Machines Corporation | Handling effective address synonyms in a load-store unit that operates without address translation |
JP7324282B2 (ja) | 2019-01-31 | 2023-08-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 入出力ストア命令をハンドリングする方法、システム、およびプログラム |
TWI773959B (zh) | 2019-01-31 | 2022-08-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
TWI767175B (zh) | 2019-01-31 | 2022-06-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
WO2020156797A1 (en) | 2019-01-31 | 2020-08-06 | International Business Machines Corporation | Handling an input/output store instruction |
-
2020
- 2020-01-14 WO PCT/EP2020/050757 patent/WO2020156797A1/en unknown
- 2020-01-14 JP JP2021534351A patent/JP7379491B2/ja active Active
- 2020-01-14 EP EP20700224.7A patent/EP3918467A1/en active Pending
- 2020-01-14 CN CN202080011699.5A patent/CN113366438A/zh active Pending
- 2020-01-14 SG SG11202104428PA patent/SG11202104428PA/en unknown
- 2020-01-29 US US16/775,679 patent/US11074203B2/en active Active
-
2021
- 2021-06-22 US US17/354,302 patent/US11579874B2/en active Active
- 2021-08-03 ZA ZA2021/05522A patent/ZA202105522B/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6735642B2 (en) | DMA doorbell | |
US7761642B2 (en) | Serial advanced technology attachment (SATA) and serial attached small computer system interface (SCSI) (SAS) bridging | |
JP4917175B2 (ja) | I/o動作の状態を判別するコンピュータ・プログラム、装置、及び方法 | |
JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
EP2312457B1 (en) | Data processing apparatus, data processing method and computer-readable medium | |
JP2022519985A (ja) | 入出力ストア命令をハンドリングする方法、システム、およびプログラム | |
JP7379491B2 (ja) | 入出力ストア命令をハンドリングする方法、システム、およびプログラム | |
JP2000293436A (ja) | パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート | |
US7466716B2 (en) | Reducing latency in a channel adapter by accelerated I/O control block processing | |
CN105824604A (zh) | 多输入多输出处理器流水线数据同步装置及方法 | |
JPWO2020156797A5 (ja) | ||
JPWO2020156798A5 (ja) | ||
US20080147906A1 (en) | DMA Transferring System, DMA Controller, and DMA Transferring Method | |
JPWO2020156796A5 (ja) | ||
JPWO2020157594A5 (ja) | ||
JP2010198171A (ja) | Usbホストコントローラ、及びusbホストコントローラの制御方法 | |
EP3588319B1 (en) | Memory module | |
JP2001067298A (ja) | ハブ及びポート・アーキテクチャーを有する転送制御装置における低速ポートについての障害を防止するための書込み要求キューの使用 | |
JPWO2013062109A1 (ja) | I/oデバイス制御システムおよびi/oデバイス制御方法 | |
JP2011113163A (ja) | Ioアクセス通信システムにおけるエンドポイント間通信制御装置および方法 | |
JP2006139766A (ja) | 情報処理装置 | |
JPH0680503B2 (ja) | 相互問い合わせ要求に優先権を与える方法及び装置 | |
JP7036226B2 (ja) | 演算処理装置及びその制御方法 | |
JP5587530B2 (ja) | エンジン・プロセッサ連携システム及び連携方法 | |
JP6698353B2 (ja) | 情報処理装置、dma転送制御方法およびdma転送制御プログラム |