JPWO2020157594A5 - - Google Patents
Download PDFInfo
- Publication number
- JPWO2020157594A5 JPWO2020157594A5 JP2021535244A JP2021535244A JPWO2020157594A5 JP WO2020157594 A5 JPWO2020157594 A5 JP WO2020157594A5 JP 2021535244 A JP2021535244 A JP 2021535244A JP 2021535244 A JP2021535244 A JP 2021535244A JP WO2020157594 A5 JPWO2020157594 A5 JP WO2020157594A5
- Authority
- JP
- Japan
- Prior art keywords
- asynchronous
- data
- data processing
- input
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (25)
- 入出力ストア命令(30)をハンドリングするためのデータ処理システム(210)であって、
入出力バス・コントローラ(20)によって少なくとも1つの入出力バス(22)に通信連結されたシステム・ネスト(18)を備え、
コア(12)、システム・ファームウェア(10)、および非同期コア・ネスト・インターフェース(14)を備えるデータ処理ユニット(216)を少なくともさらに備え、
前記データ処理ユニット(216)が、集約バッファ(16)を介して前記システム・ネスト(18)に通信連結され、
前記システム・ネスト(18)が、前記入出力バス(22)に通信連結された少なくとも1つの外部デバイス(214)からデータを非同期的にロードすること、または少なくとも1つの外部デバイス(214)にデータを非同期的にストアすること、あるいはその両方を行うように構成され、
前記非同期コア・ネスト・インターフェース(14)が、複数の入出力ステータス・バッファ(24)を伴う入出力ステータス・アレイ(44)、および、アレイ管理兼アクセス・ロジック(46)を備え、
前記システム・ファームウェア(10)が、リトライ・バッファ(52)を備え、前記コア(12)が、分析兼リトライ・ロジック(54)を備え、
(i)前記データ処理システム(210)上で動くオペレーティング・システムが、アドレスを通じたオフセットを伴う入出力機能、移送されることになるデータ、または移送されることになるデータへのポインタ、あるいはその両方、およびデータの長さを少なくとも指定する前記入出力ストア命令(30)を発行すること、
(ii)前記データ処理ユニット(216)が、前記入出力ストア命令(30)で指定された前記アドレスによって前記入出力機能を識別するように構成されること、
(iii)前記データ処理ユニット(216)が、アドレス空間およびゲスト・インスタンス・レベルで前記入出力機能へのアクセスが許可されるかどうかを検証するように構成され、前記ゲストが前記データ処理システム(210)上で動くこと、
(iv)前記データ処理ユニット(216)が、前記システム・ネスト(18)における前記入出力ストア命令(30)の実行が完了する前に、前記入出力ストア命令(30)を完了させるように構成されること、
(v)前記システム・ファームウェア(10)が、前記入出力ストア命令(30)の非同期実行中に前記データ処理ユニット(216)によってエラーが検出された場合、割込みを通じて前記オペレーティング・システムに通知するように構成されること、
(vi)前記分析兼リトライ・ロジック(54)が、エラーを別々に検出して、前記ストア命令(30)が入出力バス(22)にまだ転送されていないことを前記データ処理システムによって保証すること、
(vii)前記リトライ・バッファ(52)が、システム・ハードウェア/ファームウェア(50)で前記ストア命令(30)を実行するというリトライのためにストア情報を維持すること、
(viii)前記分析兼リトライ・ロジック(54)が、エラーを分析し、リトライの可能性をチェックすること、
(ix)前記分析兼リトライ・ロジック(54)が、リトライをトリガすること
を含む、データ処理システム(210)。 - 前記分析兼リトライ・ロジック(54)が、リトライ・エラーの数をカウントすること、および、エラー検出の閾値をチェックすること、および、失敗したリトライの数を前記オペレーティング・システムにレポートすることである、請求項1に記載のデータ処理システム。
- 前記集約バッファ(16)が、前記非同期コア・ネスト・インターフェース(14)に非同期バス(38)を介して通信連結される、請求項1ないし2のいずれか一項に記載のデータ処理システム。
- 前記データが、前記データの前記長さが8バイトを超える場合、非同期伝送メカニズムを通じて前記入出力ストア命令(30)によって、早期完了メッセージとともに複数のデータ・パケットで前記集約バッファ(16)に移送され、そうでなければ、前記データが、1つのデータ・パケットで移送される、請求項1ないし3のいずれか一項に記載のデータ処理システム。
- 前記システム・ファームウェア(10)が、前記入出力ストア命令(30)をハンドリングするための非同期入出力ドライバ・コード(32)を含む、請求項1ないし4のいずれか一項に記載のデータ処理システム。
- 前記コア(12)が、前記非同期入出力ドライバ・コード(32)のステータス情報のためのメモリ要件をハンドリングするための非同期セットアップ・コード(34)を備える、請求項5に記載のデータ処理システム。
- 前記非同期コア・ネスト・インターフェース(14)が、ローカル完了に伴い前記データを転送するための非同期コア・ネスト・インターフェース転送構成要素(36)を備える、請求項1ないし6のいずれか一項に記載のデータ処理システム。
- 前記集約バッファ(16)が、リクエストを送信した後、再使用のための空きがあるというメッセージを配信するための早期完了ロジック(26)を備える、請求項1ないし7のいずれか一項に記載のデータ処理システム。
- 前記システム・ファームウェア(10)が、前記入出力ステータス・アレイ(44)内の入出力ステータス・バッファ(24)をアロケート/デアロケートすること、または新しいストア命令(30)の開始を始めること、あるいはその両方を行うアレイ管理ロジック(42)を備える、請求項1ないし8のいずれか一項に記載のデータ処理システム。
- 前記非同期入出力ドライバ・コード(32)が、各入出力動作のコピーを前記リトライ・バッファ(52)にストアし、前記非同期入出力ドライバ・コード(32)がエラーを検出した場合、制御を前記分析兼リトライ・ロジック(54)に移す、請求項1ないし9のいずれか一項に記載のデータ処理システム。
- 前記分析兼リトライ・ロジック(54)が、
- 失敗したストア命令(30)を判定すること、
- 前記ストア命令(30)の入出力機能を判定すること、
- 閾値を下回る場合、リトライ可能なエラーについてリトライを始めること、
- 前記非同期コア・ネスト・インターフェース(14)でエラーが発生し、前記閾値を超過した場合、前記入出力機能についての全ての未処理のリクエストを削除し、前記入出力機能をエラー状態にセットし、前記オペレーティング・システムに非同期エラーをシグナリングすること、
- 致命的なエラーが発生した場合、前記エラーの発生源を判定し、前記発生源が前記システム・ネスト(18)である場合、全てを削除し、全ての関与する入出力機能をエラー状態にセットし、前記オペレーティング・システムに非同期エラーをシグナリングし、前記発生源が前記入出力バス・コントローラ(20)である場合、前記入出力バス・コントローラ(20)に付随する入出力機能についての全ての未処理のリクエストを削除し、全ての入出力機能をエラー状態にセットし、前記オペレーティング・システムに非同期エラーをシグナリングすること
を行う、請求項1ないし10のいずれか一項に記載のデータ処理システム。 - システム・メッセージが、
- 階層型物理ターゲット・アドレス、
- SMTスレッドまたは集約バッファ識別子の発生源を確認すること、
- データの長さ、
- 入出力バス・アドレス、
- 入出力ステータス・バッファ・インデックス
のうちの1つを含む、請求項1ないし11のいずれか一項に記載のデータ処理システム。 - データ処理システム(210)の少なくとも1つの外部デバイス(214)への入出力ストア命令(30)をハンドリングするための方法であって、前記データ処理システム(210)が、
入出力バス・コントローラ(14)によって少なくとも1つの入出力バス(22)に通信連結されたシステム・ネスト(10)を備え、
コア(12)、システム・ファームウェア(10)、および非同期コア・ネスト・インターフェース(14)を備えるデータ処理ユニット(216)を少なくともさらに備え、
前記データ処理ユニット(216)が、集約バッファ(16)を介して前記システム・ネスト(18)に通信連結され、
前記外部デバイス(214)が、前記入出力バス(22)に通信連結され、
前記非同期コア・ネスト・インターフェース(14)が、複数の入出力ステータス・バッファ(24)を伴う入出力ステータス・アレイ(44)、および、アレイ管理兼アクセス・ロジック(46)を備え、
前記システム・ファームウェア(10)が、リトライ・バッファ(52)を備え、前記コア(12)が、分析兼リトライ・ロジック(54)を備え、前記方法が、
(i)前記データ処理システム(210)上で動くオペレーティング・システムが、アドレスを通じたオフセットを伴う入出力機能、移送されることになるデータ、または移送されることになるデータへのポインタ、あるいはその両方、およびデータの長さを少なくとも指定する前記入出力ストア命令(30)を発行すること、
(ii)前記データ処理ユニット(216)が、前記入出力ストア命令(30)で指定された前記アドレスによって前記入出力機能を識別するように構成されること、
(iii)前記データ処理ユニット(216)が、アドレス空間およびゲスト・インスタンス・レベルで前記入出力機能へのアクセスが許可されるかどうかを検証するように構成され、前記ゲストが前記データ処理システム(210)上で動くこと、
(iv)前記データ処理ユニット(216)が、前記システム・ネスト(18)における前記入出力ストア命令(30)の実行が完了する前に、前記入出力ストア命令(30)を完了させるように構成されること、
(v)前記システム・ファームウェア(10)が、前記入出力ストア命令(30)の非同期実行中に前記データ処理ユニット(216)によってエラーが検出された場合、割込みを通じて前記オペレーティング・システムに通知するように構成されること、
(vi)前記分析兼リトライ・ロジック(54)が、エラーを別々に検出して、前記ストア命令(30)が入出力バス(22)にまだ転送されていないことを前記データ処理システムによって保証すること、
(vii)前記リトライ・バッファ(52)が、システム・ハードウェア/ファームウェア(50)で前記ストア命令(30)を実行するというリトライのためにストア情報を維持すること、
(viii)前記分析兼リトライ・ロジック(54)が、エラーを分析し、リトライの可能性をチェックすること、
(ix)前記分析兼リトライ・ロジック(54)が、リトライをトリガすること
を含む、方法。 - 前記分析兼リトライ・ロジック(54)が、リトライ・エラーの数をカウントすること、および、エラー検出の閾値をチェックすること、および、失敗したリトライの数を前記オペレーティング・システムにレポートすることである、請求項13に記載の方法。
- (i)前記オペレーティング・システムが、前記入出力ストア命令(30)を発行すること、
(ii)前記システム・ファームウェア(10)が、空いている入出力ステータス・バッファ・インデックスをアロケートし、利用可能な、空いている入出力ステータス・バッファ・インデックスがない場合、空いている入出力ステータス・バッファ・インデックスを待つこと、
(iii)前記システム・ファームウェア(10)が、非同期送信エンジンに前記ストア命令(30)を投入し、別のストア命令によってブロックされた場合、前記ストア命令が完了するまで待つこと、
(iv)前記データの前記長さに応じて、前記データの長さが8バイトを超える場合、システム・メッセージによって前記データが送信されるまで前記システム・ファームウェア(10)が待つ間、ストア・ブロックの全てのデータが前記集約バッファ(16)に転送されるまで前記集約バッファ(16)にデータ・パケットを送信するために、前記システム・ファームウェア(10)が前記システム・メッセージを繰り返し発行し、そうでなければ、
前記集約バッファ(16)に前記データを送信するために、前記システム・ファームウェア(10)がシステム・メッセージを発行すること、
(v)前記集約バッファ(16)が完了メッセージを送信するのを待つ間、単一のネスト・メッセージとして前記データを非同期的に前記入出力バス・コントローラ(20)に転送するために、前記システム・ファームウェア(10)が、前記集約バッファ(16)へのシステム・メッセージを発行すること、
(vi)前記集約バッファ(16)が、前記システム・ネスト(18)に前記ネスト・メッセージを投入することであって、前記集約バッファ(16)が、送信動作の直後、再使用のための空きがある、投入すること、前記システム・ファームウェア(10)にシグナリングを返すこと、次に、前記集約バッファ(16)が、再使用のための空きがあるというメッセージを送信すること、
(vii)前記システム・ネスト(18)が、ターゲット位置に前記メッセージを転送すること、
(viii)前記入出力バス・コントローラ(20)が、前記メッセージを受信し、データ・フレーム内のデータを前記入出力バスに転送すること、
(ix)前記入出力バス・コントローラ(20)が、前記システム・ネスト(18)に完了メッセージを送信すること、
(x)前記システム・ネスト(18)が、発信元の前記集約バッファ(16)に前記完了メッセージを転送すること、
(xi)前記集約バッファ(16)が、前記非同期コア・ネスト・インターフェース(14)に完了を転送すること、
(xii)前記非同期コア・ネスト・インターフェース(14)が、前記入出力ステータス・バッファ・インデックスのための前記入出力ステータス・バッファ(24)に完了ステータスをストアし、前記システム・ファームウェア(10)に動作の完了をシグナリングすること、
(xiii)前記システム・ファームウェア(10)が、前記入出力ステータス・バッファ・インデックスによって入出力ステータス・バッファのトラッキングを更新すること、
(xiv)エラーの場合、前記システム・ファームウェア(10)が、前記オペレーティング・システムに欠陥を非同期的にシグナリングすること
をさらに含む、請求項13または14に記載の方法。 - 前記データの前記長さが8バイトを超える場合、非同期伝送メカニズムを通じて前記入出力ストア命令(30)によって、早期完了メッセージとともに複数のデータ・パケットで前記集約バッファ(16)に前記データをさらに移送する、請求項13ないし15のいずれか一項に記載の方法。
- さらに、前記システム・ファームウェア(10)が、前記入出力ストア命令(30)をハンドリングするための非同期入出力ドライバ・コード(32)を使用する、請求項13ないし16のいずれか一項に記載の方法。
- さらに、前記コア(12)が、前記非同期入出力ドライバ・コード(32)のステータス情報のためのメモリ要件をハンドリングするための非同期セットアップ・コード(34)を使用する、請求項17に記載の方法。
- さらに、前記非同期コア・ネスト・インターフェース(14)が、ローカル完了に伴い前記データを転送するための非同期コア・ネスト・インターフェース転送構成要素(36)を使用する、請求項13ないし18のいずれか一項に記載の方法。
- さらに、前記集約バッファ(16)が、リクエストを送信した後、再使用のための空きがあるというメッセージを配信するための早期完了ロジック(26)を使用する、請求項13ないし19のいずれか一項に記載の方法。
- システム・メッセージが、
- 階層型物理ターゲット・アドレス、
- SMTスレッドまたは集約バッファ識別子の発生源を確認すること、
- データの長さ、
- 入出力バス・アドレス、
- 入出力ステータス・バッファ・インデックス
のうちの1つを含む、請求項13ないし20のいずれか一項に記載の方法。 - 前記非同期入出力ドライバ・コード(32)が、各入出力動作のコピーを前記リトライ・バッファ(52)にストアし、前記非同期入出力ドライバ・コード(32)がエラーを検出した場合、制御を前記分析兼リトライ・ロジック(54)に移す、請求項13ないし21のいずれか一項に記載の方法。
- 前記分析兼リトライ・ロジック(54)が、
- 失敗したストア命令(30)を判定すること、
- 前記ストア命令(30)の入出力機能を判定すること、
- 閾値を下回る場合、リトライ可能なエラーについてリトライを始めること、
- 前記非同期コア・ネスト・インターフェース(14)でエラーが発生し、前記閾値を超過した場合、前記入出力機能についての全ての未処理のリクエストを削除し、前記入出力機能をエラー状態にセットし、前記オペレーティング・システムに非同期エラーをシグナリングすること、
- 致命的なエラーが発生した場合、前記エラーの発生源を判定し、前記発生源が前記システム・ネスト(18)である場合、全てを削除し、全ての関与する入出力機能をエラー状態にセットし、前記オペレーティング・システムに非同期エラーをシグナリングし、前記発生源が前記入出力バス・コントローラ(20)である場合、前記入出力バス・コントローラ(20)に付随する入出力機能についての全ての未処理のリクエストを削除し、全ての入出力機能をエラー状態にセットし、前記オペレーティング・システムに非同期エラーをシグナリングすること
を行う、請求項13ないし22のいずれか一項に記載の方法。 - 請求項13ないし23にいずれか一項に記載の方法をコンピュータに実行させる、コンピュータ・プログラム。
- 請求項24に記載の前記コンピュータ・プログラムをコンピュータ可読ストレージ媒体に記録した、ストレージ媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP19154740 | 2019-01-31 | ||
EP19154740.5 | 2019-01-31 | ||
PCT/IB2020/050339 WO2020157594A1 (en) | 2019-01-31 | 2020-01-16 | Handling an input/output store instruction |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2022519985A JP2022519985A (ja) | 2022-03-28 |
JPWO2020157594A5 true JPWO2020157594A5 (ja) | 2022-06-22 |
JP7324282B2 JP7324282B2 (ja) | 2023-08-09 |
Family
ID=65275987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021535244A Active JP7324282B2 (ja) | 2019-01-31 | 2020-01-16 | 入出力ストア命令をハンドリングする方法、システム、およびプログラム |
Country Status (6)
Country | Link |
---|---|
US (2) | US11068266B2 (ja) |
JP (1) | JP7324282B2 (ja) |
CN (1) | CN113366457B (ja) |
DE (1) | DE112020000146T5 (ja) |
GB (1) | GB2593852B (ja) |
WO (1) | WO2020157594A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020157594A1 (en) | 2019-01-31 | 2020-08-06 | International Business Machines Corporation | Handling an input/output store instruction |
TWI767175B (zh) | 2019-01-31 | 2022-06-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
SG11202104428PA (en) | 2019-01-31 | 2021-05-28 | Ibm | Handling an input/output store instruction |
TWI773959B (zh) | 2019-01-31 | 2022-08-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
EP4127940A1 (en) * | 2020-05-08 | 2023-02-08 | Huawei Technologies Co., Ltd. | Remote direct memory access with offset values |
CN113741311B (zh) * | 2021-09-16 | 2023-03-10 | 深圳市软赢科技有限公司 | 具有子周期高频处理功能的总线控制系统及方法 |
CN114706820B (zh) * | 2022-05-18 | 2022-09-06 | 北京卡普拉科技有限公司 | 异步i/o请求的调度方法、系统、电子设备及介质 |
Family Cites Families (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2273317B1 (ja) | 1974-05-28 | 1976-10-15 | Philips Electrologica | |
US4947316A (en) | 1983-12-29 | 1990-08-07 | International Business Machines Corporation | Internal bus architecture employing a simplified rapidly executable instruction set |
US5131081A (en) | 1989-03-23 | 1992-07-14 | North American Philips Corp., Signetics Div. | System having a host independent input/output processor for controlling data transfer between a memory and a plurality of i/o controllers |
US5317739A (en) | 1992-03-30 | 1994-05-31 | International Business Machines Corp. | Method and apparatus for coupling data processing systems |
US5548735A (en) * | 1993-09-15 | 1996-08-20 | International Business Machines Corporation | System and method for asynchronously processing store instructions to I/O space |
US5553302A (en) | 1993-12-30 | 1996-09-03 | Unisys Corporation | Serial I/O channel having independent and asynchronous facilities with sequence recognition, frame recognition, and frame receiving mechanism for receiving control and user defined data |
JPH07302200A (ja) | 1994-04-28 | 1995-11-14 | Hewlett Packard Co <Hp> | 順次付けロード動作および順序付け記憶動作を強制する命令を有するコンピュータのロード命令方法。 |
US5548788A (en) | 1994-10-27 | 1996-08-20 | Emc Corporation | Disk controller having host processor controls the time for transferring data to disk drive by modifying contents of the memory to indicate data is stored in the memory |
DE19631289A1 (de) | 1996-08-02 | 1998-02-05 | Ibm | Verfahren zum Testen eines Protokollumsetzers und Protokollumsetzer |
US6072781A (en) | 1996-10-22 | 2000-06-06 | International Business Machines Corporation | Multi-tasking adapter for parallel network applications |
US6085277A (en) | 1997-10-15 | 2000-07-04 | International Business Machines Corporation | Interrupt and message batching apparatus and method |
US6269360B1 (en) * | 1998-04-24 | 2001-07-31 | International Business Machines Corporation | Optimization of ordered stores on a pipelined bus via self-initiated retry |
US6247097B1 (en) | 1999-01-22 | 2001-06-12 | International Business Machines Corporation | Aligned instruction cache handling of instruction fetches across multiple predicted branch instructions |
US6189088B1 (en) | 1999-02-03 | 2001-02-13 | International Business Machines Corporation | Forwarding stored dara fetched for out-of-order load/read operation to over-taken operation read-accessing same memory location |
US6496277B1 (en) | 1999-07-23 | 2002-12-17 | Xerox Corporation | Data flow control and storage facility for an image reproduction system |
US6725348B1 (en) | 1999-10-13 | 2004-04-20 | International Business Machines Corporation | Data storage device and method for reducing write misses by completing transfer to a dual-port cache before initiating a disk write of the data from the cache |
US6490647B1 (en) | 2000-04-04 | 2002-12-03 | International Business Machines Corporation | Flushing stale data from a PCI bus system read prefetch buffer |
US6578102B1 (en) | 2000-04-18 | 2003-06-10 | International Business Machines Corporation | Tracking and control of prefetch data in a PCI bus system |
US7042881B1 (en) | 2001-06-29 | 2006-05-09 | Cisco Technology, Inc. | Asynchronous transfer mode system and method to verify a connection |
US7178019B2 (en) * | 2003-11-13 | 2007-02-13 | Hewlett-Packard Development Company, L.P. | Networked basic input output system read only memory |
US7234004B2 (en) | 2003-12-19 | 2007-06-19 | International Business Machines Corporation | Method, apparatus and program product for low latency I/O adapter queuing in a computer system |
US7200626B1 (en) | 2004-01-22 | 2007-04-03 | Unisys Corporation | System and method for verification of a quiesced database copy |
US7079978B2 (en) | 2004-05-24 | 2006-07-18 | International Business Machines Corporation | Apparatus, system, and method for abbreviated library calibration |
US7467325B2 (en) | 2005-02-10 | 2008-12-16 | International Business Machines Corporation | Processor instruction retry recovery |
US7631097B2 (en) * | 2005-07-21 | 2009-12-08 | National Instruments Corporation | Method and apparatus for optimizing the responsiveness and throughput of a system performing packetized data transfers using a transfer count mark |
US7594144B2 (en) * | 2006-08-14 | 2009-09-22 | International Business Machines Corporation | Handling fatal computer hardware errors |
US7827433B1 (en) | 2007-05-16 | 2010-11-02 | Altera Corporation | Time-multiplexed routing for reducing pipelining registers |
US7870351B2 (en) | 2007-11-15 | 2011-01-11 | Micron Technology, Inc. | System, apparatus, and method for modifying the order of memory accesses |
US7941627B2 (en) | 2008-02-01 | 2011-05-10 | International Business Machines Corporation | Specialized memory move barrier operations |
US7991981B2 (en) | 2008-02-01 | 2011-08-02 | International Business Machines Corporation | Completion of asynchronous memory move in the presence of a barrier operation |
US8867344B2 (en) | 2008-07-21 | 2014-10-21 | Mediatek Inc. | Methods for bus data transmission and systems utilizing the same |
US8566480B2 (en) | 2010-06-23 | 2013-10-22 | International Business Machines Corporation | Load instruction for communicating with adapters |
US8650335B2 (en) | 2010-06-23 | 2014-02-11 | International Business Machines Corporation | Measurement facility for adapter functions |
JP5680466B2 (ja) | 2011-03-29 | 2015-03-04 | 三菱重工業株式会社 | 並列処理システム及び並列処理システムの動作方法 |
WO2015057828A1 (en) | 2013-10-15 | 2015-04-23 | Mill Computing, Inc. | Computer processor employing cache memory storing backless cache lines |
US9477550B2 (en) * | 2013-10-24 | 2016-10-25 | Globalfoundries Inc. | ECC bypass using low latency CE correction with retry select signal |
US20150261535A1 (en) | 2014-03-11 | 2015-09-17 | Cavium, Inc. | Method and apparatus for low latency exchange of data between a processor and coprocessor |
US10120681B2 (en) | 2014-03-14 | 2018-11-06 | International Business Machines Corporation | Compare and delay instructions |
US9588914B2 (en) * | 2014-04-09 | 2017-03-07 | International Business Machines Corporation | Broadcast and unicast communication between non-coherent processors using coherent address operations |
US9460019B2 (en) | 2014-06-26 | 2016-10-04 | Intel Corporation | Sending packets using optimized PIO write sequences without SFENCEs |
US9477481B2 (en) | 2014-06-27 | 2016-10-25 | International Business Machines Corporation | Accurate tracking of transactional read and write sets with speculation |
GB2531011A (en) | 2014-10-07 | 2016-04-13 | Ibm | Initializing I/O Devices |
US9542201B2 (en) * | 2015-02-25 | 2017-01-10 | Quanta Computer, Inc. | Network bios management |
CN105095022B (zh) * | 2015-07-31 | 2018-06-08 | 北京金山安全软件有限公司 | 一种数据备份方法及装置 |
US9971545B1 (en) | 2016-03-23 | 2018-05-15 | Crossbar, Inc. | Non-volatile write and read cache for storage media |
US9983877B2 (en) * | 2016-09-29 | 2018-05-29 | Intel Corporation | Automatic hardware ZLW insertion for IPU image streams |
US10248509B2 (en) | 2016-11-16 | 2019-04-02 | International Business Machines Corporation | Executing computer instruction including asynchronous operation |
PL3563235T3 (pl) | 2016-12-31 | 2023-03-13 | Intel Corporation | Systemy, sposoby i aparaty do obliczania heterogenicznego |
US10452278B2 (en) | 2017-03-24 | 2019-10-22 | Western Digital Technologies, Inc. | System and method for adaptive early completion posting using controller memory buffer |
US10606591B2 (en) | 2017-10-06 | 2020-03-31 | International Business Machines Corporation | Handling effective address synonyms in a load-store unit that operates without address translation |
TWI773959B (zh) | 2019-01-31 | 2022-08-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
SG11202104428PA (en) | 2019-01-31 | 2021-05-28 | Ibm | Handling an input/output store instruction |
TWI767175B (zh) | 2019-01-31 | 2022-06-11 | 美商萬國商業機器公司 | 用於處理輸入輸出儲存指令之資料處理系統、方法及電腦程式產品 |
WO2020157594A1 (en) | 2019-01-31 | 2020-08-06 | International Business Machines Corporation | Handling an input/output store instruction |
-
2020
- 2020-01-16 WO PCT/IB2020/050339 patent/WO2020157594A1/en active Application Filing
- 2020-01-16 DE DE112020000146.6T patent/DE112020000146T5/de active Pending
- 2020-01-16 CN CN202080011704.2A patent/CN113366457B/zh active Active
- 2020-01-16 GB GB2111895.5A patent/GB2593852B/en active Active
- 2020-01-16 JP JP2021535244A patent/JP7324282B2/ja active Active
- 2020-01-29 US US16/775,784 patent/US11068266B2/en active Active
-
2021
- 2021-06-18 US US17/351,647 patent/US11593107B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10459661B2 (en) | Stream identifier based storage system for managing an array of SSDs | |
JP4917175B2 (ja) | I/o動作の状態を判別するコンピュータ・プログラム、装置、及び方法 | |
GB2593852A (en) | Handling an input/output store instruction | |
US5526484A (en) | Method and system for pipelining the processing of channel command words | |
JP4744171B2 (ja) | 計算機システム及び記憶制御方法 | |
JP4658122B2 (ja) | Dmaコントローラ、ノード、データ転送制御方法、及びプログラム | |
US9336153B2 (en) | Computer system, cache management method, and computer | |
JPH077327B2 (ja) | データ転送方法 | |
WO2020232705A1 (zh) | 数据搬运方法、计算处理装置、设备及存储介质 | |
US9584268B2 (en) | Device level enablement of a communications protocol | |
US7143206B2 (en) | Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor | |
JPWO2020157594A5 (ja) | ||
JP5966243B2 (ja) | ストレージ装置及びストレージ装置の制御方法 | |
JPWO2020156798A5 (ja) | ||
JPWO2020156796A5 (ja) | ||
US8151028B2 (en) | Information processing apparatus and control method thereof | |
EP1761856A1 (en) | Computer system and method for queuing interrupt messages in a device coupled to a parallel communications bus | |
JPWO2020156797A5 (ja) | ||
CN1030487A (zh) | 在向量数据处理运算中从缺页故障中恢复的设备和方法 | |
US20110191638A1 (en) | Parallel computer system and method for controlling parallel computer system | |
JP6384359B2 (ja) | 分散共有メモリを有する情報処理装置、方法、および、プログラム | |
JPH0743687B2 (ja) | データ記憶サブシステム | |
JPH06105425B2 (ja) | データ記憶サブシステムとホスト・データ処理システム間のデータ転送方法 | |
JPS5932810B2 (ja) | 計算機システム | |
JP2018081346A (ja) | ストレージ装置、ストレージシステム、ストレージ制御方法、および、ストレージ制御プログラム |