JP4603054B2

JP4603054B2 - スケーラブルバス構造

Info

Publication number: JP4603054B2
Application number: JP2007558307A
Authority: JP
Inventors: ホフマン、リチャード・ゲラード; シャッファー、マーク・マイケル
Original assignee: Qualcomm Inc
Current assignee: Qualcomm Inc
Priority date: 2005-03-02
Filing date: 2006-03-02
Publication date: 2010-12-22
Anticipated expiration: 2026-03-02
Also published as: MX2007010586A; CN101164053A; EP1856619B1; IL185595A0; KR100927310B1; WO2006094254A1; US20060198388A1; US7617343B2; EP1856619A1; CN100595747C; KR20070116057A; JP2008532188A

Description

本開示は概してディジタルシステムに関し、より具体的にはスケーラブルバス構造に関する。

コンピュータは、キーパッドを数回、打鍵するだけで高度の処理作業を実行できることによって電子産業に革命をもたらした。これらの高度の作業は、バスを使用して高速で効率的な方法で互いに通信する極めて多くの複雑な部品を必要とする。バスはコンピュータ内の部品間のチャネルまたは経路である。

従来、コンピュータ内に存在する多くのバスは共用バスとして実装されていた。共用バスは、任意の数の部品が共通の経路またはチャネルを介して通信するための手段を提供する。近年では共用バス技術は、二地点間交換接続により大部分は置き換えられている。二地点間交換接続はバス上の２つの部品間の直接接続をもたらし、２つの部品は互いに通信している。複数の直接リンクが、いくつかの部品を同時に通信可能にするために使用されることができる。

典型的なコンピュータはシステムメモリを有するマイクロプロセッサを含む。高帯域幅のシステムバスが２つの部品間の通信をサポートするために使用されることができる。さらに、より低帯域幅の周辺装置にデータを転送するために使用されるより低性能の周辺バスもありうる。場合によっては、様々なリソースをプログラムするために使用される構成バスもありうる。ブリッジが、より高帯域幅のバスとより低帯域幅のバスとの間でデータを効率的に転送し、必要なプロトコル変換を行うために使用されることができる。これらのバスのそれぞれは、それらの間で性能要求に大幅な差異があるために従来は異なるプロトコルを用いて従来は実装されていた。

長年、コンピュータ内で多重バス構造を使用することにより実行可能な解決策がもたらされていた。しかし、面積および電力が集積回路に対する重大な設計上の考慮事項として持ち上がるにつれて、バス構造の複雑さを低減することがますます望ましくなっている。

本発明の１つの態様では、処理システムが送信チャネルおよび受信チャネルを有するバスを含み、送信チャネルは、複数のサブチャネルと、読出しおよび書込みアドレス位置、読出しおよび書込み制御信号、ならびに書込みデータを備える情報を各サブチャネル上でブロードキャストするように構成された送信部品と、書込みデータを格納し、任意のサブチャネル上でブロードキャストされた情報に応答して読出しデータを取り出し、取り出された読出しデータを受信チャネルで送信部品にブロードキャストするように構成された受信部品とを有する。送信部品は、サブチャネルごとに独立したシグナリングを受信部品に供給するようにさらに構成されており、独立したシグナリングは、受信部品が各サブチャネル上でブロードキャストされた情報の種類を決定することができるのに十分である。

本発明の他の態様では、バスを介して送信部品と受信部品との間で通信する方法が実行されることができる。バスは送信チャネルおよび受信チャネルを含み、送信チャネルは複数のサブチャネルを有する。方法は、読出しおよび書込みアドレス位置と、読出しおよび書込み制御信号と、書込みデータとを備える情報を各サブチャネル上で送信部品から受信部品にブロードキャストすることと、サブチャネルごとに独立したシグナリングを送信部品から受信部品に供給することと、独立したシグナリングは受信部品が各サブチャネル上でブロードキャストされた情報の種類を決定することができるのに十分であり、書込みデータを格納し、サブチャネルのうちのいずれか上でブロードキャストされた情報に応答して読出しデータを取り出すことと、取り出された読出しデータを受信チャネル上で送信部品にブロードキャストすることとを含む。

本発明の他の実施形態が下記の詳細説明から当業者にとって容易に明らかになり、本発明の様々な実施形態が例示として示され説明されていることは理解されよう。明らかなように、すべてが本発明の精神および範囲を逸脱することなく、本発明は他の異なる実施形態が可能であり、そのいくつかの詳細は様々な他の点で変更が可能である。したがって、図面および詳細説明は、実際は例示として見なされ、限定されるものではない。

本発明の態様は、添付図面で限定としてではなく例として説明されている

添付図面に関連して下記に記載される詳細説明は、本発明の様々な実施形態を説明するものであって、本発明が実施されることができる実施形態だけを表すものではない。詳細説明は、本発明の十分な理解をもたらすために特定の詳細を含む。しかし、本発明はこれらの特定の詳細なしに実施されることができることは当業者に明らかであろう。場合によっては、よく知られている構造および部品が本発明の概念を不明確にしないためにブロック図の形式で示されている。頭字語および他の記述用語は、便宜上のためにおよび簡単にするために単に使用されていてよく、本発明の範囲を限定するものではない。

処理システム内の様々な部品はバスを介して通信することができる。バスは、様々な部品の帯域幅要求をサポートするために幅およびクロック周波数に関してスケーラブルであってよい。バスは、すべてのスケーラブル構成に対して共通のアーキテクチャおよびシグナリングプロトコルを使用することもできる。これは、バスのシグナリングプロトコルを送信情報または受信情報のいずれかに必要なそれらの信号だけに減らすことによって実現されることができる。

バスアーキテクチャは、時分割多重方式で送信部品から受信部品に情報をブロードキャストするための一般的手段を提供する「送信チャネル」を含むことができる。「受信チャネル」が、送信チャネルと同一の信号プロトコルを使用して受信部品から送信部品に情報をブロードキャストするために使用されることができる。

図１はこのバスアーキテクチャを示す概念的ブロック図である。２つの部品間のバスを介する二地点間接続が処理システム内に示されている。処理システム１００は、１つまたは複数の処理機能を実行するように協働する部品の集合体であってよい。典型的には、処理システムはコンピュータであり、またはコンピュータ内に存在しており、情報を処理し取り出し格納することができる。処理システムは独立型のシステムであってよい。あるいは、処理システムは、例として携帯電話を含む任意の装置に組み込まれてよい。

処理システム１００の一実施形態では、バス１０６は送信部品１０２と受信部品１０４との間の専用バスである。処理システム１００の他の実施形態では、送信部品１０２はバス相互接続（図示せず）によりバス１０６を介する二地点間接続を用いて受信部品１０４と通信する。さらに、当業者が容易に理解するように、本開示中で説明される発明の態様は専用バスまたは二地点間交換接続に限定されるのではなく、例として共用バスを含む任意の種類のバス技術に適用されることができる。

送信部品１０２は、例としてマイクロプロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、直接メモリアクセスコントローラ、ブリッジ、プログラマブル論理部品、個別ゲートまたはトランジスタ論理回路、または他の任意の情報処理部品を含む任意の種類のバスマスタ部品であってよい。

受信部品１０４は、例としてレジスタ、メモリ、ブリッジ、または情報を取り出し格納することができる他の任意の部品を含む任意の記憶部品であってよい。受信部品の各アドレス位置での記憶容量は、特定の用途および全体の設計制約に応じて変えることができる。説明のために、受信部品はアドレス位置あたり１バイトの記憶容量を備えて説明される。

送信部品１０２は、受信部品１０４から読み出すまたは受信部品１０４に書き込むことができる。送信部品１０２が受信部品１０４に書き込む場合、送信部品はアドレス位置、適切な制御信号、およびペイロードを受信部品１０４に送信チャネル１０８上でブロードキャストすることができる。「ペイロード」は、特定の読出しまたは書込み動作、この場合は書込み動作に関連したデータを意味する。

制御信号は転送修飾子を含むことができる。用語「転送修飾子」は、読出し動作、書込み動作、または他のバス関連動作の属性を説明するパラメータを意味する。この場合、転送修飾子は、ペイロードに含まれるデータバイト数を示すために「ペイロードサイズ信号」を含むことができる。ペイロードが複数バイトである場合、受信部品１０４は、送信チャネル１０８上でブロードキャストされたアドレス位置より始まる順次アドレス位置のブロック内にペイロードを格納することができる。例として、送信装置１０２がアドレス位置１００_ＨＥＸに続いて４バイトペイロードをブロードキャストする場合、受信部品１０４は１００_ＨＥＸで始まり１０３_ＨＥＸで終わる順次アドレス位置のブロックにペイロードを書き込むことができる。

制御信号は書込みバイトイネーブルも含むことができる。「書込みバイトイネーブル」は、送信チャネル１０８上でどのバイトレーンが書込み動作用のペイロードをブロードキャストするために使用されるかを示すために使用されることができる。例として、３２ビット送信チャネル１０８上でブロードキャストされた２バイトペイロードは４バイトレーンのうちの２つを使用することができる。書込みバイトイネーブルは、送信チャネル１０８上で２バイトレーンのうちのどれがペイロードをブロードキャストするために使用されるかを受信部品１０４に示すために使用されることができる。

送信部品１０２が受信部品１０４から読み出す場合、アドレス位置および適切な転送修飾子だけが送信チャネル１０８上でブロードキャストされる必要がある情報であってよい。転送修飾子は、ペイロード内に含まれるデータバイト数を示すためにペイロードサイズ信号を含むことができる。受信部品１０４は、受信チャネル１１０上でブロードキャストを認識し、ペイロードを送信することができる。ペイロードが複数バイトである場合、受信部品１０４は、送信チャネル１０８上でブロードキャストされたアドレス位置で始まる順次アドレス位置のブロックからペイロードを読み出すことができる。例として、送信装置１０２がアドレス位置２００_ＨＥＸをブロードキャストし、４バイトペイロードを要求する場合、受信部品１０４は２００_ＨＥＸで始まり２０３_ＨＥＸで終わる順次アドレス位置のブロックからペイロードを取り出すことができる。

これまで説明された処理システムの実施形態では、送信部品１０２が送信チャネル１０８を完全に制御する。また、送信チャネル１０８および受信チャネル１１０は完全に独立しており、したがって送信部品によるアドレス位置、制御信号、および書込みデータのブロードキャストが受信部品１０４による読出しデータのブロードキャストと同時に起こることができる。「書込みデータ」は送信部品１０２によってブロードキャストされたデータを意味し、「読出しデータ」は受信部品１０４から読み出され、受信チャネル１１０上でブロードキャストされるデータを意味する。

処理システムの一実施形態では、書込み動作用のペイロードは、その対応するアドレス位置のブロードキャスト後に送信チャネル１０８上でブロードキャストされる。この実施形態では、１つまたは複数の読出し動作要求が書込み動作用のアドレス位置のブロードキャストとペイロードのブロードキャストとの間でインタリーブされることができるが、ペイロードは、新しい書込み動作が開始される前にブロードキャストされる。これらの条件の下では、受信部品１０４は任意の特定の書込み動作用のペイロードを容易に識別することができる。

処理システムの他の実施形態では、複数の書込み動作は、単一のペイロードをブロードキャストする前に送信チャネル１０８上で適切な制御信号と共に一連のアドレス位置をブロードキャストすることによって送信部品１０２により開始されることができる。この場合、受信部品１０４が送信チャネル１０８上でブロードキャストされた各ペイロードをその対応するアドレス位置と関係付けることができるプロトコルが使用されるべきである。プロトコルは、送信部品１０２が受信チャネル１１０上でブロードキャストされた各ペイロードを、送信チャネル１０８上でブロードキャストされたその対応するアドレス位置と関係付ける手段も提供すべきである。アドレス位置をペイロードと関係付ける１つの方法は暗黙アドレス指定方式によるものである。暗黙アドレス指定方式は、アドレス位置が書込み動作のためにブロードキャストされるのと同一の順序でペイロードのブロードキャストを送信チャネル１０８上で行うことができる。暗黙アドレス指定方式は、アドレス位置が読出し動作のために送信チャネル１０８上でブロードキャストされるのと同一の順序でペイロードのブロードキャストを受信チャネル１１０上で行うこともできる。

「転送タグ」が暗黙アドレス指定方式の代替として使用されることができる。送信部品１０２は、読出しおよび書込み動作ごとに転送タグを割り当てることができる。転送タグは、送信チャネル１０８上でブロードキャストされる転送修飾子内に含まれてよい。書込み動作の場合、送信部品１０２はペイロードと共に転送タグを送信することができ、受信部品１０４はペイロードを識別するために転送修飾子から再生される転送タグを使用することができる。読出し動作の場合、受信部品１０４はペイロードと共に再生された転送タグを送信することができ、送信部品はペイロードを識別するために転送タグを使用することができる。

これまでに説明された様々な概念は、任意の数のプロトコルを使用して実現されることができる。下記の詳細な説明では、バスプロトコルの一例が示されている。このバスプロトコルは、この種の発明の態様が任意の適切なプロトコルと共に使用されることができることを理解して、処理システムの発明の態様を説明するために示されている。送信チャネルに関する基本シグナリングプロトコルが表１で下記に示されている。当業者は、本明細書で説明されたバス構造の実際の実装形態でこのプロトコルを変えるおよび／またはこのプロトコルに信号を追加することが容易にできよう。

表２で下記に示されるように、同一のシグナリングプロトコルが受信チャネルのために使用されることができる。

このシグナリングプロトコルで使用されるＴｙｐｅフィールドの定義が表３に示される。

このシグナリングプロトコルでのＶａｌｉｄ信号およびＴｒａｎｓｆｅｒＡｃｋ信号の定義が表４に示される。

図２は、３２ビット送信チャネルおよび３２ビット受信チャネルを介する読出しおよび書込み動作を示すタイミング図である。システムクロック２０２は、送信部品と受信部品との間の通信を同期化するために使用されることができる。システムクロック２０２は１１クロックサイクルで示され、説明を簡単にするために各サイクルには順次、番号がつけられている。

書込み動作は、第２のクロックサイクル２０３中に送信部品によって開始されることができる。これは、書込み動作用のアドレス位置のブロードキャストを搬送するためにＶａｌｉｄ信号２０４をアサートしＴｙｐｅフィールド２０６を設定することによって実現されることができる。また、アドレス位置は送信チャネル２０８を介して受信部品にブロードキャストされることができる。このブロードキャストに応答して、受信部品はそのアドレスキュー内にアドレス位置を格納する。第２のクロックサイクル２０３の最後で送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出し、アドレス位置のブロードキャストが受信されたことを決定する。

アドレス位置のブロードキャストに続いて、第３のクロックサイクル２０５で書込み動作用の制御信号がブロードキャストされることができる。送信部品は、Ｖａｌｉｄ信号２０４をアサートしたままにしＴｙｐｅフィールド２０６を適切に変更することによって制御信号のブロードキャストを受信部品に通知することができる。制御信号のブロードキャストは、書込み動作用の転送修飾子および書込みバイトイネーブルを含むことができる。この場合、転送修飾子は、８バイトペイロードを示すペイロードサイズ信号を含むことができる。書込みバイトイネーブルは、８バイトペイロードが送信チャネル２０８のすべてのバイトレーン上でブロードキャストされることを示すことができる。受信部品は、ペイロードのブロードキャストが２クロックサイクルにわたってブロードキャストされることをこの情報から決定することができる。第３のクロック２０５の最後で送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出し、制御信号のブロードキャストが受信されたことを決定する。

書込み動作用のペイロードの第１の４バイトは、第４のクロックサイクル２０７中に送信チャネル２０８上でブロードキャストされることができる。送信部品は、ペイロードのブロードキャストを搬送するためにＶａｌｉｄ信号２０４をアサートしたままにしＴｙｐｅフィールド２０６を変更することによってペイロードのブロードキャストを受信部品に通知することができる。転送タグがない場合には受信部品は、上述した暗黙アドレス指定方式に基づいてペイロードの第１の４バイトとして書込みデータを認識する。このブロードキャストに応答して、ペイロードの第１の４バイトは受信部品に書き込まれることができる。第４のクロックサイクル２０７の最後で送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出し、ペイロードの第１の４バイトのブロードキャストが受信されたことを決定する。

後続のクロックサイクル２０９では、ペイロードの第２の４バイトが送信チャネル２０８上でブロードキャストされるとき、Ｖａｌｉｄ信号２０４およびＴｙｐｅフィールド２０６は変わらないままである。しかし、ＴｒａｎｓｆｅｒＡｃｋ信号２１０は、受信部品がブロードキャストを受け入れることができないことを示す受信部品によってもはやアサートされない。送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０がこの第５のクロックサイクル２０９の最後でアサートされないことを検出し、後続のクロックサイクル２１１でペイロードの第２の４バイトのブロードキャストを繰り返すことができる。送信部品が受信部品からＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出するまで、送信部品はあらゆるクロックサイクルでペイロードの第２の４バイトをブロードキャストし続けることができる。この場合、１回だけの繰返しのブロードキャストが必要とされ、ペイロードの第２の４バイトは第６のクロックサイクルで受信部品に書き込まれることができる。第６のクロックサイクル２１１の最後で送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出し、ペイロードの第２の４バイトのブロードキャストが受信されたことを決定する。

読出し動作は、第７のクロックサイクル２１３中に送信部品によって開始されることができる。これは、読出し動作用のアドレス位置のブロードキャストを搬送するためにＶａｌｉｄ信号２０４をアサートしＴｙｐｅフィールド２０６を設定することによって実現されることができる。次いでアドレス位置は、送信チャネル２０８を介して受信部品にブロードキャストされることができる。このブロードキャストに応答して、受信部品はそのアドレスキュー内にアドレス位置を格納する。第７のクロックサイクル２１３の最後で送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出し、アドレス位置のブロードキャストが受信されたことを決定する。

アドレス位置のブロードキャストに続いて、第８のクロックサイクル２１５で読出し動作用の制御信号がブロードキャストされることができる。送信部品は、Ｖａｌｉｄ信号２０４をアサートしたままにしＴｙｐｅフィールド２０６を適切に変更することによって制御信号のブロードキャストを受信部品に通知することができる。制御信号のブロードキャストは、読出し動作用の転送修飾子を含むことができる。この場合、転送修飾子は４バイトペイロードを示すペイロードサイズ信号を含むことができる。受信部品は、ペイロードのブロードキャストが１クロックサイクルにわたってブロードキャストされることができることをこの情報から決定することができる。第８のクロックサイクル２１５の最後で送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０のアサーションを検出し、制御信号のブロードキャストが受信されたことを決定する。

受信部品の読出し時間により、読出しデータが利用できる前に数クロックサイクルの遅延が起こりうる。４バイトペイロードが利用できると、受信部品はＶａｌｉｄ信号２１２をアサートし、受信チャネル２１６上でペイロードのブロードキャストを搬送するＴｙｐｅフィールド２１４をアサートすることができる。ＴｒａｎｓｆｅｒＡｃｋ信号２１８が送信部品によってアサートされるので、ペイロードのブロードキャストは１クロックサイクルで完了されることができる。受信部品は、第１０のクロックサイクル２１９の最後でＴｒａｎｓｆｅｒＡｃｋ信号２１８のアサーションを検出し、ペイロードのブロードキャストが受信されたことを決定する。

図３は、高性能バスを介する２つの部品間の二地点間接続を示す概念的ブロック図である。高性能バスの送信チャネル１０８および受信チャネル１１０は、各サブチャネルが３２ビット幅を有する複数のサブチャネルとして実装されることができる。実際の実装形態では、サブチャネルの数および各サブチャネルの幅は特定の用途の性能要求に応じて変えることができる。この例では、送信チャネルは４つの３２ビットサブチャネル１０８ａ〜１０８ｄを含み、受信チャネルは２つの３２ビットサブチャネル１１０ａ〜１１０ｂを含む。この実装形態は、例として、コンピュータ内のシステムバスまたは他の任意の高性能バスに適していてよい。用語「サブチャネル」は、ブロードキャストされる情報の種類に関してチャネル内で他の電線または導体と無関係に制御されることができる一群の電線または導体を意味する。例として、単一クロックサイクルで送信部品は１つのサブチャネル１０８ａ上で３２ビットアドレス位置と、他のサブチャネル１０８ｂ上で転送修飾子および書込みバイトイネーブルを含む３２ビットの制御信号と、残りの２つのサブチャネル１０８ｃおよび１０８ｄ上で８バイトの書込みデータとをブロードキャストすることができる。

これまでに説明された処理システムの様々な実施形態では、受信チャネルはペイロードのブロードキャストだけの専用であった。したがって、これらの実施形態では受信チャネルはサブチャネルに分割される必要はない。単一の６４ビット受信チャネルが実装され、それによってシグナリング要求を低減することができる。しかし、処理システムのいくつかの実施形態では、シングナリングプロトコルのＴｙｐｅフィールドは、受信チャネル１１０上で他の情報のブロードキャストを可能にするように拡張されることができる。例として、「書込み応答」が、データが受信部品１０４に書き込まれたことを送信部品に搬送するために受信チャネル１１０上でブロードキャストされることができる。書込み応答は、予備のＴｙｐｅフィールドのうちの１つを使用して受信チャネル１１０上でブロードキャストされることができる。その場合、読出しデータおよび書込み応答が受信チャネル１１０上で同時にブロードキャストされることができるように２つの無関係に制御される３２ビットサブチャネルを有することが有用であってよい。２つの３２ビットサブチャネルでは、次いで４バイトの読出しデータ、２バイトの読出しデータおよび１つの３２ビット書込み応答、または２つの３２ビット書込み応答を同時にブロードキャストすることが可能であってよい。一方、単一の６４ビット受信チャネル１１０は、任意の所与のクロックサイクルで読出しデータまたは書込み応答をサポートすることだけができてよい。

同様の方法で送信チャネルは、標準的コマンドなど、多くのバスプロトコルで共通である他の種類の情報のブロードキャストを含むように拡張されることもできる。例として、バスに接続されたマイクロプロセッサは、ＴＬＢＳｙｎｃコマンドまたはＴＬＢ無効コマンドなどの情報をシステム内の他の部品にブロードキャストする必要があってよい。これらのコマンドは、追加のシグナリングを必要とすることなくＴｙｐｅフィールドで分類されることができる。

サブチャネルのシグナリングは、設計者の好み、特定の用途、および全体の設計制約に応じて様々な方法で実現されてよい。処理システムの一実施形態では、各サブチャネルは独立したシグナリング能力を備えられてよい。より具体的には、各サブチャネルは、その独自のＴｙｐｅフィールドと同様にｖａｌｉｄ信号およびｔｒａｎｓｆｅｒａｃｋｎｏｗｌｅｄｇｅ信号を含むその独自のセットの信号を有する。この手法では、１つのサブチャネル上で受信部品からアサートされたＴｒａｎｓｆｅｒＡｃｋ信号を検出できないことが、他のサブチャネル上のブロードキャストに影響を与えない。この場合、送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号がクロックサイクルの最後でアサートされなかったサブチャネル上でブロードキャストだけを続ける必要がある。処理システムの代替実施形態では、独立したシグナリングはＴｙｐｅフィールドに限定されることができ、サブチャネルは共通のＶａｌｉｄ信号およびＴｒａｎｓｆｅｒＡｃｋ信号を共用することができる。この実施形態では、受信部品は、ブロードキャストがすべてのサブチャネル上で受信された場合だけＴｒａｎｓｆｅｒＡｃｋ信号をアサートするであろう。その結果、送信部品は、サブチャネルのうちの１つだけがクロックサイクルの最後でブロードキャストを認識しなかった場合でも各サブチャネル上でブロードキャストを続けるであろう。この手法はシグナリング要求を低減し、複数のサブチャネルにわたって独立したシグナリングを有する処理システムと比較して処理システムの複雑さを低減する。

図４は、独立したシグナリング能力を備える４つのサブチャネルを有する送信チャネル上での情報のブロードキャストを示す概念的タイミング図である。この例では、完全な８バイト書込みデータのペイロードのブロードキャストは、４つのサブチャネルにわたって単一クロックサイクル内で完了されることができる。より具体的には、第１のクロックサイクル４０１中に送信部品は、第１の書込み動作用に第１のサブチャネル１０８ａ上で３２ビットアドレス位置および第２のサブチャネル１０８ｂ上で３２ビットの制御信号をブロードキャストすることができる。同一のクロックサイクル中に送信部品は、第３のサブチャネル１０８ｃ上でより高次の４バイトペイロードおよび第４のサブチャネル１０８ｄ上でより低次の４バイトペイロードをブロードキャストすることもできる。送信部品は、サブチャネル１０８ａ〜１０８ｄごとにＶａｌｉｄ信号２０４ａ〜２０４ｄをアサートし適切なＴｙｐｅフィールド２０６ａ〜２０６ｄを設定することができる。

送信部品は、ＴｒａｎｓｆｅｒＡｃｋ信号２１０ａ〜２１０ｄが第１のクロックサイクル４０１の最後でサブチャネル１０８ａ〜１０８ｄごとにアサートされていることを検出し、次いで第２のクロックサイクル４０３中に２つの読出し動作を開始する。２つの読出し動作は、第１の読出し動作用に第１のサブチャネル１０８ａ上で３２ビットアドレス位置および第２のサブチャネル１０８ｂ上で３２ビットの制御信号をブロードキャストすることによって開始されることができる。送信部品は、第２の読出し動作用に第３のサブチャネル１０８ｃ上で３２ビットアドレス位置および第４のサブチャネル１０８ｄ上で３２ビット制御信号をブロードキャストすることもできる。送信部品は、サブチャネル１０８ａ〜１０８ｄごとにＶａｌｉｄ信号２０４ａ〜２０４ｄをアサートし、適切なＴｙｐｅフィールド２０６ａ〜２０６ｄを設定することができる。

送信部品は、ＴｒａｎｓｆｅｒＡｃｋ２１０ａ〜２１０ｄが第２のクロックサイクル４０３の最後でサブチャネル１０８ａ〜１０８ｄごとにアサートされていることを検出し、次いで第３のクロックサイクル４０５中に第２の書込み動作および第３の読出し動作を開始する。送信部品は、第２の書込み動作用に第１のサブチャネル１０８ａ上で３２ビットアドレス位置および第２のサブチャネル１０８ｂ上で３２ビットの制御信号をブロードキャストすることができる。送信部品は、第３の読出し動作用に第３のサブチャネル１０８ｃ上で３２ビットアドレス位置および第４のサブチャネル１０８ｄ上で３２ビットの制御信号をブロードキャストすることもできる。送信部品は、サブチャネル１０８ａ〜１０８ｄごとにＶａｌｉｄ信号２０４ａ〜２０４ｄをアサートし、適切なＴｙｐｅフィールド２０６ａ〜２０６ｄを設定することができる。

この例では、第３のクロックサイクル４０５の最後でＴｒａｎｓｆｅｒＡｃｋ信号２１０ａ〜２１０ｂが第１のサブチャネル１０８ａおよび第２のサブチャネル１０８ｂ上でアサートされているが、第３のサブチャネル１０８ｃおよび第４のサブチャネル１０８ｄ上ではアサートされていない。送信部品は、第３のサブチャネル１０８ｃ上および第４のサブチャネル１０８ｄ上でＴｒａｎｓｆｅｒＡｃｋ信号２１０ｃ〜２１０ｄがアサートされていないことを検出し、したがって、送信部品が第３の読出し動作用にアドレス位置および制御信号をブロードキャストし続けるべきであることを決定することができる。第３の読出し動作用のアドレス位置および制御信号が、第４のクロックサイクル４０７中に第３のサブチャネル１０８ｃ上および第４のサブチャネル１０８ｄ上でそれぞれブロードキャストされると示されているが、任意の後続のクロックサイクル中に任意のサブチャネル上でブロードキャストされてよい。

上述の例では受信部品は、第３の読出し動作用のアドレス位置および制御信号を１対としていずれも認識するように構成されている。しかし、処理システムのいくつかの実施形態では、受信部品は同一の読出しまたは書込み動作用にアドレス位置および制御信号を互いに無関係に認識するように構成されてよい。同様に、受信部品はペイロードのより高次バイトまたはより低次バイトを個々に認識するように構成されてよい。この場合、例として第３の読出し動作用の制御信号のブロードキャストを以前にブロードキャストされた同一の動作用のアドレス位置と関連付ける方法が必要である。これは様々な方法で実現されることができる。例として、読出しまたは書込み動作用のアドレス位置が受信部品によって送信され認識されると、次の読出しまたは書込み動作用のアドレスは、現在の読出しまたは書込み動作要求に関連する制御信号が受信部品によって受信され認識されるまでブロードキャストされない。同一の規則がペイロードのブロードキャストを包含するように拡張されることができる。例として、送信部品がペイロードのより高次バイト（ただし、ペイロードのより低次バイトではない）のブロードキャスト用のＴｒａｎｓｆｅｒＡｃｋ信号を検出する場合、次のペイロードは、現在のペイロードのより低次バイトのブロードキャストが受信部品によって受信され認識されるまでブロードキャストされない。

図４に戻ると、送信部品は第４のクロックサイクル４０７中に第２の書込み動作用のペイロードをブロードキャストすることができる。これは、各サブチャネル１０８ａ〜１０８ｂ上の適切なシグナリングを用いて第２の書込み動作用に第１のサブチャネル１０８ａ上でペイロードのより高次の４バイトおよび第２のサブチャネル１０８ｂ上でペイロードのより低次の４バイトをブロードキャストすることによって実現されることができる。送信部品は、各サブチャネル１０８ｃ〜１０８ｄ上で適切なシグナリングを用いて第３の読出し動作用に第３のサブチャネル１０８ｃ上で３２ビットアドレス位置および第４のサブチャネル１０８ｄ上で３２ビットの制御信号をブロードキャストすることもできる。送信部品は、サブチャネル１０８ａ〜１０８ｄごとにＶａｌｉｄ信号２０４ａ〜２０４ｄをアサートし、適切なＴｙｐｅフィールド２０６ａ〜２０６ｄを設定することができる。

図５は、共通のｖａｌｉｄ信号およびｔｒａｎｓｆｅｒａｃｋｎｏｗｌｅｄｇｅ信号を備える４つのサブチャネルを有する送信チャネル上での情報のブロードキャストを示す概念的タイミング図である。この例では、最初の２クロックサイクル中に実行されるバス動作は図４に関連して上述したバス動作と同様である。つまり、完全な書込み動作が第１のクロックサイクル４０１中に送信部品によって実行され、２つの読出し動作が第２のクロックサイクル４０３中に送信部品によって開始される。差異は、共通のＶａｌｉｄ信号２０４が送信部品によってアサートされ、共通のＴｒａｎｓｆｅｒＡｃｋ信号２１０が受信部品によってアサートされることだけである。

また、第３のクロックサイクル４０５中に実行されるバス動作は、図４に関連して説明された同一のクロック周期に関するバス動作と同様である。送信部品は、サブチャネル１０８ａ〜１０８ｂごとに適切なＴｙｐｅフィールド２０６ａ〜２０６ｂを用いて第１のサブチャネル１０８ａ上で３２ビットアドレス位置および第２のサブチャネル１０８ｂ上で３２ビットの制御信号をブロードキャストすることによって第２の書込み動作を開始する。同時に、送信部品は、サブチャネル１０８ｃ〜１０８ｄごとに適切なＴｙｐｅフィールド２０６ｃ〜２０６ｄを再び用いて第３のサブチャネル１０８ｃ上で３２ビットアドレス位置および第４のサブチャネル１０８ｄ上で３２ビットの制御信号をブロードキャストすることによって第３の読出し動作を開始する。送信部品は、ｖａｌｉｄ情報がサブチャネル１０８ａ〜１０８ｄ上でブロードキャストされていることを受信部品に示すためにＶａｌｉｄ信号２０４もアサートする。

第３のクロックサイクル４０５の最後で送信部品は、受信部品がＴｒａｎｓｆｅｒＡｃｋ信号２１０をアサートしたことを決定する。受信部品がＴｒａｎｓｆｅｒＡｃｋ信号２１０をアサートしないことは、ブロードキャストを認識できない単一のサブチャネルのブロードキャストに起因する可能性がある。その結果、送信部品は、第３のクロックサイクル４０５中にブロードキャストされたすべての情報を第４のクロックサイクル４０７中にブロードキャストし続けることになる。あるいは、送信部品は、後のクロックサイクル中に第２の書込み動作用および第３の読出し動作用のアドレス位置および制御信号を再ブロードキャストする、または複数のクロックサイクルにわたって同一のアドレス位置および制御信号を再ブロードキャストすることができる。例として、送信部品は、第４のクロックサイクル中に第２の書込み動作用のアドレス位置および制御信号をブロードキャストし、第５のクロックサイクルまたは他の任意のクロックサイクル中に第３の読出し動作用のアドレス位置および制御信号を再ブロードキャストすることができる。任意の特定のバス動作用のアドレス位置および制御信号は、同一クロックサイクル中に必ずしもブロードキャストされる必要はない。第３の読出し動作用のアドレス位置は第５のクロックサイクル中に再ブロードキャストされることができ、それ用の制御信号は第６のクロックサイクル中に再ブロードキャストされることができる。暗黙アドレス指定方式が、第３の読出し動作用の制御信号をブロードキャストする前に送信部品が第４の読出し動作を開始することを防止するために使用されることができる。この方法では受信部品は、第５のクロックサイクルで再ブロードキャストされた制御信号を第４のクロックサイクルで受信されたアドレス位置に関連付けることができる。さらに、第２の書込み動作用および第３の読出し動作用のアドレス位置および制御信号は、それらが以前にブロードキャストされたサブチャネルと異なるサブチャネル上で再ブロードキャストされることができる。第４のクロックサイクル中に送信部品は、第２および第３のサブチャネル上で第２の書込み動作用のアドレス位置および制御信号ならびに第１および第４のサブチャネルの第３の読出し動作用のアドレス位置および制御信号を再ブロードキャストすることができる。

この高性能バスの実施形態では、同一クロックサイクル中に開始されるバス動作の順序は位置によって暗示されてよい。第１のサブチャネル１０８ａ上でアドレス位置をブロードキャストすることによって開始されるバス動作は、同一クロックサイクル中に他の任意のサブチャネル１０８ｂ〜１０８ｄ上でアドレス位置をブロードキャストすることによって開始される他の任意のバス動作の前に実行されることになる。第２のサブチャネル１０８ｂ上でアドレス位置をブロードキャストすることによって開始されるバス動作は、第３または第４のサブチャネル１０８ｃ〜１０８ｄ上でアドレス位置をブロードキャストすることによって開始される他の任意のバス動作の前に実行されることになる。最後に、第３のサブチャネル１０８ｃ上でアドレス位置をブロードキャストすることによって開始されるバス動作は、第４のサブチャネル１０８ｄ上でアドレス位置をブロードキャストすることによって開始されるバス動作の前に実行されることになる。したがって、例として、図５で第４のクロックサイクル４０７中に開始される読出しまたは書込み動作用のアドレス位置が同一である場合、受信部品は、第５のクロックサイクル４０９中に第１のサブチャネル１０８ａ上および第２のサブチャネル１０８ｂ上でブロードキャストされたペイロードがアドレス位置に書き込まれるまで待機し、その後送信用の受信チャネルに対するこのアドレス位置で新しく書き込まれたデータを送信部品に供給することができる。

これまでに説明された高性能バスの実施形態では、書込みデータは書込み動作要求（すなわち、アドレス位置および制御信号）のブロードキャスト後すぐにブロードキャストされる必要がない。他のより高い優先度の読出し動作要求および／またはコマンドは、送信チャネル１０８上でブロードキャストされた書込みデータとインタリーブされることができる。しかし、送信部品が読出し動作要求および／またはコマンドを書込みデータとインタリーブする場合、送信部品はアドレスバックオフ機構を用いて構成されるべきである。

図２に関連して上述されたように、送信部品は送信チャネル２０８上でのブロードキャスト後にＴｒａｎｓｆｅｒＡｃｋ信号２１０をサンプリングする。送信部品がアサートされたＴｒａｎｓｆｅｒＡｃｋ信号２１０を検出できない場合、送信部品は後続のクロックサイクル中にブロードキャストを繰り返すことができる。ブロードキャストは、送信部品がアサートされたＴｒａｎｓｆｅｒＡｃｋ信号２１０を検出するまであらゆるクロックサイクルで繰り返されることができる。問題は、アドレスキューが読出し動作要求中に満杯であって、したがってそれ以上アドレス位置を受け入れることができないときに生じる可能性がある。同時に、受信部品はアドレスキュー内に空間を空けるために処理中の書込み動作を完了する必要がある。この場合、受信部品はデッドロックしていると言われる。

アドレスバックオフ機構は、受信部品がデッドロックされているときに書込み動作が完了されることができるように設計されている。これは、読出し動作要求に関連して送信部品によって繰り返しブロードキャストされる数を限定することによって実現されることができる。受信部品がある一定数のクロックサイクル内にＴｒａｎｓｆｅｒＡｃｋ信号を有する読出し動作要求を認識しない場合、送信部品は、現在の読出し動作要求用のアドレス位置の代わりに残りの書込みデータを送信することによって要求を中止することができる。完了される必要がある処理中の書込み動作がない場合、読出し動作要求のブロードキャストは中止される必要がない。ブロードキャストは、受信部品が要求を認識するまで続くことができる。

アドレスバックオフ機構は、送信部品が読出し動作要求を書込みデータとインタリーブしない場合には必要とされなくてよい。つまり、書込み動作用のアドレス位置の後に制御信号がすぐに続き、次いで書込みデータがすぐに続く場合、受信部品はデッドロックを生じることは決してない。しかし、これは、送信部品が受信チャネルの帯域幅を完全に使用するために読出し動作のパイプラインを十分に保つことができない可能性があるので受信チャネルの性能を低下させるおそれがある。

図６は、低帯域幅バスを介する２つの部品間での二地点間接続を示す概念的ブロック図である。低帯域幅バスは、より少ない信号を必要とし、より低消費電力をもたらす単一の送信チャネル１０８および単一の受信チャネル１１０を用いて実現されることができる。図６に示された例では、送信部品１０２は３２ビット送信チャネル１０８を介して受信部品１０４に情報をブロードキャストすることができ、受信部品１０４は３２ビット受信チャネル１１０を介して送信部品１０２に情報を戻すようにブロードキャストすることができる。あるいは、この同一のバス構造はより狭いバス幅を用いて実現されることができる。

この構成は、送信チャネル１０８および受信チャネル１１０が情報を同時にブロードキャストすることを引き続き可能にするが、ここで各読出しまたは書込み動作は、図７のブロック図に示されるように複数のクロックサイクルを必要としてよい。この例では、２クロックサイクルが読出し動作を開始するために使用される。より具体的には、第１のクロックサイクル７０１で３２ビットアドレス位置が送信チャネル１０８上でブロードキャストされ、それに続いて後続のクロックサイクル７０３で３２ビットの制御信号がブロードキャストされることができる。４バイトペイロードは、第３のクロックサイクル７０５でこの要求に応答して受信部品から読み出され、受信チャネル１１０上でブロードキャストされることができる。

受信チャネル上でのペイロードのブロードキャストと同時に、送信部品は書込み動作を開始することができる。この場合、書込み動作は３クロックサイクルを使用する。送信部品は、第３のクロックサイクル７０５で３２ビットアドレス位置を送信チャネル１０８上でブロードキャストし、続いて第４のクロックサイクル７０７で３２ビットの制御信号をブロードキャストし、続いて第５のクロックサイクル７０９で４バイトペイロードをブロードキャストする。

多くの処理システムでは、いくつかの装置が高帯域幅の相互接続を必要とし、他の装置は極めてより低帯域幅の相互接続を用いて十分に動作することができる。スケーラブルバスアーキテクチャを使用することによって、ブリッジの実装形態が共通のシグナリングプロトコルを用いて実現されてよい。図８は、ブリッジを介する２つの部品間での二地点間接続を示す概念的ブロック図である。ブリッジ８０２は、高性能バスに接続された送信部品１０２をより低帯域幅バスに接続された受信部品１０４とインターフェースするために使用されることができる。高性能バスは４つの３２ビットサブチャネル１０８ａ〜１０８ｄを有する送信チャネル１０８ならびに２つの３２ビット受信チャネル１１０ａおよび１１０ｂを有する受信チャネル１１０を用いて実現されることができる。より低帯域幅バスは単一の３２ビット送信チャネル１０８’および単一の３２ビット受信チャネル１１０’を用いて実現されることができる。

この例では書込み動作は、図３〜５に関連して上述されたように、アドレス位置、制御信号および８バイトペイロードをブロードキャストするために高性能バスの４つの送信サブチャネル１０８ａ〜１０８ｄを使用して送信部品装置１０２とブリッジ８０２との間で単一クロックサイクル内に完了されることができる。ブリッジ８０２は、図６および図７に関連して上述されたように、より低帯域幅バスの３２ビット送信チャネル１０８’を介して受信部品１０４に情報を４クロックサイクルでバッファリングしブロードキャストすることができる。

読出し動作の場合、アドレス位置および制御信号は、送信部品１０２によって高性能バスの２つの送信サブチャネル上でブリッジ８０２に単一クロックサイクル内でブロードキャストされることができる。ブリッジ８０２は、３２ビット送信チャネル１０８’を介して受信部品１０４にこの情報を２クロックサイクルでバッファリングしブロードキャストすることができる。次いで８バイトペイロードは、３２ビット受信チャネル１１０’上で受信部品１０４からブリッジ８０２にブロードキャストされ、ブリッジ８０２内にバッファリングされ、次いでブリッジ８０２によって２つの受信サブチャネル１１０ａおよび１１０ｂ上で送信部品１０２に単一クロックサイクルでブロードキャストされることができる。

本明細書で開示された実施形態に関連して説明された様々な例示の論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレー（ＦＰＧＡ）または他のプログラマブル論理部品、個別ゲートまたはトランジスタ論理回路、個別ハードウェア部品、または本明細書で説明された機能を実行するように設計されたそれらの任意の組合せを用いて実現されるまたは実行されることができる。汎用プロセッサはマイクロプロセッサであってよいが、代替形態ではプロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、または状態マシンであってよい。プロセッサは、コンピューティング部品の組合せ、例えば、ＤＳＰとマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、ＤＳＰコアに関連した１つまたは複数のマイクロプロセッサ、または他の任意のこの種の構成として実現されることもできる。

本明細書で開示された実施形態に関連して説明された方法またはアルゴリズムは、直接ハードウェアで、プロセッサにより実行されるソフトウェアモジュールで、またはその２つの組合せで実施されてよい。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られた他の任意の形式の記憶媒体に存在することができる。記憶媒体は、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるようにプロセッサに結合されることができる。代替形態では、記憶媒体はプロセッサに一体化されることができる。プロセッサおよび記憶媒体がＡＳＩＣ内に存在することができる。ＡＳＩＣは送信部品および／または受信部品内に、または他の場所に存在することができる。代替形態ではプロセッサおよび記憶媒体は、送信部品および／または受信部品内に、または他の場所に個別部品として存在することができる。

開示された実施形態の前述の説明は、当業者が本発明を作成するまたは使用することができるように提供されている。これらの実施形態に対する様々な修正形態は当業者には容易に明らかであり、本明細書で定義された一般的原理は、本発明の精神または範囲から逸脱することなく他の実施形態に適用されることができる。したがって、本発明は、本明細書に示された実施形態に限定されるものではなく、特許請求の範囲に矛盾しない全範囲を認容されるものであり、単数形のエレメントに対する参照は、具体的に述べない限り「１つおよび唯一」を意味するものではなく、むしろ「１つまたは複数」を意味するものである。当業者に知られているまたは後に知られることになる本開示中で説明された様々な実施形態のエレメントに対するすべての構造上のおよび機能上の均等物は、参照することによって本明細書に明確に組み込まれており、特許請求の範囲によって包含されるものである。さらに、本明細書で開示されたものは、この種の開示が特許請求の範囲で明白に列挙されているかどうかにかかわらず公衆に献呈されるものではない。請求項のエレメントは、エレメントが語句「ｍｅａｎｓｆｏｒ」を使用して明確に列挙されない、または方法請求項の場合には語句「ｓｔｅｐｆｏｒ」を使用して列挙されないかぎり、３５Ｕ．Ｓ．Ｃ．第１１２条の第６パラグラフの条項の下で解釈されるべきではない。

処理システム内で２つの部品間の２つのチャネルバスを介する二地点間接続の一例を示す概念的ブロック図である。２つのチャネルバスを介する二地点間接続を有する処理システム内で２つの部品間の読出しおよび書込み動作を示すタイミング図である。処理システム内で２つの部品間の高性能の２つのチャネルバスを介する二地点間接続の一例を示す概念的ブロック図である。情報が図３の高性能バスの一実施形態でブロードキャストされる方法を示すグラフィック図である。情報が図３の高性能バスの他の実施形態でブロードキャストされる方法を示すグラフィック図である。処理システム内で２つの部品間の低帯域幅の２つのチャネルバスを介する二地点間接続の一例を示す概念的ブロック図である。情報が図５の低帯域幅バスの一実施形態でブロードキャストされる方法を示すグラフィック図である。ブリッジを介する高性能の部品とより低帯域幅の部品との間の二地点間接続の一例を示す概念的ブロック図である。

Claims

送信チャネルおよび受信チャネルを有するバスであって、前記送信チャネルは複数のサブチャネルを有するバスと、
読出しおよび書込みアドレス位置と、読出しおよび書込み制御信号と、書込みデータとを備える情報を前記各サブチャネル上でブロードキャストするように適応された送信部品と、
ブロードキャストされた前記書込みデータを格納し、前記サブチャネルのうちのいずれか上でブロードキャストされた前記情報に応答して読出しデータを取り出し、前記取り出した読出しデータを前記受信チャネル上で前記送信部品にブロードキャストするように適応された受信部品と
を備える処理システムであって、
第１のシグナリングモードにおいて、前記送信部品は、前記サブチャネルごとに独立したシグナリングを前記受信部品に供給するようにさらに適応され、前記独立したシグナリングは、各サブチャネルに対応する異なる信号の組を有し、前記独立したシグナリングは、他のサブチャネル上での活動とは独立して、前記送信部品がサブチャネル上でトランザクションを送信し、前記受信部品がサブチャネル上でトランザクションをアクノレッジすることを可能にし、
第２のシグナリングモードにおいて、前記送信部品は、各サブチャネルに対応する共通シグナリングを前記受信部品に供給するように適応され、前記受信部品は、全てのサブチャネルが前記トランザクションのサービスが可能な場合にのみトランザクションのアックノレッジをするように適応される、処理システム。
前記各サブチャネルに対応する前記共通のシグナリングは、前記各サブチャネル上でブロードキャストされた前記情報が有効であることを示す信号を含む、請求項１に記載の処理システム。
前記受信部品は、前記サブチャネルのすべてに共通の第２のシグナリングを前記送信部品に供給するようにさらに適応されている、請求項１に記載の処理システム。
前記サブチャネルのすべてに共通の第２のシグナリングは、前記受信部品が前記情報を受信することができることを示す信号を含む、請求項３に記載の処理システム。
前記送信部品は、前記独立したシグナリングが前記受信部品が前記情報を受信できないことを示す周期中に各サブチャネル上でブロードキャストされた前記情報をブロードキャストし続けるようにさらに適応されている、請求項４に記載の処理システム。
前記受信部品は、前記サブチャネルごとに独立した第２のシグナリングを前記送信部品に供給するようにさらに適応されており、前記独立した第２のシグナリングは前記サブチャネルごとに１つの信号である複数の第２の信号を含み、前記各第２の信号は、前記受信部品がその各サブチャネル上でブロードキャストされた前記情報を受信することができることを示す、請求項１に記載の処理システム。
前記送信部品は、
特定のサブチャネルの第２の信号が前記受信部品が前記情報を受信することができないことを示している周期中にそのサブチャネル上でブロードキャストされた前記情報をブロードキャストし続けるようにさらに適応されている、請求項６に記載の処理システム。
前記送信部品は、前記特定のサブチャネル上で前記情報をブロードキャストし続けるようにさらに適応されている、請求項７に記載の処理システム。
バスを介して送信部品と受信部品との間で通信する方法であって、
読出しおよび書込みアドレス位置と、読出しおよび書込み制御信号と、書込みデータとを備える情報を送信チャネルの複数の各サブチャネル上で前記送信部品から前記受信部品にブロードキャストすることと、
前記サブチャネルごとに独立したシグナリングを前記送信部品から前記受信部品に供給することであって、前記独立したシグナリングは、各サブチャネルに対応する異なる信号の組を有し、前記独立したシグナリングは、前記受信部品が前記各サブチャネル上でブロードキャストされた情報の種類を決定することができるのに十分であり、
前記書込みデータを格納し、前記サブチャネルのうちのいずれか上でブロードキャストされた前記情報に応答して読出しデータを取り出すことと、
前記送信チャネル上でブロードキャストされた前記読出しアドレス位置および前記読出し制御信号に基づいて読出しデータを取り出すことと、
前記送信部品から受信部品に前記各サブチャネルに対応する共通シグナリングを供給することとを備え、前記受信部品は、全てのサブチャネルが前記トランザクションのサービスが可能な場合にのみトランザクションのアックノレッジをするように適応される方法。
前記共通シグナリングは、前記各サブチャネル上でブロードキャストされた前記情報が有効であることを示す信号を含む、請求項９に記載の方法。
前記サブチャネルのすべてに共通の第２のシグナリングを前記受信部品から前記送信部品に供給することをさらに備える、請求項９に記載の方法。
前記サブチャネルのすべてに共通の第２のシグナリングは、前記受信部品が前記情報を受信することができることを示す信号を含む、請求項１１に記載の方法。
前記第２の信号が、前記受信部品が前記情報を受信することができなかったことを示した周期中に前記各サブチャネル上でブロードキャストされた前記情報をブロードキャストし続けることをさらに備える、請求項１２に記載の方法。
前記サブチャネルに関連付けられた独立したシグナリングを前記受信部品から前記送信部品に供給することをさらに備え、前記独立したシグナリングは前記サブチャネルごとに１つの信号である複数の信号を含み、前記各信号は、前記受信部品がその各サブチャネル上でブロードキャストされた前記情報を受信することができることを示す、請求項９に記載の方法。
特定のサブチャネルに関連付けられた信号が、前記受信部品が前記情報を受信することができないことを示す周期中にその特定のサブチャネル上でブロードキャストされた前記情報をブロードキャストし続けることをさらに備える、請求項１４に記載の方法。
前記情報の前記ブロードキャストは、前記特定のサブチャネルと異なるサブチャネル上で続けられる、請求項１５に記載の方法。
各サブチャネルは、複数の種類の情報をブロードキャストするように適応されている請求項１の処理装置。
前記情報の種類は、アドレス情報、制御情報及びデータ情報のうちの１つを含む請求項１７記載の処理装置。
各サブチャネルは、複数の種類の情報をブロードキャストするように適応されている請求項９記載の方法。
前記情報の種類は、アドレス情報、制御情報及びデータ情報のうちの１つを含む請求項１９記載の処理装置。