JP2002366511A - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JP2002366511A JP2002366511A JP2001175287A JP2001175287A JP2002366511A JP 2002366511 A JP2002366511 A JP 2002366511A JP 2001175287 A JP2001175287 A JP 2001175287A JP 2001175287 A JP2001175287 A JP 2001175287A JP 2002366511 A JP2002366511 A JP 2002366511A
- Authority
- JP
- Japan
- Prior art keywords
- control unit
- bus
- transfer control
- transfer
- busy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 使用したい転送制御部１０がビジー状態の時
はリトライ処理となるが、これが連続すると特定のデバ
イスからの転送がリトライし続け沈み込む。 【解決手段】 ビジー管理部６で転送制御部１ｎ毎のビ
ジー状態を管理し、ビジー状態のためリトライになった
ＰＣＩデバイス３ｎと当該転送制御部をデバイス番号記
憶部７で記憶しておき、次に当該転送制御部を使用する
デバイスが選択されると、デバイス番号記憶部７に記憶
したＰＣＩデバイス１ｎに優先してバス使用権を与え
る。
はリトライ処理となるが、これが連続すると特定のデバ
イスからの転送がリトライし続け沈み込む。 【解決手段】 ビジー管理部６で転送制御部１ｎ毎のビ
ジー状態を管理し、ビジー状態のためリトライになった
ＰＣＩデバイス３ｎと当該転送制御部をデバイス番号記
憶部７で記憶しておき、次に当該転送制御部を使用する
デバイスが選択されると、デバイス番号記憶部７に記憶
したＰＣＩデバイス１ｎに優先してバス使用権を与え
る。
Description
【０００１】
【発明の属する技術分野】本発明はバスの使用を調停す
るバス調停回路に関し、特に転送制御部のビジー状態に
応じて調停を行うバス調停回路に関する。
るバス調停回路に関し、特に転送制御部のビジー状態に
応じて調停を行うバス調停回路に関する。
【０００２】
【従来の技術】従来、複数のデバイスが接続されるバス
において、当該バスの使用を調停するバス調停回路とし
ては、例えばＰＣＩ（Peripheral Component Interconn
ect）Ｓｐｅｃｉｆｉｃａｔｉｏｎに記載されたものが
知られている。このバス調停回路は、バスに複数のデバ
イスが接続されている場合、どのデバイスにバスの使用
権を与えるのかを決定しバス使用権の調停を行ってい
る。このバス調停はバスアービトレーションアルゴリズ
ムとして、各デバイスに対して公平にバスの使用権を与
えるようにする等のルールが定められている。
において、当該バスの使用を調停するバス調停回路とし
ては、例えばＰＣＩ（Peripheral Component Interconn
ect）Ｓｐｅｃｉｆｉｃａｔｉｏｎに記載されたものが
知られている。このバス調停回路は、バスに複数のデバ
イスが接続されている場合、どのデバイスにバスの使用
権を与えるのかを決定しバス使用権の調停を行ってい
る。このバス調停はバスアービトレーションアルゴリズ
ムとして、各デバイスに対して公平にバスの使用権を与
えるようにする等のルールが定められている。
【０００３】このような従来のバス調停回路として、図
８に示すＰＣＩブリッジを例に挙げて説明する。
８に示すＰＣＩブリッジを例に挙げて説明する。
【０００４】図に示すバス調停回路は、ＰＣＩバスに接
続される複数のＰＣＩデバイス１０〜１ｎと、ＰＣＩデ
バイス１０〜１ｎがデータの転送を行うメモリ２と、メ
モリ２のメモリ空間毎に転送を制御する複数の転送制御
部３０〜３ｎと、ＰＣＩバスにおける転送を制御するＰ
ＣＩバス制御部４と、複数のＰＣＩデバイスからＰＣＩ
バスを使用したい旨の使用要求（ＲＥＱ）に対して調停
を行い一のＰＣＩデバイスのみ使用権（ＧＮＴ）を与え
るバスアービタ５とを備えている。
続される複数のＰＣＩデバイス１０〜１ｎと、ＰＣＩデ
バイス１０〜１ｎがデータの転送を行うメモリ２と、メ
モリ２のメモリ空間毎に転送を制御する複数の転送制御
部３０〜３ｎと、ＰＣＩバスにおける転送を制御するＰ
ＣＩバス制御部４と、複数のＰＣＩデバイスからＰＣＩ
バスを使用したい旨の使用要求（ＲＥＱ）に対して調停
を行い一のＰＣＩデバイスのみ使用権（ＧＮＴ）を与え
るバスアービタ５とを備えている。
【０００５】各ＰＣＩデバイス１０〜１ｎは、ＰＣＩバ
スを使用してメモリ２にデータを書込／読出したい場合
は、バスアービタ５に対してバス使用要求を示すＲＥＱ
をアサートする。バスアービタ５はＰＣＩバスからのＲ
ＥＱが競合すると、アービトレーションアルゴリズムに
従って、複数のＲＥＱの調停を行って一のＲＥＱに対し
てのみＧＮＴをアサートする。
スを使用してメモリ２にデータを書込／読出したい場合
は、バスアービタ５に対してバス使用要求を示すＲＥＱ
をアサートする。バスアービタ５はＰＣＩバスからのＲ
ＥＱが競合すると、アービトレーションアルゴリズムに
従って、複数のＲＥＱの調停を行って一のＲＥＱに対し
てのみＧＮＴをアサートする。
【０００６】ＧＮＴがアサートされたＰＣＩデバイス
は、他のＰＣＩデバイスがＰＣＩバスを使用していない
ことを確認した後、ＰＣＩバスにトランザクションを発
行する。
は、他のＰＣＩデバイスがＰＣＩバスを使用していない
ことを確認した後、ＰＣＩバスにトランザクションを発
行する。
【０００７】ＰＣＩバス制御部４は、ＰＣＩバスに発行
されたトランザクションにより、対応する転送制御部を
使用してメモリ２との間で転送を制御する。メモリ２へ
の書込であれば転送制御部にライト制御を行わせ、読出
であれば転送制御部にリード制御を行わせる。
されたトランザクションにより、対応する転送制御部を
使用してメモリ２との間で転送を制御する。メモリ２へ
の書込であれば転送制御部にライト制御を行わせ、読出
であれば転送制御部にリード制御を行わせる。
【０００８】転送制御部３０〜３ｎは転送先毎に設けら
れており、例えば図２に示すメモリ２のメモリ空間にマ
ッピングされている。図２において、転送制御部３０ａ
及び３１ａはメモリ、３３ａはレジスタに対する読出制
御を行う転送制御部であり、転送制御部３０ｂ及び３１
ｂはメモリ、３３ｂはレジスタに対する書込制御を行う
転送制御部であり、転送制御部３ｍはＣＰＵに対する転
送制御を行う転送制御部である。
れており、例えば図２に示すメモリ２のメモリ空間にマ
ッピングされている。図２において、転送制御部３０ａ
及び３１ａはメモリ、３３ａはレジスタに対する読出制
御を行う転送制御部であり、転送制御部３０ｂ及び３１
ｂはメモリ、３３ｂはレジスタに対する書込制御を行う
転送制御部であり、転送制御部３ｍはＣＰＵに対する転
送制御を行う転送制御部である。
【０００９】アービトレーションアルゴリズムは上記し
たように種々あるが、本例では図１０に示すアルゴリズ
ムに従い、図９に示すバスアービタ５により調停を行
い、また、ＰＣＩバスには４つのＰＣＩデバイス１０〜
１３が接続されていることとする。
たように種々あるが、本例では図１０に示すアルゴリズ
ムに従い、図９に示すバスアービタ５により調停を行
い、また、ＰＣＩバスには４つのＰＣＩデバイス１０〜
１３が接続されていることとする。
【００１０】ＰＣＩデバイス１０〜１３がＲＥＱ＃１０
１〜１０３をアサートすると、バスアービタ５は、図１
０に示すアービトレーションアルゴリズムに従い調停
し、現在ＲＥＱ＃１００に対してＧＮＴ＃１１０を与え
ている場合は、次の優先順位は”ＲＥＱ＃１０１＞ＲＥ
Ｑ＃１０２＞ＲＥＱ＃１０３＞ＲＥＱ＃１００”とな
る。従って、ＲＥＱ＃１０１とＲＥＱ＃１０２がアサー
トされているとＲＥＱ＃１０１に対してＧＮＴ＃１１１
をアサートし、またＲＥＱ＃１０３のみアサートされて
いると、ＲＥＱ＃１０１が最優先であるがアサートされ
ていない為、ＲＥＱ＃１０３に対してＧＮＴ＃１１３を
アサートするようになっている。
１〜１０３をアサートすると、バスアービタ５は、図１
０に示すアービトレーションアルゴリズムに従い調停
し、現在ＲＥＱ＃１００に対してＧＮＴ＃１１０を与え
ている場合は、次の優先順位は”ＲＥＱ＃１０１＞ＲＥ
Ｑ＃１０２＞ＲＥＱ＃１０３＞ＲＥＱ＃１００”とな
る。従って、ＲＥＱ＃１０１とＲＥＱ＃１０２がアサー
トされているとＲＥＱ＃１０１に対してＧＮＴ＃１１１
をアサートし、またＲＥＱ＃１０３のみアサートされて
いると、ＲＥＱ＃１０１が最優先であるがアサートされ
ていない為、ＲＥＱ＃１０３に対してＧＮＴ＃１１３を
アサートするようになっている。
【００１１】なお、ＧＮＴをアサートするタイミング
は、アービトレーションタイミングで切り替えるように
なっている。
は、アービトレーションタイミングで切り替えるように
なっている。
【００１２】このような構成におけるバス調停回路の動
作を図１１に示す。
作を図１１に示す。
【００１３】まずＰＣＩデバイス１０，１１，１２がＲ
ＥＱ＃１００，１０１，１０２をアサートすると、バス
アービタは３つのＲＥＱを調停する。現在何れのＰＣＩ
デバイスに対してもバス使用権を与えていないので、上
記したアルゴリズムに従って、ＰＣＩデバイス１０から
のＲＥＱ＃１００に対してバス使用権ＧＮＴ＃１１０を
アサートする。これによりＰＣＩデバイス１０は、転送
制御部３０への転送トランザクションをＰＣＩバスに発
行する。転送制御部３０は当該トランザクションを処理
するためビジー状態となるが、処理によっては１アービ
トレーションタイミング間で終了しない場合がある。
ＥＱ＃１００，１０１，１０２をアサートすると、バス
アービタは３つのＲＥＱを調停する。現在何れのＰＣＩ
デバイスに対してもバス使用権を与えていないので、上
記したアルゴリズムに従って、ＰＣＩデバイス１０から
のＲＥＱ＃１００に対してバス使用権ＧＮＴ＃１１０を
アサートする。これによりＰＣＩデバイス１０は、転送
制御部３０への転送トランザクションをＰＣＩバスに発
行する。転送制御部３０は当該トランザクションを処理
するためビジー状態となるが、処理によっては１アービ
トレーションタイミング間で終了しない場合がある。
【００１４】この場合、次に優先順位が高いＰＣＩデバ
イス１１からのＲＥＱ＃１０１に対してＧＮＴ＃１１１
がアサートされ、ＰＣＩデバイス１１はＰＣＩバスが未
使用であることを確認して転送制御部３０への転送を行
おうとするが、転送制御部３０を使用したい場合、転送
制御部３０はビジー状態であるためＰＣＩデバイス３１
の転送はリトライとなる。
イス１１からのＲＥＱ＃１０１に対してＧＮＴ＃１１１
がアサートされ、ＰＣＩデバイス１１はＰＣＩバスが未
使用であることを確認して転送制御部３０への転送を行
おうとするが、転送制御部３０を使用したい場合、転送
制御部３０はビジー状態であるためＰＣＩデバイス３１
の転送はリトライとなる。
【００１５】その後、バスアービタ５は、ＰＣＩデバイ
ス３１がＰＣＩバスを使用開始したため、次に優先順位
が高いＰＣＩデバイス１２からのＲＥＱ＃１０２に対し
てＧＮＴ＃１１２をアサートする。ＰＣＩデバイス１２
は、ＰＣＩバスが未使用であることを確認して、転送制
御部３１に対して転送を行い、これにより転送制御部３
１がビジー状態となる。
ス３１がＰＣＩバスを使用開始したため、次に優先順位
が高いＰＣＩデバイス１２からのＲＥＱ＃１０２に対し
てＧＮＴ＃１１２をアサートする。ＰＣＩデバイス１２
は、ＰＣＩバスが未使用であることを確認して、転送制
御部３１に対して転送を行い、これにより転送制御部３
１がビジー状態となる。
【００１６】次に、バスアービタ５はＰＣＩバスが使用
されたため、ＧＮＴ＃１１０をアサートし、同様に転送
制御部１０がビジー状態となる。この状態で更にＧＮＴ
＃１１１がアサートされたとしても、転送制御部１０は
ビジー状態であるため、ＰＣＩデバイス１１からの転送
がリトライとなる。
されたため、ＧＮＴ＃１１０をアサートし、同様に転送
制御部１０がビジー状態となる。この状態で更にＧＮＴ
＃１１１がアサートされたとしても、転送制御部１０は
ビジー状態であるため、ＰＣＩデバイス１１からの転送
がリトライとなる。
【００１７】
【発明が解決しようとする課題】このような従来のバス
調停回路では、上記した動作が連続すると、特定のデバ
イス（上記例ではＰＣＩデバイス１１）からの転送がリ
トライし続けることにより沈み込んでしまうという問題
があった。
調停回路では、上記した動作が連続すると、特定のデバ
イス（上記例ではＰＣＩデバイス１１）からの転送がリ
トライし続けることにより沈み込んでしまうという問題
があった。
【００１８】本発明はかかる問題に鑑み、特定のデバイ
スからの転送が沈み込むことを防止するバス調停回路を
提供することを目的とする。
スからの転送が沈み込むことを防止するバス調停回路を
提供することを目的とする。
【００１９】
【課題を解決するための手段】そこで、本発明は、バス
に接続された複数のデバイスと、バスに接続されるメモ
リとの転送を制御する転送制御部と前記転送制御部のビ
ジー状態を管理するビジー管理部と、前記複数のデバイ
スからのバス使用要求があると当該使用要求を調停して
一のデバイスに使用検を与えると共に、前記ビジー管理
部で管理する転送制御部毎のビジー状態を基に使用権を
与えたデバイスの転送先の転送制御部がビジー状態かを
判断し、ビジー状態であればリトライを行うバスアービ
タと、リトライが行われたデバイスの番号を記憶するデ
バイス番号記憶部とを有し、前記バスアービタは、前記
デバイス番号記憶部にデバイス番号が記憶されているデ
バイスから使用要求があると優先して使用権を与えるこ
ととする。
に接続された複数のデバイスと、バスに接続されるメモ
リとの転送を制御する転送制御部と前記転送制御部のビ
ジー状態を管理するビジー管理部と、前記複数のデバイ
スからのバス使用要求があると当該使用要求を調停して
一のデバイスに使用検を与えると共に、前記ビジー管理
部で管理する転送制御部毎のビジー状態を基に使用権を
与えたデバイスの転送先の転送制御部がビジー状態かを
判断し、ビジー状態であればリトライを行うバスアービ
タと、リトライが行われたデバイスの番号を記憶するデ
バイス番号記憶部とを有し、前記バスアービタは、前記
デバイス番号記憶部にデバイス番号が記憶されているデ
バイスから使用要求があると優先して使用権を与えるこ
ととする。
【００２０】この場合、デバイス番号記憶部はリトライ
が行われたデバイスの番号を及び当該転送先の転送制御
部を記憶し、前記バスアービタは、他のデバイスから前
記デバイス番号記憶部に記憶している転送制御部を使用
するバス使用要求があり、かつ当該デバイス番号記憶部
に記憶しているデバイスからバス使用要求があると、デ
バイス番号記憶部に記憶しているデバイスに優先して使
用権を与えることが望ましい。
が行われたデバイスの番号を及び当該転送先の転送制御
部を記憶し、前記バスアービタは、他のデバイスから前
記デバイス番号記憶部に記憶している転送制御部を使用
するバス使用要求があり、かつ当該デバイス番号記憶部
に記憶しているデバイスからバス使用要求があると、デ
バイス番号記憶部に記憶しているデバイスに優先して使
用権を与えることが望ましい。
【００２１】また、前記転送制御部はメモリに対するリ
ード及びライトをそれぞれ制御する制御部を有し、前記
ビジー管理部は前記転送制御部のそれぞれの制御部につ
いてビジー状態を管理し、前記アービタは前記ビジー管
理部で管理する転送制御部のそれぞれの制御部毎のビジ
ー状態を基に使用権を与えたデバイスの転送先の転送制
御部がビジー状態かを判断することとしても良い。
ード及びライトをそれぞれ制御する制御部を有し、前記
ビジー管理部は前記転送制御部のそれぞれの制御部につ
いてビジー状態を管理し、前記アービタは前記ビジー管
理部で管理する転送制御部のそれぞれの制御部毎のビジ
ー状態を基に使用権を与えたデバイスの転送先の転送制
御部がビジー状態かを判断することとしても良い。
【００２２】一方、前記転送制御部はメモリのメモリ空
間毎、又は複数あるメモリ毎に設けられ、前記ビジー管
理部は前記複数の転送制御部毎にビジー状態を管理し、
前記アービタは前記ビジー管理部で管理する転送制御部
毎のビジー状態を基に使用権を与えたデバイスの転送先
の転送制御部がビジー状態かを判断することとしても良
い。
間毎、又は複数あるメモリ毎に設けられ、前記ビジー管
理部は前記複数の転送制御部毎にビジー状態を管理し、
前記アービタは前記ビジー管理部で管理する転送制御部
毎のビジー状態を基に使用権を与えたデバイスの転送先
の転送制御部がビジー状態かを判断することとしても良
い。
【００２３】
【発明の実施の形態】次に本発明の実施の形態について
図１〜図６を参照して説明する。
図１〜図６を参照して説明する。
【００２４】ＰＣＩバスに接続される複数のＰＣＩデバ
イス１ｎ（本例では１０〜１４とする）と、ＰＣＩデバ
イス１ｎがデータの転送を行うメモリ・ＣＰＵ・レジス
タ等（以下「メモリ」と略する。）２と、メモリ２のメ
モリ空間毎に転送を制御する複数の転送制御部３ｎ（本
例では３０〜３４とする）と、ＰＣＩバスにおける転送
を制御するＰＣＩバス制御部４と、複数のＰＣＩデバイ
スからのＰＣＩバスの使用要求（ＲＥＱ）を調停し、一
のＰＣＩデバイスのみ使用権（ＧＮＴ）を与えるバスア
ービタ５と、転送制御部３ｎ毎にビジー状態を管理する
ビジー管理部６と、転送先転送制御部がビジー状態の為
にリトライが行われるたＰＣＩデバイスのデバイス番号
を記憶するデバイス番号記憶部７とを備えている。
イス１ｎ（本例では１０〜１４とする）と、ＰＣＩデバ
イス１ｎがデータの転送を行うメモリ・ＣＰＵ・レジス
タ等（以下「メモリ」と略する。）２と、メモリ２のメ
モリ空間毎に転送を制御する複数の転送制御部３ｎ（本
例では３０〜３４とする）と、ＰＣＩバスにおける転送
を制御するＰＣＩバス制御部４と、複数のＰＣＩデバイ
スからのＰＣＩバスの使用要求（ＲＥＱ）を調停し、一
のＰＣＩデバイスのみ使用権（ＧＮＴ）を与えるバスア
ービタ５と、転送制御部３ｎ毎にビジー状態を管理する
ビジー管理部６と、転送先転送制御部がビジー状態の為
にリトライが行われるたＰＣＩデバイスのデバイス番号
を記憶するデバイス番号記憶部７とを備えている。
【００２５】また、転送制御部３ｎはメモリ２への書き
込みを制御する書込制御部と読み出しを制御する読出制
御部とを有しており、従来技術の項で説明したと同様に
図２に示す構成となっている。
込みを制御する書込制御部と読み出しを制御する読出制
御部とを有しており、従来技術の項で説明したと同様に
図２に示す構成となっている。
【００２６】なお、バスアービタ５は図３に示すよう
に、図４に示すアービトレーションアルゴリズムに従っ
て調停する優先回路と、ビジー制御部６の指示により優
先回路側とデバイス番号記憶部７側とを選択するセレク
タとを備え、セレクタで選択されたＲＥＱに対してＧＮ
ＴをアサートするＦＦを備えている。
に、図４に示すアービトレーションアルゴリズムに従っ
て調停する優先回路と、ビジー制御部６の指示により優
先回路側とデバイス番号記憶部７側とを選択するセレク
タとを備え、セレクタで選択されたＲＥＱに対してＧＮ
ＴをアサートするＦＦを備えている。
【００２７】次に本発明に係るバス調停回路の動作につ
いて説明する。
いて説明する。
【００２８】図６に示すように、ＰＣＩデバイス１０，
１１，１２は、バスを使用して転送を行うため、バスア
ービタ５それぞれＲＥＱ＃１００、＃１０１、＃１０２
をアサートする。バスアービタ５は優先回路で３つのＲ
ＥＱを調停し、ＲＥＱ＃１００を選択してセレクタに通
知する。現在デバイス番号記憶部７にはデバイス番号が
記憶されておらず、またビジー制御部６から切替指示も
ないので、セレクタは優先回路側を選択してＧＮＴ＃１
１０をＦＦにセットし、アービトレーションタイミング
で当該ＧＮＴ＃１１０をＰＣＩデバイス１０にアサート
する。
１１，１２は、バスを使用して転送を行うため、バスア
ービタ５それぞれＲＥＱ＃１００、＃１０１、＃１０２
をアサートする。バスアービタ５は優先回路で３つのＲ
ＥＱを調停し、ＲＥＱ＃１００を選択してセレクタに通
知する。現在デバイス番号記憶部７にはデバイス番号が
記憶されておらず、またビジー制御部６から切替指示も
ないので、セレクタは優先回路側を選択してＧＮＴ＃１
１０をＦＦにセットし、アービトレーションタイミング
で当該ＧＮＴ＃１１０をＰＣＩデバイス１０にアサート
する。
【００２９】ＰＣＩデバイス１０はＲＥＱ＃１００を受
け取ると、図５に示す処理を行う。まず、ＰＣＩデバイ
ス１０は図２で示した転送先のＰＣＩ空間と一致するか
をチェックする。もし不一致であれば、応答無しで転送
を終了する。一致すると、転送先のＰＣＩ空間に対応す
る転送制御部（本例では転送制御部３０とする）がビジ
ーであるかをビジー制御部６でチェックする。ビジーで
あればデバイス番号記憶部７に当該デバイス番号を記憶
し、本転送をリトライで終了する。ビジー状態でなけれ
ば、本転送で使用する転送制御部３０に対応するデバイ
ス番号がデバイス番号記憶部７に記憶されているかをチ
ェックし、記憶されていれば本転送をリトライで終了す
る。記憶されていなければ、ＰＣＩバスが未使用かをチ
ェックし、未使用であればＰＣＩバスを使用して転送制
御部３０に対しメモリ２との転送を行う。
け取ると、図５に示す処理を行う。まず、ＰＣＩデバイ
ス１０は図２で示した転送先のＰＣＩ空間と一致するか
をチェックする。もし不一致であれば、応答無しで転送
を終了する。一致すると、転送先のＰＣＩ空間に対応す
る転送制御部（本例では転送制御部３０とする）がビジ
ーであるかをビジー制御部６でチェックする。ビジーで
あればデバイス番号記憶部７に当該デバイス番号を記憶
し、本転送をリトライで終了する。ビジー状態でなけれ
ば、本転送で使用する転送制御部３０に対応するデバイ
ス番号がデバイス番号記憶部７に記憶されているかをチ
ェックし、記憶されていれば本転送をリトライで終了す
る。記憶されていなければ、ＰＣＩバスが未使用かをチ
ェックし、未使用であればＰＣＩバスを使用して転送制
御部３０に対しメモリ２との転送を行う。
【００３０】この転送により、転送制御部３０はビジー
状態になるので、ビジー管理部６は当該ビジー状態が解
除されるまで転送制御部３０をビジー状態として管理す
る。
状態になるので、ビジー管理部６は当該ビジー状態が解
除されるまで転送制御部３０をビジー状態として管理す
る。
【００３１】ＰＣＩデバイス１０が転送を開始した後、
ＰＣＩデバイス１１、１２はバスアービタ５にＲＥＱ＃
１０１、＃１０２をアサートし続けているので、優先回
路はこの２つのＲＥＱを調停し、ＲＥＱ＃１０１を選択
してセレクタに送出する。上記同様、デバイス番号記憶
部７にはデバイス番号が記憶されておらず、またビジー
制御部６から切替指示もないので、セレクタは優先回路
側を選択してＧＮＴ＃１１１をＦＦにセットし、アービ
トレーションタイミングで当該ＧＮＴ＃１１１をＰＣＩ
デバイス１１にアサートする。
ＰＣＩデバイス１１、１２はバスアービタ５にＲＥＱ＃
１０１、＃１０２をアサートし続けているので、優先回
路はこの２つのＲＥＱを調停し、ＲＥＱ＃１０１を選択
してセレクタに送出する。上記同様、デバイス番号記憶
部７にはデバイス番号が記憶されておらず、またビジー
制御部６から切替指示もないので、セレクタは優先回路
側を選択してＧＮＴ＃１１１をＦＦにセットし、アービ
トレーションタイミングで当該ＧＮＴ＃１１１をＰＣＩ
デバイス１１にアサートする。
【００３２】ＰＣＩデバイス１１はＧＮＴ＃１１１を受
け取ると、図５に示す処理を行い、転送処理を開始す
る。しかし、ＰＣＩデバイス１１が転送制御部１０を使
用する場合、ビジー管理部６を参照すると転送制御部１
０は未だビジー状態のままなので、ＰＣＩデバイス１１
のデバイス番号をデバイス番号記憶部７に記憶し、ＰＣ
Ｉデバイス１１にリトライを指示することで、本転送が
リトライにより終了する。
け取ると、図５に示す処理を行い、転送処理を開始す
る。しかし、ＰＣＩデバイス１１が転送制御部１０を使
用する場合、ビジー管理部６を参照すると転送制御部１
０は未だビジー状態のままなので、ＰＣＩデバイス１１
のデバイス番号をデバイス番号記憶部７に記憶し、ＰＣ
Ｉデバイス１１にリトライを指示することで、本転送が
リトライにより終了する。
【００３３】その後、転送制御部１０のビジー状態が解
除されると、ビジー状態管理部６は転送制御部１０のビ
ジー状態を解除し、セレクタに対して切替指示を与える
準備を行う。
除されると、ビジー状態管理部６は転送制御部１０のビ
ジー状態を解除し、セレクタに対して切替指示を与える
準備を行う。
【００３４】バスアービタ５は、ＰＣＩデバイス１１は
リトライとなったが一旦転送処理を開始したので、次に
ＰＣＩデバイス１２からのＲＥＱ＃１０２を選択し、Ｐ
ＣＩデバイス１２は転送処理を開始する。
リトライとなったが一旦転送処理を開始したので、次に
ＰＣＩデバイス１２からのＲＥＱ＃１０２を選択し、Ｐ
ＣＩデバイス１２は転送処理を開始する。
【００３５】しかし、ＰＣＩデバイス１２の転送先が転
送制御部１０であった場合、デバイス記憶部７で記憶し
ている転送制御部と同一であるため、ＰＣＩデバイス１
２にリトライを指示し、本転送をリトライにより終了さ
せる。
送制御部１０であった場合、デバイス記憶部７で記憶し
ている転送制御部と同一であるため、ＰＣＩデバイス１
２にリトライを指示し、本転送をリトライにより終了さ
せる。
【００３６】転送制御部１０を使用する転送がリトライ
により終了すると、ビジー制御部６はデバイス番号記憶
部７側を選択するようセレクタに切替指示を与え、デバ
イス番号記憶部７で記憶しているデバイス番号に対応す
るＰＣＩデバイスからのＲＥＱ、つまりＲＥＱ＃１０１
に対するＧＮＴ＃１１１をＦＦにセットし、アービトレ
ーションタイミングで当該ＧＮＴ＃１１１をＰＣＩデバ
イス１１にアサートする。
により終了すると、ビジー制御部６はデバイス番号記憶
部７側を選択するようセレクタに切替指示を与え、デバ
イス番号記憶部７で記憶しているデバイス番号に対応す
るＰＣＩデバイスからのＲＥＱ、つまりＲＥＱ＃１０１
に対するＧＮＴ＃１１１をＦＦにセットし、アービトレ
ーションタイミングで当該ＧＮＴ＃１１１をＰＣＩデバ
イス１１にアサートする。
【００３７】ＰＣＩデバイス１１はＧＮＴ＃１１１がア
サートされると、上述した手順で転送制御部１０を使用
して転送が行われる。
サートされると、上述した手順で転送制御部１０を使用
して転送が行われる。
【００３８】これにより、ＰＣＩデバイス１１は優先回
路の調停により選択されるのを待つことなく確実に転送
を行うことができる。
路の調停により選択されるのを待つことなく確実に転送
を行うことができる。
【００３９】次に、他の動作例について図７のタイムチ
ャートを参照して説明する。
ャートを参照して説明する。
【００４０】ここでは、ＰＣＩデバイス１０、１１は転
送制御部３０を使用して転送を行うが、ＰＣＩデバイス
１２は転送制御部３１を使用して転送を行う例を説明す
る。
送制御部３０を使用して転送を行うが、ＰＣＩデバイス
１２は転送制御部３１を使用して転送を行う例を説明す
る。
【００４１】ＰＣＩデバイス１０、１１、１２からＲＥ
Ｑ＃１００、＃１０１、＃１０２がアサートされると、
バスアービタ５はＰＣＩデバイス１０にＧＮＴ＃１１０
をアサートする。ＧＮＴ＃１１０がアサートされたＰＣ
Ｉデバイス１０は上述の転送処理を開始し、転送制御部
１０を使用して転送を行う。これにより転送制御部１０
がビジー状態となる。
Ｑ＃１００、＃１０１、＃１０２がアサートされると、
バスアービタ５はＰＣＩデバイス１０にＧＮＴ＃１１０
をアサートする。ＧＮＴ＃１１０がアサートされたＰＣ
Ｉデバイス１０は上述の転送処理を開始し、転送制御部
１０を使用して転送を行う。これにより転送制御部１０
がビジー状態となる。
【００４２】バスアービタ５は次のアービトレーション
タイミングでＰＣＩデバイス１１にＧＮＴ＃１１１をア
サートすると、ＰＣＩデバイス１１は転送処理を開始す
るが、転送制御部１０がビジー状態なので、上記例と同
様に本転送をリトライにより終了する。
タイミングでＰＣＩデバイス１１にＧＮＴ＃１１１をア
サートすると、ＰＣＩデバイス１１は転送処理を開始す
るが、転送制御部１０がビジー状態なので、上記例と同
様に本転送をリトライにより終了する。
【００４３】次にバスアービタ５はＰＣＩデバイス１２
にＧＮＴ＃１１２をアサートし、ＰＣＩデバイス１２は
転送処理を開始する。この場合、転送制御部１０はビジ
ー状態であるがＰＣＩデバイス１２が使用する転送制御
部１１はビジー状態ではなく、またデバイス番号記憶部
７には転送制御部１１に対応するデバイス番号が記憶さ
れていないので、ＰＣＩデバイス１２はＰＣＩバスが未
使用であることを確認した後、転送制御部１１を使用し
て転送を行う。これにより転送制御部１１はビジー状態
となり、当該ビジー状態はビジー管理部６で管理される
ことになる。次にバスアービタ５がＰＣＩデバイス１１
にＧＮＴ＃１１１をアサートするが、ＰＣＩデバイス１
１が転送を行っている間に転送制御部１０のビジー状態
は解除されると、ビジー管理部６では転送制御部１０の
ビジー状態が解除しており、またデバイス番号記憶部７
には転送制御部１０に対応するデバイス番号は自デバイ
スであるので、ＰＣＩデバイス１１はＰＣＩバスが未使
用であることを確認した後に転送制御部１０を使用して
転送を行うことが可能となる。
にＧＮＴ＃１１２をアサートし、ＰＣＩデバイス１２は
転送処理を開始する。この場合、転送制御部１０はビジ
ー状態であるがＰＣＩデバイス１２が使用する転送制御
部１１はビジー状態ではなく、またデバイス番号記憶部
７には転送制御部１１に対応するデバイス番号が記憶さ
れていないので、ＰＣＩデバイス１２はＰＣＩバスが未
使用であることを確認した後、転送制御部１１を使用し
て転送を行う。これにより転送制御部１１はビジー状態
となり、当該ビジー状態はビジー管理部６で管理される
ことになる。次にバスアービタ５がＰＣＩデバイス１１
にＧＮＴ＃１１１をアサートするが、ＰＣＩデバイス１
１が転送を行っている間に転送制御部１０のビジー状態
は解除されると、ビジー管理部６では転送制御部１０の
ビジー状態が解除しており、またデバイス番号記憶部７
には転送制御部１０に対応するデバイス番号は自デバイ
スであるので、ＰＣＩデバイス１１はＰＣＩバスが未使
用であることを確認した後に転送制御部１０を使用して
転送を行うことが可能となる。
【００４４】なお、上記した２つの実施例では、転送制
御部を書込制御部と読出制御部に分けて説明していない
が、書込制御部と読出制御部が別個独立に制御・動作可
能であれば、ビジー管理部６は前記転送制御部３ｎの書
込／読出制御部毎にもビジー状態を管理し、デバイス番
号記憶部７においても書込／読出制御部毎にデバイス番
号を記憶することで、上記処理動作を行うことも本発明
の及ぶところである。この場合、転送制御部がビジー状
態によりリトライされる可能性が低くなり、より効率の
いいバス調停を行うことができる。
御部を書込制御部と読出制御部に分けて説明していない
が、書込制御部と読出制御部が別個独立に制御・動作可
能であれば、ビジー管理部６は前記転送制御部３ｎの書
込／読出制御部毎にもビジー状態を管理し、デバイス番
号記憶部７においても書込／読出制御部毎にデバイス番
号を記憶することで、上記処理動作を行うことも本発明
の及ぶところである。この場合、転送制御部がビジー状
態によりリトライされる可能性が低くなり、より効率の
いいバス調停を行うことができる。
【００４５】
【発明の効果】以上説明したように、本発明によれば、
転送先単位でビジー状態を管理すると共に、ビジー状態
によりリトライしたデバイスを記憶しておき、当該ビジ
ーが解除されたときに優先的にリトライしたデバイスに
バス使用権を与えることにより、特定のデバイスからの
転送が沈み込む事を防止することができ、公平にバスの
使用権を与えることができる。
転送先単位でビジー状態を管理すると共に、ビジー状態
によりリトライしたデバイスを記憶しておき、当該ビジ
ーが解除されたときに優先的にリトライしたデバイスに
バス使用権を与えることにより、特定のデバイスからの
転送が沈み込む事を防止することができ、公平にバスの
使用権を与えることができる。
【００４６】また、転送制御部（書込／読出制御部）毎
にビジー状態を管理することで、より効率的にバスの使
用権を与えることができる。
にビジー状態を管理することで、より効率的にバスの使
用権を与えることができる。
【図１】本発明にかかるバス調停回路を示す構成図。
【図２】転送制御部とメモリのアドレスマッピングの関
係を示す構成図。
係を示す構成図。
【図３】本発明の調停回路の論理を示す構成図。
【図４】本実施例のアービトレーションアルゴリズムに
よる調停動作例を示す図。
よる調停動作例を示す図。
【図５】ＰＣＩバス制御部の動作を示すフローチャー
ト。
ト。
【図６】本発明の調停動作を示すタイムチャート。
【図７】本発明の他の調停動作を示すタイムチャート。
【図８】従来のバス調停回路を示す構成図。
【図９】従来の調停回路の論理を示す構成図。
【図１０】従来のアービトレーションアルゴリズムによ
る調停動作例を示す図。
る調停動作例を示す図。
【図１１】従来の調停動作を示すタイムチャート。
１ｎ ＰＣＩデバイス ２ メモリ、ＣＰＵ、レジスタ等 ３ｎ 転送制御部 ４ ＰＣＩバス制御部 ５ バスアービタ ６ ビジー管理部 ７ デバイス番号記憶部
Claims (4)
- 【請求項１】 バスに接続された複数のデバイスと、バ
スに接続されるメモリ・ＣＰＵ・メモリ等（以下「メモ
リ」と略する。）との転送を制御する転送制御部と前記
転送制御部のビジー状態を管理するビジー管理部と、前
記複数のデバイスからのバス使用要求があると当該使用
要求を調停して一のデバイスに使用検を与えると共に、
前記ビジー管理部で管理する転送制御部毎のビジー状態
を基に使用権を与えたデバイスの転送先の転送制御部が
ビジー状態かを判断し、ビジー状態であればリトライを
行うバスアービタと、リトライが行われたデバイスの番
号を記憶するデバイス番号記憶部とを有し、前記バスア
ービタは、前記デバイス番号記憶部にデバイス番号が記
憶されているデバイスから使用要求があると優先して使
用権を与えることを特徴とするバス調停回路。 - 【請求項２】 バスに接続された複数のデバイスと、バ
スに接続されるメモリ・ＣＰＵ・メモリ等（以下「メモ
リ」と略する。）との転送を制御する転送制御部と前記
転送制御部のビジー状態を管理するビジー管理部と、前
記複数のデバイスからのバス使用要求があると当該使用
要求を調停して一のデバイスに使用検を与えると共に、
前記ビジー管理部で管理する転送制御部毎のビジー状態
を基に使用権を与えたデバイスの転送先の転送制御部が
ビジー状態かを判断し、ビジー状態であればリトライを
行うバスアービタと、リトライが行われたデバイスの番
号を及び当該転送先の転送制御部を記憶するデバイス番
号記憶部とを有し、 前記バスアービタは、他のデバイスから前記デバイス番
号記憶部に記憶している転送制御部を使用するバス使用
要求があり、かつ当該デバイス番号記憶部に記憶してい
るデバイスからバス使用要求があると、デバイス番号記
憶部に記憶しているデバイスに優先して使用権を与える
ことを特徴とするバス調停回路。 - 【請求項３】 前記転送制御部はメモリに対するリード
及びライトをそれぞれ制御する制御部を有し、前記ビジ
ー管理部は前記転送制御部のそれぞれの制御部について
ビジー状態を管理し、前記アービタは前記ビジー管理部
で管理する転送制御部のそれぞれの制御部毎のビジー状
態を基に使用権を与えたデバイスの転送先の転送制御部
がビジー状態かを判断することを特徴とする請求項１又
は２に記載のバス調停回路。 - 【請求項４】 前記転送制御部はメモリのメモリ空間
毎、又は複数あるメモリ毎に設けられ、前記ビジー管理
部は前記複数の転送制御部毎にビジー状態を管理し、前
記アービタは前記ビジー管理部で管理する転送制御部毎
のビジー状態を基に使用権を与えたデバイスの転送先の
転送制御部がビジー状態かを判断することを特徴とする
請求項１又は２に記載のバス調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175287A JP2002366511A (ja) | 2001-06-11 | 2001-06-11 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001175287A JP2002366511A (ja) | 2001-06-11 | 2001-06-11 | バス調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002366511A true JP2002366511A (ja) | 2002-12-20 |
Family
ID=19016456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001175287A Pending JP2002366511A (ja) | 2001-06-11 | 2001-06-11 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002366511A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243890A (ja) * | 2005-03-01 | 2006-09-14 | Nec Corp | バスブリッジおよびデータ転送方法およびプログラム |
| JPWO2007097006A1 (ja) * | 2006-02-24 | 2009-07-09 | 富士通株式会社 | パケット送出制御装置および方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266657A (ja) * | 1993-03-17 | 1994-09-22 | Toshiba Corp | 情報処理装置 |
| JPH0728748A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | バス制御機構及び計算機システム |
| JPH10214253A (ja) * | 1997-01-30 | 1998-08-11 | Nec Corp | リクエスト制御回路 |
| JPH10262070A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | データ処理システム |
-
2001
- 2001-06-11 JP JP2001175287A patent/JP2002366511A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06266657A (ja) * | 1993-03-17 | 1994-09-22 | Toshiba Corp | 情報処理装置 |
| JPH0728748A (ja) * | 1993-07-09 | 1995-01-31 | Hitachi Ltd | バス制御機構及び計算機システム |
| JPH10214253A (ja) * | 1997-01-30 | 1998-08-11 | Nec Corp | リクエスト制御回路 |
| JPH10262070A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | データ処理システム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006243890A (ja) * | 2005-03-01 | 2006-09-14 | Nec Corp | バスブリッジおよびデータ転送方法およびプログラム |
| JPWO2007097006A1 (ja) * | 2006-02-24 | 2009-07-09 | 富士通株式会社 | パケット送出制御装置および方法 |
| US8090915B2 (en) | 2006-02-24 | 2012-01-03 | Fujitsu Limited | Packet transmission control apparatus and method |
| JP4856695B2 (ja) * | 2006-02-24 | 2012-01-18 | 富士通株式会社 | データ転送装置、データ転送システム及びデータ転送装置の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6775727B2 (en) | System and method for controlling bus arbitration during cache memory burst cycles | |
| US7581054B2 (en) | Data processing system | |
| JP2009508247A (ja) | バス調停に関する方法及びシステム | |
| JPS60246460A (ja) | デジタルコンピユ−タ−システムで交信路の制御を割当てる調停機構 | |
| US6272580B1 (en) | Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system | |
| JP2008276391A (ja) | メモリアクセス制御装置 | |
| JP4198376B2 (ja) | バスシステム及びバスシステムを含む情報処理システム | |
| US20160275028A1 (en) | Semiconductor device | |
| US9003092B2 (en) | System on chip bus system and a method of operating the bus system | |
| US8359419B2 (en) | System LSI having plural buses | |
| JP4233373B2 (ja) | データ転送制御装置 | |
| JP2000047974A (ja) | バス制御コントローラのバス調停方法、バス制御コントローラ及び電子機器のシステム | |
| US7310717B2 (en) | Data transfer control unit with selectable transfer unit size | |
| JP2002366511A (ja) | バス調停回路 | |
| US7433989B2 (en) | Arbitration method of a bus bridge | |
| JPH09153009A (ja) | 階層構成バスのアービトレーション方法 | |
| JPH11232213A (ja) | 入出力装置におけるデータ転送方式 | |
| JP5129040B2 (ja) | 共有メモリを用いたバス通信装置 | |
| JP3094944B2 (ja) | アービトレーション方法及びその装置 | |
| JP3511407B2 (ja) | インタフェースボード及び命令処理装置 | |
| JP3206656B2 (ja) | バス上でのプリフェッチ装置およびプリフェッチ方法 | |
| JPH0689257A (ja) | バスブリッジの調停装置 | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| JP2008165463A (ja) | バス制御装置 | |
| JPH05189311A (ja) | キャッシュメモリ・システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050329 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080512 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |