JP3094944B2 - アービトレーション方法及びその装置 - Google Patents
アービトレーション方法及びその装置Info
- Publication number
- JP3094944B2 JP3094944B2 JP09122924A JP12292497A JP3094944B2 JP 3094944 B2 JP3094944 B2 JP 3094944B2 JP 09122924 A JP09122924 A JP 09122924A JP 12292497 A JP12292497 A JP 12292497A JP 3094944 B2 JP3094944 B2 JP 3094944B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- access instruction
- module
- arbiter
- bus access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
Description
【０００１】
【発明の属する技術分野】本発明は複数のモジュールが
共通バスを介して接続されたシステムに関し、特に、各
々のモジュールが、自モジュール内に存在する複数のバ
スアクセス命令の中から一つのバスアクセス命令を選択
するモジュール内アービトレーションを行い、かつ、バ
ス上のリクエストのアービトレーションを分散アービト
レーション方式で行うシステムにおけるアービトレーシ
ョン方法及びその装置に関する。
共通バスを介して接続されたシステムに関し、特に、各
々のモジュールが、自モジュール内に存在する複数のバ
スアクセス命令の中から一つのバスアクセス命令を選択
するモジュール内アービトレーションを行い、かつ、バ
ス上のリクエストのアービトレーションを分散アービト
レーション方式で行うシステムにおけるアービトレーシ
ョン方法及びその装置に関する。
【０００２】
【従来の技術】複数のモジュールが共通のバスを分散ア
ービトレーション方式で共有し、かつ、各々のモジュー
ルが自モジュールからバスリクエストするバスアクセス
命令をモジュール内でアービトレーションするシステム
においては、各モジュールは、同一のバスアクセス命令
を重複してバスに発行しないように連続してバスリクエ
ストを行うためには、前回に自身が行ったリクエストの
バス上でのアービトレーション結果を確認した後に、次
に自身がリクエストするバスアクセス命令のアービトレ
ーションを行う必要がある。その理由は、前回に自身が
行ったバスのリクエストが成功しているか否かによっ
て、前回選択したバスアクセス命令を除外してモジュー
ル内アービトレーションを行うか、除外せずにモジュー
ル内アービトレーションを行うかが決まる為である。
ービトレーション方式で共有し、かつ、各々のモジュー
ルが自モジュールからバスリクエストするバスアクセス
命令をモジュール内でアービトレーションするシステム
においては、各モジュールは、同一のバスアクセス命令
を重複してバスに発行しないように連続してバスリクエ
ストを行うためには、前回に自身が行ったリクエストの
バス上でのアービトレーション結果を確認した後に、次
に自身がリクエストするバスアクセス命令のアービトレ
ーションを行う必要がある。その理由は、前回に自身が
行ったバスのリクエストが成功しているか否かによっ
て、前回選択したバスアクセス命令を除外してモジュー
ル内アービトレーションを行うか、除外せずにモジュー
ル内アービトレーションを行うかが決まる為である。
【０００３】従来は、バスアービトレーションとモジュ
ール内アービトレーションとを同一サイクルで行うこと
は実質不可能であった為に、それぞれのアービトレーシ
ョンに１サイクルずつの計２サイクルを要しており、１
バスアクセス命令の発行に要するバスのサイクル数が長
くなるという問題があった。以下に従来技術について説
明する。
ール内アービトレーションとを同一サイクルで行うこと
は実質不可能であった為に、それぞれのアービトレーシ
ョンに１サイクルずつの計２サイクルを要しており、１
バスアクセス命令の発行に要するバスのサイクル数が長
くなるという問題があった。以下に従来技術について説
明する。
【０００４】図４にモジュール内のアービトレーション
に関連する従来技術の構成を示す。図では、一つのモジ
ュール０について示しているが、他のモジュールも同様
の構成である。同図に示すように、モジュール０は、バ
ス上のリクエストのアービトレーションを行うバスアー
ビタ３０６と、その結果を用いて新たに自身がリクエス
トするバスアクセス命令のアービトレーションを行うモ
ジュール内アービタ３０２とを持つ。バスアクセス命令
格納キュー群３０１は、当該モジュールがバスに対して
リクエストする用意の出来た複数のバスアクセス命令を
格納している。モジュール内アービタ３０２はバスアク
セス命令格納キュー群３０１中のバスアクセス命令３１
３の中から最も優先順位の高いバスアクセス命令を選択
する。但し、バスＷＩＮ信号３１２により前回自身がバ
スを獲得していることが通知された場合には、前回選択
したバスアクセス命令は選択しない。
に関連する従来技術の構成を示す。図では、一つのモジ
ュール０について示しているが、他のモジュールも同様
の構成である。同図に示すように、モジュール０は、バ
ス上のリクエストのアービトレーションを行うバスアー
ビタ３０６と、その結果を用いて新たに自身がリクエス
トするバスアクセス命令のアービトレーションを行うモ
ジュール内アービタ３０２とを持つ。バスアクセス命令
格納キュー群３０１は、当該モジュールがバスに対して
リクエストする用意の出来た複数のバスアクセス命令を
格納している。モジュール内アービタ３０２はバスアク
セス命令格納キュー群３０１中のバスアクセス命令３１
３の中から最も優先順位の高いバスアクセス命令を選択
する。但し、バスＷＩＮ信号３１２により前回自身がバ
スを獲得していることが通知された場合には、前回選択
したバスアクセス命令は選択しない。
【０００５】モジュール内アービタ３０２で選択された
バスアクセス命令は、リクエストレジスタ３０３に格納
される。リクエスト信号生成部３０５は、リクエストレ
ジスタ３０３に格納されたバスアクセス命令の種類を含
むリクエストを、自モジュールに対応するリクエスト線
３１４に出力して、バス上の全モジュールに通知する。
リクエストＩＮＰＵＴレジスタ３０７〜３０９は、各モ
ジュールに１対１に対応するリクエスト線３１４〜３１
６を通じて、自身を含めたバス上の全モジュールからの
バスリクエストを格納するレジスタである。バスアービ
タ３０６は、このリクエストＩＮＰＵＴレジスタ３０７
〜３０９を参照して、最も優先順位の高いバスアクセス
命令をリクエストしているモジュールをバスＷＩＮＮＥ
Ｒとして選択する。自身のリクエストを選択した場合、
バスアービタ３０６はバスＷＩＮ信号３１０をアサート
する。バスＷＩＮ信号格納レジスタ３１１はバスＷＩＮ
信号３１０を取り込んでいる。モジュールを高速な動作
を行うＬＳＩで実現した場合、バスアービトレーション
とモジュール内アービトレーションとを同一サイクルで
行うことは実質的に不可能であるため、バスＷＩＮ信号
を一段受けるバスＷＩＮ格納レジスタ３１１が必要にな
る。
バスアクセス命令は、リクエストレジスタ３０３に格納
される。リクエスト信号生成部３０５は、リクエストレ
ジスタ３０３に格納されたバスアクセス命令の種類を含
むリクエストを、自モジュールに対応するリクエスト線
３１４に出力して、バス上の全モジュールに通知する。
リクエストＩＮＰＵＴレジスタ３０７〜３０９は、各モ
ジュールに１対１に対応するリクエスト線３１４〜３１
６を通じて、自身を含めたバス上の全モジュールからの
バスリクエストを格納するレジスタである。バスアービ
タ３０６は、このリクエストＩＮＰＵＴレジスタ３０７
〜３０９を参照して、最も優先順位の高いバスアクセス
命令をリクエストしているモジュールをバスＷＩＮＮＥ
Ｒとして選択する。自身のリクエストを選択した場合、
バスアービタ３０６はバスＷＩＮ信号３１０をアサート
する。バスＷＩＮ信号格納レジスタ３１１はバスＷＩＮ
信号３１０を取り込んでいる。モジュールを高速な動作
を行うＬＳＩで実現した場合、バスアービトレーション
とモジュール内アービトレーションとを同一サイクルで
行うことは実質的に不可能であるため、バスＷＩＮ信号
を一段受けるバスＷＩＮ格納レジスタ３１１が必要にな
る。
【０００６】バスアクセス命令レジスタ３０４に格納さ
れているバスアクセス命令は、バスＷＩＮ信号３１０が
アサートされた場合にバス駆動部３１８により共通バス
３１７に出力され、バスへのバスアクセス命令の発行が
完了する。
れているバスアクセス命令は、バスＷＩＮ信号３１０が
アサートされた場合にバス駆動部３１８により共通バス
３１７に出力され、バスへのバスアクセス命令の発行が
完了する。
【０００７】図５に従来技術でのバスの状況を表すタイ
ムチャートを示す。タイミング１でリクエストレジスタ
３０３に、モジュールがバスに対してリクエストするバ
スアクセス命令が格納される。同じくタイミング１で、
リクエスト線３１４がアサートされてバス上の全モジュ
ールに対してバスリクエストが通知される。各々のモジ
ュールは、タイミング２でリクエストＩＮＰＵＴレジス
タ３０７〜３０９にリクエストを格納して、バスアービ
トレーションを行い、バスＷＩＮＮＥＲを決定する。バ
スアクセス命令レジスタ３０４中のバスアクセス命令
は、バスＷＩＮ信号３１０をＥＮＢ（イネーブル）信号
として、自身がバスを獲得していた場合にバスに対して
バスアクセス命令を出力する。バスＷＩＮ信号格納レジ
スタ３１１はタイミング３で、バスＷＩＮ信号３１０を
格納する。モジュール内アービタ３０２はこのバスＷＩ
Ｎ信号格納レジスタ３１１の値を参照して、次にバスリ
クエストを行うバスアクセス命令のアービトレーション
を、タイミング３で行っている。
ムチャートを示す。タイミング１でリクエストレジスタ
３０３に、モジュールがバスに対してリクエストするバ
スアクセス命令が格納される。同じくタイミング１で、
リクエスト線３１４がアサートされてバス上の全モジュ
ールに対してバスリクエストが通知される。各々のモジ
ュールは、タイミング２でリクエストＩＮＰＵＴレジス
タ３０７〜３０９にリクエストを格納して、バスアービ
トレーションを行い、バスＷＩＮＮＥＲを決定する。バ
スアクセス命令レジスタ３０４中のバスアクセス命令
は、バスＷＩＮ信号３１０をＥＮＢ（イネーブル）信号
として、自身がバスを獲得していた場合にバスに対して
バスアクセス命令を出力する。バスＷＩＮ信号格納レジ
スタ３１１はタイミング３で、バスＷＩＮ信号３１０を
格納する。モジュール内アービタ３０２はこのバスＷＩ
Ｎ信号格納レジスタ３１１の値を参照して、次にバスリ
クエストを行うバスアクセス命令のアービトレーション
を、タイミング３で行っている。
【０００８】
【発明が解決しようとする課題】前記従来技術では、バ
スアービタ３０６からモジュール内アービタ３０２にバ
スＷＩＮ信号を通知する必要がある。ところが、高速で
動作させるＬＳＩにおいては、バスアービタ３０６から
の信号をそのままモジュール内アービタ３０２が利用す
ることは出来ず、一段ＦＦ（バスＷＩＮ信号格納レジス
タ３１１）を介する必要がある。一般的にバスアービタ
３０６は各モジュールからのリクエストの調停を行うた
め論理が複雑であり、モジュール内アービタ３０２もま
た内部でのバスアクセス命令の調停のために論理が複雑
であるので、バスアービタ３０６の論理を通った信号を
そのままモジュール内アービタ３０２に使用することは
実質的に不可能である。そのため、バスアービタ３０６
からモジュール内アービタ３０２へのバスＷＩＮ信号に
一段ＦＦ（バスＷＩＮ信号格納レジスタ３１１）を介す
ることが必要となる。その結果、１バスアクセス命令の
処理に要するサイクル数が一つ増え、バスのバスアクセ
ス命令処理能力が低下することが問題となる。
スアービタ３０６からモジュール内アービタ３０２にバ
スＷＩＮ信号を通知する必要がある。ところが、高速で
動作させるＬＳＩにおいては、バスアービタ３０６から
の信号をそのままモジュール内アービタ３０２が利用す
ることは出来ず、一段ＦＦ（バスＷＩＮ信号格納レジス
タ３１１）を介する必要がある。一般的にバスアービタ
３０６は各モジュールからのリクエストの調停を行うた
め論理が複雑であり、モジュール内アービタ３０２もま
た内部でのバスアクセス命令の調停のために論理が複雑
であるので、バスアービタ３０６の論理を通った信号を
そのままモジュール内アービタ３０２に使用することは
実質的に不可能である。そのため、バスアービタ３０６
からモジュール内アービタ３０２へのバスＷＩＮ信号に
一段ＦＦ（バスＷＩＮ信号格納レジスタ３１１）を介す
ることが必要となる。その結果、１バスアクセス命令の
処理に要するサイクル数が一つ増え、バスのバスアクセ
ス命令処理能力が低下することが問題となる。
【０００９】そこで本発明の目的は、バスのアービトレ
ーションに必要とされるサイクル数を削減して、バスの
バスアクセス命令の処理能力を向上させることにある。
ーションに必要とされるサイクル数を削減して、バスの
バスアクセス命令の処理能力を向上させることにある。
【００１０】
【課題を解決するための手段】本発明のアービトレーシ
ョン方法は、上記の目的を達成するために、自モジュー
ル及び他モジュールがバスに送出した全てのバスリクエ
ストを入力してその中から最も発行優先順位の高い種類
の一つのバスアクセス命令を選択する、各モジュール上
のバスアービタを使用した分散アービトレーション方式
によるバスアービトレーションと、自モジュール内部に
存在する複数のバスアクセス命令の中から最も発行優先
順位の高い種類の一つのバスアクセス命令を選択する第
一のアービタ回路および自モジュール内で有効なバスア
クセス命令のうち前回に自モジュールがバスへ発行要求
したバスアクセス命令を除くバスアクセス命令の中から
最も発行優先順位の高い種類の一つのバスアクセス命令
を選択する第二のアービタ回路によるモジュール内アー
ビトレーションとを同一サイクルで実行し、自モジュー
ルが前回にバスを獲得している場合には前記第二のアー
ビタ回路で選択されたバスアクセス命令を、反対に前回
にバスを獲得していない場合には前記第一のアービタ回
路で選択されたバスアクセス命令を、それぞれ選択して
該選択したバスアクセス命令の種類を指定したバスリク
エストを前記バスアービタに出力するようにしている。
ョン方法は、上記の目的を達成するために、自モジュー
ル及び他モジュールがバスに送出した全てのバスリクエ
ストを入力してその中から最も発行優先順位の高い種類
の一つのバスアクセス命令を選択する、各モジュール上
のバスアービタを使用した分散アービトレーション方式
によるバスアービトレーションと、自モジュール内部に
存在する複数のバスアクセス命令の中から最も発行優先
順位の高い種類の一つのバスアクセス命令を選択する第
一のアービタ回路および自モジュール内で有効なバスア
クセス命令のうち前回に自モジュールがバスへ発行要求
したバスアクセス命令を除くバスアクセス命令の中から
最も発行優先順位の高い種類の一つのバスアクセス命令
を選択する第二のアービタ回路によるモジュール内アー
ビトレーションとを同一サイクルで実行し、自モジュー
ルが前回にバスを獲得している場合には前記第二のアー
ビタ回路で選択されたバスアクセス命令を、反対に前回
にバスを獲得していない場合には前記第一のアービタ回
路で選択されたバスアクセス命令を、それぞれ選択して
該選択したバスアクセス命令の種類を指定したバスリク
エストを前記バスアービタに出力するようにしている。
【００１１】また、本発明のアービトレーション装置
は、上記の目的を達成するために、自モジュール及び他
モジュールがバスに送出した全てのバスリクエストを入
力してその中から最も発行優先順位の高い種類の一つの
バスアクセス命令を選択する分散アービトレーション方
式によるバスアービトレーションを行うバスアービタ
と、 前記バスアービタと同一サイクルでアービトレーシ
ョンを実行し、自モジュール内部に存在する複数のバス
アクセス命令の中から最も発行優先順位の高い種類の一
つのバスアクセス命令を選択する第一のアービタ回路
と、 前記バスアービタ及び前記第一のアービタ回路と同
一サイクルでアービトレーションを実行し、自モジュー
ル内で有効なバスアクセス命令のうち前回に自モジュー
ルがバスへ発行要求したバスアクセス命令を除くバスア
クセス命令の中から最も発行優先順位の高い種類の一つ
のバスアクセス命令を選択する第二のアービタ回路と、
前記バスアービタから出力されるバスＷＩＮ信号をセレ
クト制御信号として入力し、自モジュールが前回にバス
を獲得している場合には前記第二のアービタ回路で選択
されたバスアクセス命令を選択し、反対に前回にバスを
獲得していない場合には前記第一のアービタ回路で選択
されたバスアクセス命令を選択するセレクタと、該セレ
クタで選択されたバスアクセス命令を保持するリクエス
トレジスタと、該リクエストレジスタに保持されたバス
アクセス命令の種類を指定したバスリクエストを前記バ
スアービタに出力するリクエスト信号生成部とを備えて
いる。
は、上記の目的を達成するために、自モジュール及び他
モジュールがバスに送出した全てのバスリクエストを入
力してその中から最も発行優先順位の高い種類の一つの
バスアクセス命令を選択する分散アービトレーション方
式によるバスアービトレーションを行うバスアービタ
と、 前記バスアービタと同一サイクルでアービトレーシ
ョンを実行し、自モジュール内部に存在する複数のバス
アクセス命令の中から最も発行優先順位の高い種類の一
つのバスアクセス命令を選択する第一のアービタ回路
と、 前記バスアービタ及び前記第一のアービタ回路と同
一サイクルでアービトレーションを実行し、自モジュー
ル内で有効なバスアクセス命令のうち前回に自モジュー
ルがバスへ発行要求したバスアクセス命令を除くバスア
クセス命令の中から最も発行優先順位の高い種類の一つ
のバスアクセス命令を選択する第二のアービタ回路と、
前記バスアービタから出力されるバスＷＩＮ信号をセレ
クト制御信号として入力し、自モジュールが前回にバス
を獲得している場合には前記第二のアービタ回路で選択
されたバスアクセス命令を選択し、反対に前回にバスを
獲得していない場合には前記第一のアービタ回路で選択
されたバスアクセス命令を選択するセレクタと、該セレ
クタで選択されたバスアクセス命令を保持するリクエス
トレジスタと、該リクエストレジスタに保持されたバス
アクセス命令の種類を指定したバスリクエストを前記バ
スアービタに出力するリクエスト信号生成部とを備えて
いる。
【００１２】本発明のアービトレーション方法及びその
装置にあっては、モジュール内で有効なバスアクセス命
令の中から一つのバスアクセス命令を選択する第一のア
ービタ回路と、モジュール内で有効なバスアクセス命令
のうち前回に自モジュールがバスへ発行要求したバスア
クセス命令を除くバスアクセス命令の中から一つのバス
アクセス命令を選択する第二のアービタ回路とが同時に
アービトレーションを行い、自モジュールが前回にバス
を獲得している場合には前記第二のアービタ回路で選択
されたバスアクセス命令を、反対に前回にバスを獲得し
ていない場合には前記第一のアービタ回路で選択された
バスアクセス命令を、それぞれ選択してバスへの発行要
求を行うようにしたので、モジュール内アービトレーシ
ョンとバスアービトレーションとを同一サイクルに行う
ことが可能となる。
装置にあっては、モジュール内で有効なバスアクセス命
令の中から一つのバスアクセス命令を選択する第一のア
ービタ回路と、モジュール内で有効なバスアクセス命令
のうち前回に自モジュールがバスへ発行要求したバスア
クセス命令を除くバスアクセス命令の中から一つのバス
アクセス命令を選択する第二のアービタ回路とが同時に
アービトレーションを行い、自モジュールが前回にバス
を獲得している場合には前記第二のアービタ回路で選択
されたバスアクセス命令を、反対に前回にバスを獲得し
ていない場合には前記第一のアービタ回路で選択された
バスアクセス命令を、それぞれ選択してバスへの発行要
求を行うようにしたので、モジュール内アービトレーシ
ョンとバスアービトレーションとを同一サイクルに行う
ことが可能となる。
【００１３】
【発明の実施の形態】次に本発明の実施の形態の例につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００１４】図１に本発明を適用したシステムの構成例
を示す。図中のモジュール１０１〜１０３は共通バス１
０７を共有している。各々のモジュール間は各モジュー
ルに１対１の対応するリクエスト線１０４〜１０６で接
続され、各々のモジュールからの共通バス１０７の獲得
要求が、このリクエスト線１０４〜１０６によりバス上
の全モジュール１０１〜１０３に通知される。リクエス
ト線１０４〜１０６によって通知される情報にはリクエ
ストしたバスアクセス命令の種類が含まれ、各モジュー
ル内でのバスアービトレーション時にはこの情報が利用
される。バスのアービトレーション方式は分散アービト
レーション方式であり、各々のモジュール１０１〜１０
３が自モジュール内に存在する後述するバスアービタに
よって、ＷＩＮＮＥＲを決定する。共通バス１０７は、
自身がＷＩＮＮＥＲであることを認識したモジュールに
よって使用される。共通バス１０７は例えばデータ線，
アドレス線，コントロール線で構成される。
を示す。図中のモジュール１０１〜１０３は共通バス１
０７を共有している。各々のモジュール間は各モジュー
ルに１対１の対応するリクエスト線１０４〜１０６で接
続され、各々のモジュールからの共通バス１０７の獲得
要求が、このリクエスト線１０４〜１０６によりバス上
の全モジュール１０１〜１０３に通知される。リクエス
ト線１０４〜１０６によって通知される情報にはリクエ
ストしたバスアクセス命令の種類が含まれ、各モジュー
ル内でのバスアービトレーション時にはこの情報が利用
される。バスのアービトレーション方式は分散アービト
レーション方式であり、各々のモジュール１０１〜１０
３が自モジュール内に存在する後述するバスアービタに
よって、ＷＩＮＮＥＲを決定する。共通バス１０７は、
自身がＷＩＮＮＥＲであることを認識したモジュールに
よって使用される。共通バス１０７は例えばデータ線，
アドレス線，コントロール線で構成される。
【００１５】各モジュール１０１〜１０３の具体例とし
ては、マルチプロセッサシステムを構成する各ＣＰＵと
共通バス１０７との間に設けられたＬＳＩによるバスイ
ンタフェイス装置がある。
ては、マルチプロセッサシステムを構成する各ＣＰＵと
共通バス１０７との間に設けられたＬＳＩによるバスイ
ンタフェイス装置がある。
【００１６】図２にモジュール内のアービトレーション
に関連する本発明の一実施例の構成を示す。図では、一
つのモジュール０について示しているが、他のモジュー
ルも同様の構成である。
に関連する本発明の一実施例の構成を示す。図では、一
つのモジュール０について示しているが、他のモジュー
ルも同様の構成である。
【００１７】図２において、バスアクセス命令格納キュ
ー群２０１には、バスにリクエストする用意の出来たバ
スアクセス命令が格納される。当該モジュール１０１が
ＣＰＵのバスインタフェイス装置である場合、ＣＰＵか
ら出力されたバスアクセス命令がバスアクセス命令格納
キュー群２０１に格納される。バスアクセス命令格納キ
ュー群２０１に格納されたバスアクセス命令は、バスア
クセス命令２１３として後段のモジュール内アービタＡ
２０３及びリクエストマスク部２０２に供給される。
ー群２０１には、バスにリクエストする用意の出来たバ
スアクセス命令が格納される。当該モジュール１０１が
ＣＰＵのバスインタフェイス装置である場合、ＣＰＵか
ら出力されたバスアクセス命令がバスアクセス命令格納
キュー群２０１に格納される。バスアクセス命令格納キ
ュー群２０１に格納されたバスアクセス命令は、バスア
クセス命令２１３として後段のモジュール内アービタＡ
２０３及びリクエストマスク部２０２に供給される。
【００１８】ここで、バスアクセス命令には、リード命
令，ライト命令などの種類があり、更にリード命令には
メモリに対するアクセスを行うブロックリード命令とレ
ジスタに対するアクセスを行うレジスタリード命令とが
あり、同様にライト命令にもブロックライト命令とレジ
スタライト命令との種類がある。なお、ライト命令には
ライトデータが付随する。
令，ライト命令などの種類があり、更にリード命令には
メモリに対するアクセスを行うブロックリード命令とレ
ジスタに対するアクセスを行うレジスタリード命令とが
あり、同様にライト命令にもブロックライト命令とレジ
スタライト命令との種類がある。なお、ライト命令には
ライトデータが付随する。
【００１９】モジュール内アービタＡ２０３は、バスア
クセス命令格納キュー群２０１中のバスアクセス命令の
中から一つのバスアクセス命令を選択する。選択するバ
スアクセス命令は、バスアクセス命令格納キュー群２０
１に格納されたバスアクセス命令のうち、バスに対する
発行優先順位の最も高いバスアクセス命令である。発行
優先順位はバスアクセス命令の種類で決定される。例え
ば、ライト命令よりリード命令の方が発行優先順位が高
いなど、所定の優先基準が予め定められている。
クセス命令格納キュー群２０１中のバスアクセス命令の
中から一つのバスアクセス命令を選択する。選択するバ
スアクセス命令は、バスアクセス命令格納キュー群２０
１に格納されたバスアクセス命令のうち、バスに対する
発行優先順位の最も高いバスアクセス命令である。発行
優先順位はバスアクセス命令の種類で決定される。例え
ば、ライト命令よりリード命令の方が発行優先順位が高
いなど、所定の優先基準が予め定められている。
【００２０】リクエストマスク部２０２は、バスアクセ
ス命令格納キュー群２０１に格納されたバスアクセス命
令の中から、自モジュールが前回バスにリクエストした
バスアクセス命令をマスクする機能を持つ。つまり、バ
スアクセス命令格納キュー群２０１に格納されたバスア
クセス命令のうち、リクエストレジスタ２０６に保持さ
れたバスアクセス命令２１４以外の全バスアクセス命令
をモジュール内アービタＢ２０４に供給する。
ス命令格納キュー群２０１に格納されたバスアクセス命
令の中から、自モジュールが前回バスにリクエストした
バスアクセス命令をマスクする機能を持つ。つまり、バ
スアクセス命令格納キュー群２０１に格納されたバスア
クセス命令のうち、リクエストレジスタ２０６に保持さ
れたバスアクセス命令２１４以外の全バスアクセス命令
をモジュール内アービタＢ２０４に供給する。
【００２１】モジュール内アービタＢ２０４では、リク
エストマスク部２０２から供給されるバスアクセス命令
の中から一つのバスアクセス命令を選択する。選択する
バスアクセス命令は、モジュール内アービタＡ２０３と
同様に、バスに対する発行優先順位の最も高いバスアク
セス命令である。発行優先順位はモジュール内アービタ
Ａ２０３と同様にバスアクセス命令の種類で決定され
る。
エストマスク部２０２から供給されるバスアクセス命令
の中から一つのバスアクセス命令を選択する。選択する
バスアクセス命令は、モジュール内アービタＡ２０３と
同様に、バスに対する発行優先順位の最も高いバスアク
セス命令である。発行優先順位はモジュール内アービタ
Ａ２０３と同様にバスアクセス命令の種類で決定され
る。
【００２２】セレクタ２０５は、バスＷＩＮ信号２１５
を用いて、前回自身がバスＷＩＮＮＥＲでなかった場合
にはモジュール内アービタＡ２０３で選択されたバスア
クセス命令を選択し、反対に、自身がバスＷＩＮＮＥＲ
であった場合にはモジュール内アービタＢ２０４で選択
されたバスアクセス命令を選択する機能を持つ。リクエ
ストレジスタ２０６には、セレクタ２０５の結果が格納
される。リクエスト信号生成部２１２は、リクエストレ
ジスタ２０６に格納されたバスアクセス命令の種類を含
むリクエストをリクエスト線１０６を用いてバス上の全
モジュールに通知する。この結果、前回自身がバスリク
エストを行いバスが獲得出来て発行完了したバスアクセ
ス命令を再びリクエストすることなく、次に優先順位の
高かったバスアクセス命令を連続してバスにリクエスト
することが出来る。
を用いて、前回自身がバスＷＩＮＮＥＲでなかった場合
にはモジュール内アービタＡ２０３で選択されたバスア
クセス命令を選択し、反対に、自身がバスＷＩＮＮＥＲ
であった場合にはモジュール内アービタＢ２０４で選択
されたバスアクセス命令を選択する機能を持つ。リクエ
ストレジスタ２０６には、セレクタ２０５の結果が格納
される。リクエスト信号生成部２１２は、リクエストレ
ジスタ２０６に格納されたバスアクセス命令の種類を含
むリクエストをリクエスト線１０６を用いてバス上の全
モジュールに通知する。この結果、前回自身がバスリク
エストを行いバスが獲得出来て発行完了したバスアクセ
ス命令を再びリクエストすることなく、次に優先順位の
高かったバスアクセス命令を連続してバスにリクエスト
することが出来る。
【００２３】バス上の全モジュールからのリクエスト
は、リクエストＩＮＰＵＴレジスタ２０９〜２１１に格
納される。各モジュール内のバスアービタ２０８は、こ
のリクエストＩＮＰＵＴレジスタ２０９〜２１１の情報
を用いてバス上の全モジュール間でのアービトレーショ
ンを行う。つまり、最も優先順位の高い種類のバスアク
セス命令をリクエストしているモジュールをバスＷＩＮ
ＮＥＲとして選択する。本発明は分散アービトレーショ
ン方式で共通バス１０７のアービトレーションを行うも
のであり、全てのモジュールにおけるバスアービトレー
ション結果は同じになる。そして、バスアービタ２０８
は、自モジュールがＷＩＮＮＥＲとなった場合にはバス
ＷＩＮ信号２１５をアサートする。バスアクセス命令レ
ジスタ２０７には、リクエストレジスタ２０６に格納さ
れたバスアクセス命令が移送される。このバスアクセス
命令レジスタ２０７に格納されたバスアクセス命令は、
バスＷＩＮ信号２１５がアサートされている際に、バス
駆動部２１６によって共通バス１０７へ出力され、バス
アクセス命令に応じたバス駆動が行われる。
は、リクエストＩＮＰＵＴレジスタ２０９〜２１１に格
納される。各モジュール内のバスアービタ２０８は、こ
のリクエストＩＮＰＵＴレジスタ２０９〜２１１の情報
を用いてバス上の全モジュール間でのアービトレーショ
ンを行う。つまり、最も優先順位の高い種類のバスアク
セス命令をリクエストしているモジュールをバスＷＩＮ
ＮＥＲとして選択する。本発明は分散アービトレーショ
ン方式で共通バス１０７のアービトレーションを行うも
のであり、全てのモジュールにおけるバスアービトレー
ション結果は同じになる。そして、バスアービタ２０８
は、自モジュールがＷＩＮＮＥＲとなった場合にはバス
ＷＩＮ信号２１５をアサートする。バスアクセス命令レ
ジスタ２０７には、リクエストレジスタ２０６に格納さ
れたバスアクセス命令が移送される。このバスアクセス
命令レジスタ２０７に格納されたバスアクセス命令は、
バスＷＩＮ信号２１５がアサートされている際に、バス
駆動部２１６によって共通バス１０７へ出力され、バス
アクセス命令に応じたバス駆動が行われる。
【００２４】図３に本実施例でのタイムチャートを示
す。タイミング１でリクエストレジスタ２０６にリクエ
ストするバスアクセス命令が格納され、リクエスト線１
０６がアサートされる。バス上の全モジュールでは、タ
イミング２でリクエストＩＮＰＵＴレジスタ２０９〜２
１１にリクエストが格納され、バスアービトレーション
が行われる。このバスＷＩＮ信号２１５はバスアクセス
命令レジスタ２０７から共通バス２１４への出力ＥＮＢ
信号として使用される。モジュール内アービトレーショ
ンはタイミング２で行われていて、バスＷＩＮ信号がア
サートされている場合にはモジュール内アービタＢ２０
４の結果が、バスＷＩＮ信号がアサートされていなかっ
た場合にはモジュール内アービタＡ２０３の結果が、リ
クエストレジスタ２０６にタイミング３で格納される。
す。タイミング１でリクエストレジスタ２０６にリクエ
ストするバスアクセス命令が格納され、リクエスト線１
０６がアサートされる。バス上の全モジュールでは、タ
イミング２でリクエストＩＮＰＵＴレジスタ２０９〜２
１１にリクエストが格納され、バスアービトレーション
が行われる。このバスＷＩＮ信号２１５はバスアクセス
命令レジスタ２０７から共通バス２１４への出力ＥＮＢ
信号として使用される。モジュール内アービトレーショ
ンはタイミング２で行われていて、バスＷＩＮ信号がア
サートされている場合にはモジュール内アービタＢ２０
４の結果が、バスＷＩＮ信号がアサートされていなかっ
た場合にはモジュール内アービタＡ２０３の結果が、リ
クエストレジスタ２０６にタイミング３で格納される。
【００２５】
【発明の効果】以上のように、本発明を用いれば、１バ
スアクセス命令当たりに必要とされるバスのサイクル数
を削減することができ、バスのバスアクセス命令処理能
力を向上させることが出来る。
スアクセス命令当たりに必要とされるバスのサイクル数
を削減することができ、バスのバスアクセス命令処理能
力を向上させることが出来る。
【図１】本発明を適用したシステムの構成例を示すブロ
ック図である。
ック図である。
【図２】モジュール内のアービトレーションに関連する
本発明の一実施例の構成を示すブロック図である。
本発明の一実施例の構成を示すブロック図である。
【図３】本発明の実施例におけるバス状況を示すタイム
チャートである。
チャートである。
【図４】モジュール内のアービトレーションに関連する
従来技術の構成を示すブロック図である。
従来技術の構成を示すブロック図である。
【図５】従来技術でのバスの状況を示すタイムチャート
である。
である。
１０１〜１０３…モジュール １０４〜１０６…リクエスト線 １０７…共通バス ２０１…バスアクセス命令格納キュー群 ２０２…リクエストマスク部 ２０３…モジュール内アービタＡ ２０４…モジュール内アービタＢ ２０５…セレクタ ２０６…リクエストレジスタ ２０７…バスアクセス命令レジスタ ２０８…バスアービタ ２０９〜２１１…リクエストＩＮＰＵＴレジスタ ２１２…リクエスト信号生成部 ２１３…バスアクセス命令 ２１４…前回発行されたバスアクセス命令 ２１５…バスＷＩＮ信号
Claims (4)
- 【請求項１】 自モジュール及び他モジュールがバスに
送出した全てのバスリクエストを入力してその中から最
も発行優先順位の高い種類の一つのバスアクセス命令を
選択する、各モジュール上のバスアービタを使用した分
散アービトレーション方式によるバスアービトレーショ
ンと、自モジュール内部に存在する複数のバスアクセス
命令の中から最も発行優先順位の高い種類の一つのバス
アクセス命令を選択する第一のアービタ回路および自モ
ジュール内で有効なバスアクセス命令のうち前回に自モ
ジュールがバスへ発行要求したバスアクセス命令を除く
バスアクセス命令の中から最も発行優先順位の高い種類
の一つのバスアクセス命令を選択する第二のアービタ回
路によるモジュール内アービトレーションとを同一サイ
クルで実行し、自モジュールが前回にバスを獲得してい
る場合には前記第二のアービタ回路で選択されたバスア
クセス命令を、反対に前回にバスを獲得していない場合
には前記第一のアービタ回路で選択されたバスアクセス
命令を、それぞれ選択して該選択したバスアクセス命令
の種類を指定したバスリクエストを前記バスアービタに
出力することを特徴としたアービトレーション方法。 - 【請求項２】 自モジュール及び他モジュールがバスに
送出した全てのバスリクエストを入力してその中から最
も発行優先順位の高い種類の一つのバスアクセス命令を
選択する分散アービトレーション方式によるバスアービ
トレーションを行うバスアービタと、 前記バスアービタと同一サイクルでアービトレーション
を実行し、自モジュール内部に存在する複数のバスアク
セス命令の中から最も発行優先順位の高い種類の一つの
バスアクセス命令を選択する第一のアービタ回路と、 前記バスアービタ及び 前記第一のアービタ回路と同一サ
イクルでアービトレーションを実行し、自モジュール内
で有効なバスアクセス命令のうち前回に自モジュールが
バスへ発行要求したバスアクセス命令を除くバスアクセ
ス命令の中から最も発行優先順位の高い種類の一つのバ
スアクセス命令を選択する第二のアービタ回路と、 前記バスアービタから出力されるバスＷＩＮ信号をセレ
クト制御信号として入力し、自モジュールが前回にバス
を獲得している場合には前記第二のアービタ回路で選択
されたバスアクセス命令を選択し、反対に前回にバスを
獲得していない場合には前記第一のアービタ回路で選択
されたバスアクセス命令を選択するセレクタと、 該セレクタで選択されたバスアクセス命令を保持するリ
クエストレジスタと、 該リクエストレジスタに保持されたバスアクセス命令の
種類を指定したバスリクエストを前記バスアービタに出
力するリクエスト信号生成部とを備えることを特徴とす
るアービトレーション装置。 - 【請求項３】 バスにリクエストする用意の出来たバス
アクセス命令を格納するバスアクセス命令格納キュー群
と、 前記バスアクセス命令格納キュー群に格納されたバスア
クセス命令のうち、前回に自モジュールがバスへ発行要
求したバスアクセス命令を除くバスアクセス命令を前記
第二のアービタ回路に供給するリクエストマスク部とを
備えることを特徴とする請求項２記載のアービトレーシ
ョン装置。 - 【請求項４】 前記バスアービタから、自モジュールが
バスに送出したバスリクエストを選択したことを示すバ
スＷＩＮ信号が出力されることにより、前記リクエスト
レジスタに保持されたバスアクセス命令を前記共通バス
に出力するバスアクセス命令レジスタを備えることを特
徴とする請求項３記載のアービトレーション装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09122924A JP3094944B2 (ja) | 1997-04-25 | 1997-04-25 | アービトレーション方法及びその装置 |
| US09/056,850 US6161158A (en) | 1997-04-25 | 1998-04-08 | Bus arbitration apparatus and method wherein each module has two in-module arbiters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09122924A JP3094944B2 (ja) | 1997-04-25 | 1997-04-25 | アービトレーション方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10301897A JPH10301897A (ja) | 1998-11-13 |
| JP3094944B2 true JP3094944B2 (ja) | 2000-10-03 |
Family
ID=14847986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09122924A Expired - Fee Related JP3094944B2 (ja) | 1997-04-25 | 1997-04-25 | アービトレーション方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6161158A (ja) |
| JP (1) | JP3094944B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1217852A (zh) * | 1997-02-13 | 1999-05-26 | 三菱电机株式会社 | 动态图象预测方式 |
| AU2003297076A1 (en) * | 2002-12-16 | 2004-07-29 | Microsoft Corporation | Systems and methods for interfacing with computer devices |
| US8787368B2 (en) * | 2010-12-07 | 2014-07-22 | Advanced Micro Devices, Inc. | Crossbar switch with primary and secondary pickers |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837682A (en) * | 1987-04-07 | 1989-06-06 | Glen Culler & Associates | Bus arbitration system and method |
| JPH0311449A (ja) * | 1989-06-09 | 1991-01-18 | Nec Corp | バス競合階層制御装置 |
| US5101482A (en) * | 1989-10-16 | 1992-03-31 | Massachusetts Institute Of Technology | Bus-based priority arbitration system with optimum codewords |
| JPH03235152A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | バス制御方式 |
| JPH0496165A (ja) * | 1990-08-08 | 1992-03-27 | Matsushita Electric Ind Co Ltd | システムバス調停装置 |
| JPH06124205A (ja) * | 1992-10-12 | 1994-05-06 | Matsushita Electric Ind Co Ltd | 命令プリフェッチ装置 |
| US5459840A (en) * | 1993-02-26 | 1995-10-17 | 3Com Corporation | Input/output bus architecture with parallel arbitration |
| US5761450A (en) * | 1994-02-24 | 1998-06-02 | Intel Corporation | Bus bridge circuit flushing buffer to a bus during one acquire/relinquish cycle by providing empty address indications |
| US5535341A (en) * | 1994-02-24 | 1996-07-09 | Intel Corporation | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation |
| US5572687A (en) * | 1994-04-22 | 1996-11-05 | The University Of British Columbia | Method and apparatus for priority arbitration among devices in a computer system |
| JPH0895904A (ja) * | 1994-09-22 | 1996-04-12 | Hitachi Ltd | バス制御装置 |
| US5555383A (en) * | 1994-11-07 | 1996-09-10 | International Business Machines Corporation | Peripheral component interconnect bus system having latency and shadow timers |
| US5680592A (en) * | 1995-04-14 | 1997-10-21 | Nvidia Corporation | System using a plurality of state machines for translating commands intended for legacy bus devices to commands for local bus devices |
| US5706446A (en) * | 1995-05-18 | 1998-01-06 | Unisys Corporation | Arbitration system for bus requestors with deadlock prevention |
-
1997
- 1997-04-25 JP JP09122924A patent/JP3094944B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-08 US US09/056,850 patent/US6161158A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6161158A (en) | 2000-12-12 |
| JPH10301897A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5263169A (en) | Bus arbitration and resource management for concurrent vector signal processor architecture | |
| JP2002063131A (ja) | バスシステム | |
| JP2000501536A (ja) | 種々のメモリセグメント間のメモリコントロールシーケンスのタイミングを最適にするメモリコントローラユニット | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| JPH06266615A (ja) | 順次データ転送型メモリ及び順次データ転送型メモリを用いたコンピュータシステム | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| JP3094944B2 (ja) | アービトレーション方法及びその装置 | |
| JP2002163228A (ja) | 多重コアｄｓｐ装置のための外部バス裁定技術 | |
| US7343457B1 (en) | Dual active bank memory controller | |
| KR101022473B1 (ko) | 다층 버스 시스템에서의 메모리 뱅크 인터리빙 방법 및장치 | |
| US7031337B2 (en) | Data processing apparatus and slave interface mechanism for controlling access to a slave logic unit by a plurality of master logic units | |
| JPH04280347A (ja) | 高速バス装置 | |
| JP2004355271A (ja) | データ転送システム | |
| WO1992006432A1 (en) | Device for controlling bus | |
| KR100389030B1 (ko) | 다중 채널을 가진 고속 직접 메모리 억세스 컨트롤러 | |
| JP3240863B2 (ja) | 調停回路 | |
| JP2731768B2 (ja) | メモリ制御装置 | |
| Reed et al. | A dual round-robin arbiter for split-transaction buses in system-on-chip implementations | |
| US20080098153A1 (en) | Memory access controller | |
| US5799160A (en) | Circuit and method for controlling bus arbitration | |
| US20010005870A1 (en) | External bus control system | |
| JP2002278923A (ja) | バスシステム，バス制御方式及びそのバス変換装置 | |
| JP2001167049A (ja) | バス調停装置 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |