JP4856695B2 - データ転送装置、データ転送システム及びデータ転送装置の制御方法 - Google Patents

データ転送装置、データ転送システム及びデータ転送装置の制御方法 Download PDF

Info

Publication number
JP4856695B2
JP4856695B2 JP2008501558A JP2008501558A JP4856695B2 JP 4856695 B2 JP4856695 B2 JP 4856695B2 JP 2008501558 A JP2008501558 A JP 2008501558A JP 2008501558 A JP2008501558 A JP 2008501558A JP 4856695 B2 JP4856695 B2 JP 4856695B2
Authority
JP
Japan
Prior art keywords
circuit
data
transfer device
data transfer
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008501558A
Other languages
English (en)
Other versions
JPWO2007097006A1 (ja
Inventor
穣二 國井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2007097006A1 publication Critical patent/JPWO2007097006A1/ja
Application granted granted Critical
Publication of JP4856695B2 publication Critical patent/JP4856695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、システムコントローラ(System Controller)内に設けられているRAM(Random Access Memory)からの読み出しパケットを送出側インターフェイスに送るパケット送出制御装置および方法に関する。
図１は、従来のマルチコンピュータシステムの構成を示す概略図である。図１ではシステムコントローラ(System Controller：ＳＣ)10，20に付けた番号、すなわち０及び１でもって０系コンピュータシステム、１系コンピュータシステムと呼ぶことにする。
０系コンピュータシステム、１系コンピュータシステムとも構成要素は同じなので、０系コンピュータシステムについて簡単に構成を説明する。０系コンピュータシステムは、システムコントローラSC0（10）に第１のＣＰＵ１、第２のＣＰＵ２が接続され、さらに、第１及び第２のメディアアクセスコントローラ（Media Access Controller：MAC）3，5を介してそれぞれ複数のDIMM(Dual Inline Memory Module)4，6が接続される。また、０系コンピュータシステムと１系コンピュータシステムはシステムコントローラSC10，20を介して相互に接続される。
そして、システムコントローラSC10，20内には、RAM(Random Access Memory)(図示せず)が納められており、RAMからの読み出しパケットがインターフェイス(図示せず)を介して相手先に送出されるようになっている。
図２は、従来のパケット送出制御装置の構成を示す図であり、システムコントローラSC10内に納められているRAMからコントローラCNTLひとつを使用してパケットを読み出し、インターフェイス(図示せず)を介して相手先に送出するものである。図２において従来のパケット送出制御装置は、インターフェイス(IF)部へのパケット送出の制御とRAMへのデータ要求及びデータ受取りを管理するコントローラ部(CNTL)30、パケット送出先の制御部(図示せず)のビジー(BUSY)状態を把握するBUSY制御回路40、および、要求されるデータを格納するRAM(メモリ)50から構成されている。
図２に示したコントローラ部(CNTL)30は、内部にSTM(State-Machine)31（特許文献１参照）を持ち、RAM50への要求のタイミング制御や、データの受取りを行いデータ長やエラーなどを判断して送出するパケットをRAM格納データから用意する。またSTM31は、制御信号またはタイミングでもって、ステート(State)を遷移させ、そのステートで行う処理を管理する。なおコントローラ部(CNTL)30は、RAM50とのデータのやりとりのためにラッチ32,33を持っている。
またBUSY制御回路40は、インターフェイス(IF)側から送られてくる信号から、相手側インターフェイスのパケットの処理状態を判断し、ビジー(BUSY)を認識した時は、STM31にデータの送出を止めるよう働き掛ける。
またRAM(メモリ)50は、要求されるデータを保持し、アドレスを指定して、読み出しの要求を受けることで、アドレスとくくりつけられたデータを読み出す。
次に、従来のパケット送出制御装置の動作を図３に示すタイムチャートで説明する。図３においてデータの要求が可能になった時点で、CNTL30のSTM31が起動しIDLE(アイドル)(00)からST0に遷移する。CNTL30からRAM50へ読み出しの要求（RAMへのREQ(request)）を送ると、STM31はST0からST1に遷移して、RAM50からの要求許可信号（RAMからのVLD(valid)）を待つ。要求許可信号（RAMからのVLD）がRAM50から発行された時に、RAM50はデータの読み出し準備をし、一方、CNTL30のSTM31はST1からST2に遷移してデータ（READ DATA）の受け取り準備を行う。CNTL30はRAM50から読み出されたデータ（READ DATA）を受け取り、STM31がST2からST3に遷移するに従い、IF部へDATAを送出する(IFへの出力DATA)。データの送出終了とともに、STM31の動作も終了し、初期状態に戻り、またデータの要求を繰り返す。BUSYが発生した時は、BUSY制御回路40からSTM31に制御信号が送られ、データの送出を止める。制御信号の解除とともに、STM31が動き、データ送出を行う。
上述した従来のパケット送出制御装置の場合には、コントローラひとつを使用して要求を処理しているため、次の要求を処理するには、一つの処理が終了するまで待たねばならない。それを解決するために、RAMへの読み出し要求の競合解決による待ち時間を含めたRAMからの読み出しのレイテンシ、データ送出先のインターフェイス側のBUSY反映によるデータの送出停止および送出再開のタイミングを計算した上で、RAMの読み出しコントローラが隙間なくパケットを制御するためのタイミング制御回路を設計することが考えられるが、複雑な制御が必要となり、実現させるには多くの困難を克服しなければならないという課題があった。
特開2001-337861号公報(第4欄15行〜第7欄2行、図１、図４)
本発明は、インターフェイスへのパケット送出の制御とメモリへのデータ要求とデータ受取りを管理する複数のコントローラと、前記複数のコントローラのうち、どのコントローラを使用するかを選択する調停手段と、送出先の制御部のBUSY状態を把握するBUSY制御回路と、要求されるデータを格納するメモリを備えていることを特徴とする。
本発明によれば、隙間なくパケットを出すことができなくても制御が比較的容易なコントローラを複数個、及びコントローラ間の調停手段を備え、その上でコントローラを交互に動作させることで、パケットとパケットの隙間を容易に埋めることができる。また各コントローラは、他のコントローラの状態を意識することなく動作しており、インターフェイスにパケットを送信しているコントローラがインターフェイス側の都合でパケットが送出できず、コントローラの動作がとまっている時に、別のコントローラが動作することで次のデータをメモリから読み出すことができる。別のコントローラが、あらかじめ、データを読み出しているため、パケット送出再開時に、複雑な制御をすることなく連続してパケットを処理することができる。
従来のマルチコンピュータシステムの構成を示す概略図である。 従来のパケット送出制御装置の構成を示す図である。 従来のパケット送出制御装置の動作を説明するタイムチャートである。 本発明の実施形態に係るパケット送出制御装置の構成を示す図である。 本発明の実施形態に係るパケット送出制御装置の動作を説明するタイムチャートである。
以下、本発明の実施形態を、図面を参照しながら詳細に説明する。
図４は、本発明の実施形態に係るパケット送出制御装置の構成を示す図である。図４において本発明の実施形態に係るパケット送出制御装置は、インターフェイス(IF)部へのパケット送出の制御とRAMへのデータ要求及びデータ受取りを管理する複数のコントローラ部(CNTL0、CNTL1)130,230、複数のコントローラ部のうち、どのコントローラ部をRAMへのデータ要求及びデータの受け取りに使用するかを選択する第１のアービター回路101、複数のコントローラ部のうち、どのコントローラ部をIF部へのパケット送出に使用するかを選択する第２のアービター回路102、パケット送出先の制御部(図示せず)のビジー(BUSY)状態を把握するBUSY制御回路140、および、要求されるデータを格納するRAM(メモリ)150から構成されている。
本発明の実施形態に係るパケット送出制御装置の特徴は、制御が比較的容易なコントローラを複数個備え、且つ複数のコントローラ間の調停を行なう調停手段(アービター回路)を備えるようにした上で複数のコントローラを交互に動作させることにより送出先へのパケット送出停止のギャップを埋めることができるので、コントローラ多重化によってRAMからのパケット読み出しレイテンシを考慮せずに動作させることができる。
図４に示したコントローラ部(CNTL0、CNTL1)130,230は、内部にSTM(State-Machine)131,231を持ち、RAM150への要求のタイミング制御や、データの受取りを行いデータ長やエラーなどを判断して送出するパケットをRAM格納データから用意する。またSTM131,231は、制御信号またはタイミングでもって、ステート(State)を遷移させ、そのステートで行う処理を管理する。なおコントローラ部(CNTL0、CNTL1)130,230は、RAM150とのデータのやりとりのためにラッチ132,133、232,233を持っている。
アービター回路101,102は、コントローラ130,230と、RAM150、インターフェイスの間に存在し、RAM150への要求やRAM150からのデータ、インターフェイスへ送信するデータについて、どのコントローラへ送るか、または使用するかをセレクタ(selector)111,112にコントロール信号を与えて選択する。そこで第１のアービター回路101は、セレクタ(selector)111に指示してどのコントローラを使用するかを選択し選択したコントローラの信号を優先して処理し、第２のアービター回路102はセレクタ(selector)112に指示してどのコントローラを使用するかを選択し選択したコントローラの信号を優先して処理する。
またBUSY制御回路140は、インターフェイス(IF)側から送られてくる信号から、相手側インターフェイスのパケットの処理状態を判断し、ビジー(BUSY)を認識した時は、STM131,231にデータの送出を止めるよう働き掛ける。BUSY制御回路140は、例えばアップダウンカウンタで構成され、相手先の制御部に所定長のパケットデータを送信した場合にカウンタをアップし、相手先の制御部が送信された所定長のパケットデータを処理した場合にはカウンタをダウンし、アップ値が所定値に到達した場合には相手側の制御部のパケット処理が滞ったとしてビジー(BUSY)を認識する。
またRAM(メモリ)150は、要求されるデータを保持し、アドレスを指定して、読み出しの要求を受けることで、アドレスとくくりつけられたデータを読み出す。
図５は、本発明の実施形態に係るパケット送出制御装置の動作を説明するタイムチャートである。まず、図４に示された第１のアービター回路101により選択された第１のコントローラCNTL0(130)が動作を開始し、データの要求が可能になった時点で、CNTL0(130)のSTM0(131)が起動しIDLE(アイドル)(00)からST0に遷移する。第１のコントローラCNTL0(130)からRAM150へ読み出しの要求（CNTL0 RAMへのREQ(request)）を送ると、STM0(131)はST0からST1に遷移して、RAM150からの要求許可信号（CNTL0 RAMからのVLD(valid)）を待つ。このとき、複数のコントローラからの要求が競合した際には、第１のアービター回路101により、選択されたコントローラの要求が優先して処理される。
要求許可信号（CNTL0 RAMからのVLD）がRAM150から発行された時に、RAM150はデータの読み出し準備をし、一方、第１のコントローラCNTL0(130)のSTM0(131)はST1からST2に遷移してデータ（CNTL0 READ DATA）の受け取り準備を行う。第１のコントローラCNTL0(130)はRAM150から読み出されたデータ（READ DATA）を受け取り、STM0(131)がST2からST3に遷移するに従い、IF部へDATAを送出する(CNTL0 IFへの出力DATA)。
第２のコントローラCNTL1(230)は第１のコントローラCNTL0(130)が動作中からCNTL1(230)のSTM1(231)を起動することができ（CNTL1 STM1）、読み出し要求を発行することができる（CNTL１ RAMへのREQ(request)）。この間、CNTL1(230)のSTM1(231)はST1の状態で保持され、RAM150からの要求許可信号（CNTL1 RAMからのVLD(valid)）を待つ。第２のコントローラCNTL1(230)はRAM150からの要求許可信号が発行され、第１のコントローラCNTL0(130)がRAM150からデータを受け取り終わっていれば、第１のコントローラCNTL0(130)がIF部にデータを送出している最中に、RAM150からデータを読み出すことができる。そして、第１のコントローラCNTL0(130)のデータの送出終了とともに、第１のコントローラCNTL0(130)のSTM0(131)の動作も終了し、第２のコントローラCNTL1(230)のSTM1(231)がデータ送出を行うことが可能になる。
また図５に示すようにBUSY制御回路140からBUSYが発行された際は、IF部へのDATAの送信(CNTL0 IFへの出力DATA)は中断される。その間も別のコントローラ、図の例では第２のコントローラCNTL1(230)は動作が可能だが、IF部のDATA送信(CNTL1 IFへの出力DATA)は、第２のアービター回路102で選択された第１のコントローラCNTL0(130)の出力が完了してから送信される。
以上説明したように本発明によれば、読み出し要求時に、競合解決やRAM(メモリ)の読み出しレイテンシなどを考慮した複雑な制御を必要としないという利点を有する。
また本発明によれば、複数のコントローラを順番に動かすため、ひとつの要求を発行した後に、競合解決の待ち時間を含めたRAM(メモリ)の読み出しレイテンシを考慮せずに、競合解決後に別の要求を発行することができるという利点を有する。
さらに本発明によれば、送出側インターフェイスのBUSY状態による、パケット送出停止時に、別のコントローラからのRAM(メモリ)の読み出し要求を発行することができるという利点を有する。
上記ではシステムコントローラ(SC)での適用を説明したが、これへの適用に限定されず、他のコントローラ例えばメモリコントローラでの適用も可能である。

Claims (7)

  1. 記憶回路に接続され、インターフェイス回路を介して他のデータ転送装置に接続されるデータ転送装置において、
    読出しアドレスを含む要求信号を前記記憶回路に出力し、調停された要求信号に応じて、許可信号とともに前記記憶回路から読み出したデータを前記インターフェイス回路に転送するとともに、前記インターフェイス回路への転送を抑止する抑止信号に応じて前記読み出したデータの前記インターフェイス回路への転送を中断し、前記受信した抑止信号の終了後に前記読出したデータの前記インターフェース回路への転送を再開する複数の制御回路と、
    前記複数の制御回路が出力する要求信号の調停を行ない、前記調停された要求信号を出力する第１の調停回路と、
    前記複数の制御回路に接続するとともに、前記第1の調停回路による要求信号の調停に基づき、前記制御回路が出力する要求信号のいずれかを選択して前記記憶回路に出力する第１の選択回路と、
    前記複数の制御回路が転送するデータの調停を行なう第２の調停回路と、
    前記複数の制御回路に接続するとともに、前記第２の調停回路によるデータの調停に基づき、前記第1の選択回路が出力した要求信号が含む読出しアドレスに応じて前記記憶回路が出力して前記制御回路が転送するデータのいずれかを選択して前記インターフェイス回路に出力する第２の選択回路と、
    前記第２の選択回路が前記インターフェイス回路を介して前記他のデータ転送装置に転送したデータ量と前記転送したデータ量について前記他のデータ転送装置が処理したデータ量とに基づき、前記他のデータ転送装置がビジー状態にあると判断した場合には、前記抑止信号を出力するビジー回路を有することを特徴とするデータ転送装置。
  2. 前記データ転送装置において、
    前記ビジー回路は、
    前記第２の選択回路が前記インターフェイス回路を介して前記他のデータ転送装置に転送したデータ量に応じて計数値を増加させ、前記転送したデータ量について前記他のデータ転送装置が処理したデータ量に応じて前記計数値を減少させるカウンタの前記計数値が所定値に達した場合に、前記他のデータ転送装置がビジー状態にあると判断することを特徴とする請求項１記載のデータ転送装置。
  3. 前記データ転送装置において、
    前記制御回路は、
    前記制御回路が読出しアドレスを含む要求信号を出力する準備が完了した場合、アイドル状態から第１の状態に遷移し、
    前記第1の状態に遷移した場合、読出しアドレスを含む要求信号を出力したとき、前記第1の状態から第２の状態に遷移し、
    前記第２の状態に遷移した場合、許可信号を出力したとき、第２の状態から第３の状態に遷移し、
    前記第３の状態に遷移した場合、前記要求信号が含む読出しアドレスに対応するデータを出力したとき、第３の状態から第４の状態に遷移する状態遷移回路を有することを特徴とする請求項１又は２記載のデータ転送装置。
  4. 記憶回路に接続されたデータ転送装置と、前記データ転送装置にインターフェイス回路を介して接続された他のデータ転送装置とを有するデータ転送システムにおいて、
    前記データ転送装置は、
    読出しアドレスを含む要求信号を前記記憶回路に出力し、調停された要求信号に応じて、許可信号とともに前記記憶回路から読み出したデータを前記インターフェイス回路に転送するとともに、前記インターフェイス回路への転送を抑止する抑止信号に応じて前記読み出したデータの前記インターフェイス回路への転送を中断し、前記抑止信号の終了後に前記読出したデータの前記インターフェイス回路への転送を再開する複数の制御回路と、
    前記複数の制御回路が出力する要求信号の調停を行ない、前記調停された要求信号を出力する第１の調停回路と、
    前記複数の制御回路に接続するとともに、前記第1の調停回路による要求信号の調停に基づき、前記制御回路が出力する要求信号のいずれかを選択して前記記憶回路に出力する第１の選択回路と、
    前記複数の制御回路が転送するデータの調停を行なう第２の調停回路と、
    前記複数の制御回路に接続するとともに、前記第２の調停回路によるデータの調停に基づき、前記第１の選択回路が出力した要求信号が含む読出しアドレスに応じて前記記憶回路が出力して前記制御回路が転送するデータのいずれかを選択して前記インターフェイス回路に出力する第２の選択回路と、
    前記第２の選択回路が前記インターフェイス回路を介して前記他のデータ転送装置に転送したデータ量と前記転送したデータ量について前記他のデータ転送装置が処理したデータ量とに基づき、前記他のデータ転送装置がビジー状態にあると判断した場合には、前記抑止信号を出力するビジー回路を有することを特徴とするデータ転送システム。
  5. 前記データ転送システムが有するデータ転送装置において、
    前記ビジー回路は、
    前記第２の選択回路が前記インターフェイス回路を介して前記他のデータ転送装置に転送したデータ量に応じて計数値を増加させ、前記転送したデータ量について前記他のデータ転送装置が処理したデータ量に応じて前記計数値を減少させるカウンタの前記計数値が所定値に達した場合に、前記他のデータ転送装置がビジー状態にあると判断することを特徴とする請求項４記載のデータ転送システム。
  6. 前記データ転送システムが有するデータ転送装置において、
    前記制御回路は、
    前記制御回路が読出しアドレスを含む要求信号を出力する準備が完了した場合、アイドル状態から第１の状態に遷移し、
    前記第1の状態に遷移した場合、読出しアドレスを含む要求信号を出力したとき、前記第１の状態から第２の状態に遷移し、
    前記第２の状態に遷移した場合、許可信号を出力したとき、第２の状態から第３の状態に遷移し、
    前記第３の状態に遷移した場合、前記要求信号が含む読出しアドレスに対応するデータを出力したとき、第３の状態から第４の状態に遷移する状態遷移回路を有することを特徴とする請求項４又は５記載のデータ転送システム。
  7. 記憶回路に接続され、インターフェイス回路を介して他のデータ転送装置に接続されるデータ転送装置の制御方法において、
    前記データ転送装置が有する制御回路が、読出しアドレスを含む要求信号を出力するステップと、
    前記データ転送装置が有する第１の調停回路が、前記複数の制御回路が出力する要求信号の調停を行ない、調停された要求信号を出力するステップと、
    前記制御回路が、前記調停された要求信号に応じて、許可信号とともに前記記憶回路から読み出したデータを前記インターフェイス回路に転送するステップと、
    前記データ転送装置が有する第１の選択回路が、前記第1の調停回路による要求信号の調停に基づき、前記制御回路が出力する要求信号のいずれかを選択して前記記憶回路に出力するステップと、
    前記データ転送装置が有する第２の調停回路が、前記複数の制御回路が転送するデータの調停を行なうステップと、
    前記データ転送装置が有する第２の選択回路が、前記第２の調停回路によるデータの調停に基づき、前記第１の選択回路が出力した要求信号が含む読出しアドレスに応じて前記記憶回路が出力して前記制御回路が転送するデータのいずれかを選択して前記インターフェイス回路に出力するステップと、
    前記データ転送装置が有するビジー回路が、前記第２の選択回路が前記インターフェイス回路を介して前記他のデータ転送装置に転送したデータ量と前記転送したデータ量について前記他のデータ転送装置が処理したデータ量とに基づき、前記他のデータ転送装置がビジー状態にあると判断した場合には、前記インターフェイス回路への転送を抑止する抑止信号を出力するステップと、
    前記制御回路が、前記ビジー回路から受信した抑止信号に応じて前記読み出したデータの前記インターフェイス回路への転送を中断し、前記受信した抑止信号の受信の終了後に前記読出したデータの前記インターフェイス回路への転送を再開するステップを有することを特徴とするデータ転送装置の制御方法。
JP2008501558A 2006-02-24 2006-02-24 データ転送装置、データ転送システム及びデータ転送装置の制御方法 Expired - Fee Related JP4856695B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/303496 WO2007097006A1 (ja) 2006-02-24 2006-02-24 パケット送出制御装置および方法

Publications (2)

Publication Number Publication Date
JPWO2007097006A1 JPWO2007097006A1 (ja) 2009-07-09
JP4856695B2 true JP4856695B2 (ja) 2012-01-18

Family

ID=38437066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008501558A Expired - Fee Related JP4856695B2 (ja) 2006-02-24 2006-02-24 データ転送装置、データ転送システム及びデータ転送装置の制御方法

Country Status (3)

Country Link
US (1) US8090915B2 (ja)
JP (1) JP4856695B2 (ja)
WO (1) WO2007097006A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2006773A4 (en) * 2006-03-10 2011-10-05 Panasonic Corp INTEGRATED CIRCUIT AND INTEGRATED CIRCUIT SYSTEM
US9178889B2 (en) * 2013-09-27 2015-11-03 Paypal, Inc. Systems and methods for pairing a credential to a device identifier

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589065A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 分散データベース管理システム
JPH06131244A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 共有メモリの非同期アクセス方式
JPH0877104A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd バスアービトレーション装置及び方法
JPH0895908A (ja) * 1994-09-26 1996-04-12 Mitsubishi Heavy Ind Ltd バス制御装置
JPH0962640A (ja) * 1995-08-18 1997-03-07 Yaskawa Electric Corp 共有メモリのアクセス制御方法
JP2001101128A (ja) * 1999-09-27 2001-04-13 Toshiba Corp データ処理装置
JP2001175520A (ja) * 1999-12-17 2001-06-29 Hitachi Kokusai Electric Inc データ複製システム及びデータ複製方法
JP2001337861A (ja) * 2000-05-29 2001-12-07 Oki Data Corp メモリ制御方法及びｓｄｒａｍ制御方法
JP2002351818A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd バス制御システム
JP2002366511A (ja) * 2001-06-11 2002-12-20 Nec Eng Ltd バス調停回路
JP2003006173A (ja) * 2001-04-18 2003-01-10 Matsushita Electric Works Ltd 情報処理装置
JP2003316717A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Works Ltd 情報処理装置
JP2005510798A (ja) * 2001-11-29 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高速チップ間インタフェースプロトコル
JP2005275730A (ja) * 2004-03-24 2005-10-06 Seiko Epson Corp ネットワークデバイスシステム及び当該システムに用いられるハードウェア書換プログラム、ハードウェア書き換え方法、並びにホストコンピュータ、ネットワークデバイス

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6370145B1 (en) * 1997-08-22 2002-04-09 Avici Systems Internet switch router
US6285679B1 (en) * 1997-08-22 2001-09-04 Avici Systems, Inc. Methods and apparatus for event-driven routing
US6674786B1 (en) 1999-04-23 2004-01-06 Sankyo Seiki Mfg. Co., Ltd. Data demodulation
JP3732139B2 (ja) * 2001-10-29 2006-01-05 三菱電機株式会社 メモリ制御回路及びメモリバスの調停方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0589065A (ja) * 1991-09-26 1993-04-09 Toshiba Corp 分散データベース管理システム
JPH06131244A (ja) * 1992-10-20 1994-05-13 Fujitsu Ltd 共有メモリの非同期アクセス方式
JPH0877104A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd バスアービトレーション装置及び方法
JPH0895908A (ja) * 1994-09-26 1996-04-12 Mitsubishi Heavy Ind Ltd バス制御装置
JPH0962640A (ja) * 1995-08-18 1997-03-07 Yaskawa Electric Corp 共有メモリのアクセス制御方法
JP2001101128A (ja) * 1999-09-27 2001-04-13 Toshiba Corp データ処理装置
JP2001175520A (ja) * 1999-12-17 2001-06-29 Hitachi Kokusai Electric Inc データ複製システム及びデータ複製方法
JP2001337861A (ja) * 2000-05-29 2001-12-07 Oki Data Corp メモリ制御方法及びｓｄｒａｍ制御方法
JP2003006173A (ja) * 2001-04-18 2003-01-10 Matsushita Electric Works Ltd 情報処理装置
JP2002351818A (ja) * 2001-05-23 2002-12-06 Hitachi Ltd バス制御システム
JP2002366511A (ja) * 2001-06-11 2002-12-20 Nec Eng Ltd バス調停回路
JP2005510798A (ja) * 2001-11-29 2005-04-21 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 高速チップ間インタフェースプロトコル
JP2003316717A (ja) * 2002-04-23 2003-11-07 Matsushita Electric Works Ltd 情報処理装置
JP2005275730A (ja) * 2004-03-24 2005-10-06 Seiko Epson Corp ネットワークデバイスシステム及び当該システムに用いられるハードウェア書換プログラム、ハードウェア書き換え方法、並びにホストコンピュータ、ネットワークデバイス

Also Published As

Publication number Publication date
US8090915B2 (en) 2012-01-03
US20080304505A1 (en) 2008-12-11
JPWO2007097006A1 (ja) 2009-07-09
WO2007097006A1 (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
JP5456743B2 (ja) スイッチマトリックス経由のデータ転送を改善するフロー制御方法
EP2548127B1 (en) Requests and data handling in a bus architecture
US7702841B2 (en) Semiconductor integrated circuit and image processing apparatus having the same
US7975090B2 (en) Method for efficient I/O controller processor interconnect coupling supporting push-pull DMA read operations
JP2008276391A (ja) メモリアクセス制御装置
KR100644596B1 (ko) 버스 시스템 및 그 버스 중재방법
US20070204076A1 (en) Method and apparatus for burst transfer
JP2008250985A (ja) 半導体集積回路及び画像処理装置
JP2007026366A (ja) メモリコントローラ
JP4856695B2 (ja) データ転送装置、データ転送システム及びデータ転送装置の制御方法
JP2011095967A (ja) バス共有システム
JP2007172112A (ja) メモリコントローラ
KR20080074545A (ko) 버스 시스템 및 그 제어 방법
JP2016085515A (ja) 共有メモリへのアクセス要求をスケジューリングするための装置、方法およびコンピュータプログラム
JP2009116702A (ja) 半導体集積回路
JP2011065359A (ja) メモリシステム
JP5293516B2 (ja) データ転送装置、データ転送制御方法、データ転送制御プログラム及び記録媒体
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JP2004086798A (ja) マルチプロセッサシステム
JP2000357148A (ja) データ転送装置およびその制御方法ならびに印刷システム
JP2007264751A (ja) データ転送制御装置
JP2008165463A (ja) バス制御装置
JP4411138B2 (ja) データフロー制御方式、その回路、およびその方法
JP3317150B2 (ja) 情報処理装置
JP2007011884A (ja) データ転送装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111028

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees