JPH0877104A - バスアービトレーション装置及び方法 - Google Patents

Abstract

(57)【要約】 【目的】クロックサイクルを短くした際、バスマスタに
おいてセットアップタイムが不足し、バス使用を判定で
きない問題を解決する。さらにバス使用の判定に、バス
占有信号を遅らせた信号を使用した際、異なるバスマス
タがバスを同時に使用する問題を解決する。 【構成】本発明におけるバスアービトレーション装置
は、バスマスタが出力するバス占有信号を遅延させる手
段を有する。さらに、別のバスアービトレーション装置
は、バス占有許可信号を占有許可状態から、他のバスマ
スタへバス占有許可信号を移す際に、遅延させたクロッ
クサイクルの間、バス占有信号を抑止する手段を有す
る。 【効果】本発明によれば、バス占有信号の確定が遅いた
めに生じるセットアップタイム不足を解消することが出
来る。また、アービタ回路に信号抑止回路を設け、異な
る動作タイミングのバスマスタが共通バスに接続する場
合でもバスアービトレーションが確実に実行される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共通バスと、複数のバ
スマスタと、アービタ回路を有し、該バスの占有をバス
占有要求信号と、バス占有許可信号と、バス占有信号に
よって制御するシステムにおけるバスアービトレーショ
ン装置及び方法に関するものである。

【０００２】

【従来の技術】従来のバスアービトレーション装置は、
簡単のため共通バスを使用するバスマスタが２つの場合
を例にとると図９に示す回路構成となる。アービタ回路
でのバスの調停は、アービタ回路から該当するバスマス
タに対しバス占有許可信号が出力される。各バスマスタ
では共通バスの占有即ちバス占有信号をＯＮするための
判定を行なっており、バス占有許可信号がＯＮかつバス
占有信号がＯＦＦした次のサイクルからバス占有信号を
ＯＮし共通バスを占有し、共通バスを使用する処理が終
了したときバス占有信号をＯＦＦする。ここで、全ての
バスマスタが同一のバス占有信号により共通バスの占有
を判定している。この技術に関連する公知例として特公
昭６１−４９７１２号がある。

【０００３】

【発明が解決しようとする課題】

１．上記、従来例での動作は一般に、クロックサイクル
を短くしてゆく（動作周波数を高くしてゆく）につれ、
バスを使用するバスマスタにおいて該バスを使用する条
件が成立してからバス占有信号をＯＮするまでのセット
アップタイムが不足し、このバスマスタが出力するバス
占有信号の確定が他のバスマスタでのバスの使用を判定
するタイミングに間に合わなくなり、他のバスマスタに
おいて、バスの使用を判定できない不具合が生じる。

【０００４】２．さらに、本発明の別の課題によれば、
バスマスタがバスを使用するか否かの判定に、バスマス
タが出力するバス占有信号を次のクロックサイクルまで
遅らせた信号を使用した際、該バスマスタが、バス占有
許可信号がＯＦＦしたクロックサイクルでバス占有信号
をＯＮした場合、アービタ回路は該クロックサイクル
で、他のバスマスタに対するバス占有許可信号をＯＮ
し、そのバスマスタは該クロックサイクルではバス占有
信号を遅延要素に通した信号がＯＮしていないので次の
クロックサイクルでバス占有信号をＯＮするため、バス
を異なるバスマスタが同時に使用する不具合が生じる。

【０００５】本発明の第１の目的は、バス占有信号の確
定が遅いために生じるバスマスタでのセットアップタイ
ムの不足による、バスの使用を判定出来ない問題を解決
する。又本発明の第２の目的は、異なる動作タイミング
のバスマスタをバスに接続させた場合に、異なるバスマ
スタがバスを同時に使用しようとする問題を解決する。

【０００６】

【課題を解決するための手段】本発明におけるバスアー
ビトレーション装置は、上記第１の問題点を解決するた
め、バスマスタが出力するバス占有信号を予め定められ
たクロックサイクルまで遅延させる手段を有するもので
ある。

【０００７】具体的には、共通バスと、バス占有要求が
生じた時バス占有要求信号を出力する、該バスを使用す
るバスマスタと、該各バス占有要求信号からバス占有許
可信号を生成するバスアービタ回路と、少なくとも１ク
ロックサイクル以上バスマスタが動作決定に必要なクロ
ックサイクルだけ信号を遅延させる遅延回路を有するも
のである。方法としては、バス占有要求が生じた時バス
マスタからバス占有要求信号を出力するステップにより
バス占有要求信号を出力し、バス占有信号を少なくとも
１クロックサイクル遅延させるステップを有し、バス占
有信号が非占有状態に遷移したクロックサイクルにてバ
スを占有するか否かを判定するバスマスタが共通バスを
占有している時は、バス占有信号が非占有状態に遷移し
た後、該バス占有信号を少なくとも１クロックサイクル
遅延させるステップにより遅延させたクロックサイクル
にてバスを占有するか否かを判定するステップを有する
ものである。

【０００８】さらに、本発明の別のバスアービトレーシ
ョン装置は、バスマスタの内の１つに対しバス占有許可
信号をＯＮしている状態から、条件の成立したその他の
バスマスタへバス占有許可信号を移す際に、該遅延させ
たクロックサイクルの間どのバスマスタに対してもバス
占有信号をＯＮさせない手段を有するものである。

【０００９】具体的には、上記１の問題点を解決する手
段に加え、少なくとも１クロックサイクル、バス占有許
可信号を抑止させる回路を有するものである。また方法
としては、上記１の問題点を解決する手段に加え、少な
くとも１クロックサイクル分バス占有許可信号の出力を
抑止するステップを有し、バス占有信号が非占有状態に
遷移した後、遅延させたクロツクサイクルでバスを占有
するか否かを判定するバスマスタのバス占有許可信号を
許可状態にする時、該少なくとも１クロックサイクル分
バス占有許可信号の出力を抑止するステップにより、バ
ス占有許可信号を不許可状態にした後、信号出力を抑止
させていたクロックサイクル以降でバス占有許可信号を
許可状態にするステップとを有する。

【００１０】

【作用】確定の遅いバス占有信号が遅延手段を経ること
で、遅延クロックサイクルの始めで確定する。また方法
によれば、バス占有信号が非占有状態に遷移したクロッ
クサイクルにてバスを占有するか否かを判定するバスマ
スタが共通バスを占有している時は、バス占有信号が非
占有状態に遷移した後、該バス占有信号を少なくとも１
クロックサイクル遅延させるステップにより遅延させた
クロックサイクルにてバスを占有するか否かを判定する
ステップにより、遅延クロックサイクルの始めで確定す
る。これにより各バスマスタがバスを使用するか否かを
判定する際にその信号を使用するので、各バスマスタは
バス占有信号が変化して遅延クロックサイクル遅れてバ
スの使用判定を行なうが、判定にかかる時間は直接バス
占有信号を使用した場合に比べ、余裕ができる。

【００１１】また、他の手段によればバスの占有許可信
号の変更時、遅延クロックサイクルの間どのバスマスタ
にもバス占有許可信号を与えないサイクルを設ける手段
により、そのクロックサイクルでバス占有信号がＯＮし
た場合、次のクロックサイクル以降で異なるバスマスタ
によるバスの二重使用を回避することができる。また方
法においては、バス占有信号が非占有状態に遷移した
後、遅延させたクロツクサイクルでバスを占有するか否
かを判定するバスマスタのバス占有許可信号を許可状態
にする時、該少なくとも１クロックサイクル分バス占有
許可信号の出力を抑止するステップにより、バス占有許
可信号を不許可状態にした後、信号出力を抑止させてい
たクロックサイクル以降でバス占有許可信号を許可状態
にするステップにより、バスを異なるバスマスタが同時
に使用する状態の発生を防ぐことが出来る。

【００１２】

【実施例】以下本発明の一実施例を説明する。

【００１３】図１は、本発明の一実施例システムの要部
構成図である。中央処理装置（１４１）は、内部に基本
処理装置（１４２）、主記憶装置（１４４）、ハードデ
ィスク（１４６）に代表される外部記憶装置とバスを接
続するファイルコントローラ（１４５）を持ち、各々は
各装置間の情報交換を行なうためのシステムバス（１４
３）に接続される。基本処理装置（１４２）は内部にロ
ーカルバス（１４７）、データ処理を行う中央演算ユニ
ットＭＰＵ（１４８）、システムバス（１４３）とロー
カルバス（１４７）のモニタやキャッシュの一致保証監
視制御を行うデータ照合回路ＳＮＰ（１４９）、システ
ムバス（１４３）とローカルバス（１４７）とのデータ
の授受を制御するバスインターフェースユニットＢＩＵ
（１４１０）、およびアービタ回路（１４１１）を持
ち、ＭＰＵ（１４８）、ＳＮＰ（１４９）、ＢＩＵ（１
４１０）の３つのバスマスタがローカルバス（１４７）
に接続されてる。そして、各バスマスタによるローカル
バス（１４７）の占有の調停をアービタ回路（１４１
１）が行っている。本実施例においてはＳＮＰやＢＩＵ
の動作タイミングは１クロックサイクルでバスを占有す
るか否かを判定出来るのに対し、ＭＰＵの動作タイミン
グはバスクロックに比べ遅く、２クロックサイクル必要
とするものとして説明する。しかし、この条件は本発明
に本質的なものではなく、本発明によれば、どのバスマ
スタの動作タイミングがバスのクロックサイクルに比べ
遅いかは問題ではない。また、動作タイミングの遅いバ
スマスタにおいて動作決定に必要なクロック数も２クロ
ックサイクルである必要は無く、任意のクロックサイク
ルで構わない。

【００１４】ＭＰＵ（１４８）はローカルバスの占有の
判定にバス占有信号ＢＢ（１４１２）を直接入力および
出力しており、ＳＮＰ（１４９）およびＢＩＵ（１４１
０）はＢＢ（１４１２）をフリップフロップに代表され
る遅延回路又はラッチ回路（１４１３）により遅延させ
た信号ＬＢＢ（１４１４）を入力し，ＢＢ（１４１２）
を直接出力している。更に、ＢＩＵはＢＢとＬＢＢの信
号をアービタ回路からの信号により選択する選択回路
（１４１５）からの出力を入力としているが、もちろ
ん、選択回路はＢＩＵのみに特有のものではないこと
は、本発明の目的から明らかであるし、またＭＰＵ，Ｓ
ＮＰ，ＢＩＵが各１つである必要もない。

【００１５】この装置において、ＭＰＵ，ＳＮＰ，ＢＩ
Ｕの各バスマスタはローカルバス（１４７）を使用する
ためにアービタ回路（１４２）に対してバス占有許可を
もらうためにバス占有要求信号を送る。アービタ回路は
バスの調停操作を行い要求を出したバスマスタのうちの
一つにバス占有許可信号を送る。各バスマスタはこのバ
ス占有許可信号とバス占有状態をもとに動作を決定す
る。この時ＳＮＰやＢＩＵがバス占有動作決定時にＭＰ
Ｕの動作タイミングに合わせて遅延された信号ＬＢＢを
用いることにより、セットアップタイムが長いＭＰＵは
同一のローカルバス上で動作することが可能になる。

【００１６】また、アービタ回路はＳＮＰ（１４９）お
よびＢＩＵ（１４１０）に対しバス占有許可信号をＯＮ
する前の１クロックサイクルはどのバスマスタに対して
もバス占有許可信号を与えない。一方、動作タイミング
が遅いＭＰＵ（１４８）に対しバス占有許可信号をＯＮ
する際には、どのバスマスタに対してもバス占有許可信
号を即座に与える。更に、ＢＩＵとＢＢ及びＬＢＢの間
に接続されている選択回路（１４１５）が、先に占有さ
れていたバスマスタがＭＰＵなのか、ＳＮＰ又はＢＩＵ
なのかという信号をアービタ回路から得て、最適の信号
を選択することにより、システムの性能低下を抑えてい
る。

【００１７】なおここで、信号のＯＮ／ＯＦＦは装置に
おいて正論理、負論理のいずれが用いられているかに係
らず、例えばバス占有信号であれば、ＯＮはバス占有状
態をＯＦＦはバス非占有状態を表し、バス占有許可信号
であれば、ＯＮは占有許可状態をＯＦＦは不許可状態を
表す。以下ＯＮ／ＯＦＦは上記の意味で用いる。

【００１８】次に、この図１におけるＭＰＵと選択回路
に接続されないＳＮＰとの間のバス調停動作を図２を用
いて詳しく説明する。なお、上記の例に従い以下の説明
では、動作タイミングの遅いバスマスタのセットアップ
タイムの遅れが１クロックサイクルであるものとして説
明を行なうが、この制限は本質的なものではなく、セッ
トアップタイムもしくは動作決定に要するクロックサイ
クルの遅れは任意のクロックサイクルで構わず、遅延回
路もしくはラッチ回路により、動作決定に要するクロッ
クサイクル分だけ信号を遅れさせればよく、このことは
以下の説明におけるクロックサイクルの遅延について常
に言えることである。更に、図２においてはバスマスタ
が２つしか記載されていないが、本発明の目的からすれ
ばバスマスタは１つは又は２つ以上複数のバスマスタか
ら構成されることは明らかである。

【００１９】図２は共通バス（５１）を使用する２つの
バスマスタ、バスマスタ０（５２）とバスマスタ１（５
３）および共通バス（５１）の占有の調停を行うアービ
タ回路（５４）による構成を示している。図３はアービ
タ回路が共通バス（５１）の占有の調停を行う際の状態
遷移の一例を示す状態遷移図である。図４はバスマスタ
０（５２）における共通バス（５１）を占有するための
判定を行う際の状態遷移図である。図５はバスマスタ１
（５３）における共通バス（５１）を占有するための判
定を行う際の状態遷移図である。

【００２０】図２においてバスマスタ０（５２）はアー
ビタ回路（５４）に対しバス占有要求信号ＢＲ０（５
９）を出力し、アービタ回路（５４）の調停の結果バス
占有許可信号ＢＧ０（５１０）を入力するとともに、バ
ス占有信号ＢＢ（５６）を直接入力し、また出力する。
バスマスタ１（５３）はアービタ回路（５４）に対しバ
ス占有要求信号ＢＲ１（５１１）を出力し、アービタ回
路（５４）の調停の結果バス占有許可信号ＢＧ１（５１
２）を入力するとともにＢＢをフリップフロップに代表
される遅延回路またはラッチ回路（５７）により次のク
ロックサイクルまで遅延させた信号ＬＢＢ（５８）を入
力しＢＢを出力する。バスマスタ０（５２）では、図４
に従い状態遷移を行ないＩＤＬ０状態（７１）からＢＲ
０がＯＮかつＢＧ０がＯＮかつＢＢ（５６）がＯＦＦし
たときＢＢ０状態（７２）に遷移し、次のクロックサイ
クルでＢＢをＯＮして共通バス（５１）を使用する。共
通バス（５１）を使用する処理が終了したときＢＢ０状
態（７２）からＩＤＬ０状態（７１）に遷移しＢＢをＯ
ＦＦする。バスマスタ１（５３）では、図５に従い状態
遷移を行ないＩＤＬ１状態（８１）からＢＲ１がＯＮか
つＢＧ１がＯＮかつＬＢＢがＯＦＦしたときＢＢ１状態
（８２）に遷移し次のクロックサイクルでＢＢをＯＮし
て共通バス（５１）を使用する。共通バス（５１）を使
用する処理が終了したときＢＢ１状態（８２）からＩＤ
Ｌ１状態（８１）に遷移しＢＢをＯＦＦする。

【００２１】この時、アービタ回路は各々のバスマスタ
からのＢＲを受けて１つのバスマスタにＢＧを与える
が、図３に従い状態遷移を行ない、ＢＧ１をＯＮするＢ
Ｇ１状態（６３）からＢＲ１がＯＦＦかつＢＲ０がＯＮ
したときＢＧ０をＯＮするＢＧ０状態（６１）に遷移
し、切り換え後のバスマスタがバスマスタ０である場合
はＢＧを即該当バスマスタに与える。ＢＧ０状態（６
１）からＢＲ１がＯＮしたときどのバスマスタに対して
もバス占有許可信号を与えないＢＢＣＨＧ状態（６２）
に遷移し次のクロックサイクルでＢＧ１状態（６３）に
遷移し、切り換え後のバスマスタがバスマスタ１である
場合はＢＧを与える前に信号抑止回路により１クロック
サイクルの間ＢＧを出力しない期間を設ける。

【００２２】このアービタ回路（５４）における信号抑
止回路の論理構成の一例は図６に示すようになる。図６
においてクロックはバスのクロックと同一か又はバスの
クロックに同期した信号であり、信号入力端ＢＲ０に
は、動作を決定する際に必要なセットアップタイムがバ
スのクロックサイクルよりも長いバスマスタからのバス
占有要求信号であり、一方信号入力端ＢＲ１には１クロ
ックサイクル内で動作を決定することが出来るバスマス
タからのバス占有要求信号が入力される。また信号出力
端ＢＧ０へは、動作を決定する際に必要なセットアップ
タイムがバスのクロックサイクルよりも長いバスマスタ
へのバス占有許可信号が出力され、信号出力端ＢＧ１へ
は１クロックサイクル内で動作を決定することが出来る
バスマスタへのバス占有許可信号が出力される。なお、
この回路では入出力を２つのバスマスタに限定して構成
しているが、同様の回路は任意個数のバスマスタを接続
する場合でも構成可能であることは明らかである。

【００２３】図２に示す構成での動作を図７のタイムチ
ャートに示す。図７では１サイクルおよび５から８サイ
クルがＢＧ１状態であり２と３サイクルが図３における
ＢＧ０状態、４サイクルが図３におけるＢＢＣＨＧ状態
である。１から２サイクルはバスマスタ１がＢＢをＯＮ
しており３サイクルでＢＢをＯＦＦしている。３サイク
ルから４サイクルへ移るときのクロックの立ち上がりで
ＢＲ０がＯＮかつＢＧ０がＯＮかつＢＢがＯＦＦが成立
するためバスマスタ０が４サイクル以降ＢＢをＯＮし共
通バスを占有する。このときバスマスタ０が出力するＢ
Ｂの確定が遅く４サイクルから５サイクルへ移るときの
クロックの立ち上がりに近づいていることが分かる。バ
スマスタ１は３サイクルからＢＲ１をＯＮしているが４
サイクルがＢＢＣＨＧ状態でありＢＧ１がＯＮしないた
め５サイクルでは共通バスを使用することはできない。

【００２４】次に、図１における、選択回路（１４１
５）を用いたバスマスタＢＩＵ（１４１０）とバスマス
タＭＰＵ（１４８）の間の動作を、図８を用いて詳しく
説明する。共通バス（１３１）を使用するバスマスタＰ
１（１３２）は直接ＢＢ（１３７）を入力しており、バ
スマスタＡ１（１３４）は選択回路を備えており、選択
回路１（３１０）はＢＢおよび、ＢＢをフリップフロッ
プに代表される遅延回路又はラッチ回路（１３９）によ
り１クロックサイクル遅らせた信号ＬＢＢ（１３８）を
入力する。そして選択回路は、アービタ回路（１３６）
からの選択信号（１３１２）により入力信号ＢＢとＬＢ
Ｂのどちらか一方を、例えば選択信号がＯＮならば信号
ＬＢＢを、選択信号がＯＦＦならば信号ＢＢ出力する。
この場合、アービタ回路（１３６）は、前回バスを占有
していたバスマスタがバスマスタＰ１である場合、すな
わち動作タイミングの決定が１バスクロックサイクルで
間にあわないバスマスタである場合にはＯＮになり、そ
れ以外の場合にはＯＦＦになる。もちろん選択信号のＯ
Ｎ／ＯＦＦが正論理もしくは負論理のいずれで実現され
ていても構わない。

【００２５】この構成においてアービタ回路では各々の
バスマスタからのＢＲを受けて１つのバスマスタにＢＧ
を与えるが、ＢＧの出力先を換える際に以下の条件を与
える。切り換え前のバスマスタがバスマスタＰ１であ
り、かつ切り替え後のバスマスタがバスマスタＡ１であ
る場合は、ＢＧを与える前に１クロックサイクルの間Ｂ
Ｇを出力しない期間を設け、更に選択信号（１３１２）
をＯＮにする。その他の場合はＢＧを即該当バスマスタ
に与え、選択信号（１３１２）をＯＦＦにする。

【００２６】このようにバスマスタが使用するバス占有
信号を遅延要素を介したものと介さないものを選択し、
不要なバス占有信号の遅延を無くすことによりシステム
の性能低下を防ぐことが出来る。

【００２７】

【発明の効果】以上のように、本発明によれば、動作周
波数を高める際、バス占有信号の確定が遅いために生じ
る各バスマスタでのセットアップタイム不足を解消する
ことが出来る。

【００２８】また本発明の別の構成によれば、アービタ
回路に信号抑止回路を設けることにより、異なる動作タ
イミングのバスマスタを共通バスに接続させた場合にお
いてもバスアービトレーションが確実に実行される。

【００２９】

【図面の簡単な説明】

【図１】本発明のアービトレーション装置を使用したシ
ステム構成概念図。

【図２】本発明のアービトレーション装置を示す一実施
例の構成概念図。

【図３】図２中のアービタ回路での状態遷移図。

【図４】図２中のバスマスタ０での状態遷移図。

【図５】図２中のバスマスタ１での状態遷移図。

【図６】図２中のアービタ回路の詳細を表す一例。

【図７】図２、図３、図４、図５、及び図６に示す実施
例でのタイムチャート。

【図８】バスマスタが多数ある場合について、２種類の
バス占有信号をバスマスタが使い分ける本発明のアービ
トレーション装置を示す一実施例の構成概念図。

【図９】従来のアビトレーション装置を用いた構成概念
図。

【符号の説明】

１４１…中央処理装置、１４２…基本処理装置、５４，
１３６，１４１１…アービタ回路、１４８…ＭＰＵ、１
４９…ＳＮＰ、１４１０…ＢＩＵ、１３１０，１４１５
…選択回路、５７，１３９，１４１３…遅延回路、５
６，１３７，１４１２…バス占有信号線、５８，１３
８，１４１４…遅延バス占有信号線、５１，１３１，１
４７…共通バス、５２，５３，１３２，１３４…バスマ
スタ、１４３…システムバス、１４４…主記憶装置、１
４５…ファイルコントローラ、１４６…ハードディス
ク。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹治 雅行 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 山口 伸一朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 中村 明久 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 田中 孝明 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 吉沼 雅浩 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内

Claims (13)

【特許請求の範囲】
1. 【請求項１】共通バスと、該バスを使用するバスマスタ
   と、該バスマスタから出力されるバス占有要求信号と、
   該各バス占有要求信号からバス占有許可信号を生成する
   バスアービタ回路とを有し、 該バスマスタはバス占有要求が生じた時バス占有要求信
   号を出力し、バス占有許可信号が占有許可状態で、かつ
   バスが占有されていない場合、共通バスを使用すると共
   にバス占有信号を占有状態にして共通バスを占有するバ
   スアービトレーション装置において、 該共通バスのクロックサイクルよりも動作タイミングが
   遅いバスマスタを共通バスに接続することを特徴とした
   バスアービトレーション装置。
2. 【請求項２】異なる調停タイミングのバスマスタまたは
   バスアービタ回路を同一バス上に混在させることを特徴
   とした請求項１のバスアービトレーション装置。
3. 【請求項３】少なくとも１サイクル以上バスマスタが動
   作決定に必要なクロックサイクルだけ信号を遅延させる
   遅延回路を有することを特徴とした請求項１または請求
   項２のバスアービトレーション装置。
4. 【請求項４】請求項３における１サイクル以上バスマス
   タが動作決定に必要なクロックサイクルだけ信号を遅延
   させるための遅延回路として、 バス占有信号を遅延させる回路を有し、該遅延回路によ
   り遅延されたバス占有信号線に接続するバスマスタを有
   することを特徴としたバスアービトレーション装置。
5. 【請求項５】共通バスと、該バスを使用するバスマスタ
   と、該バスマスタから出力されるバス占有要求信号と、
   該各バス占有要求信号からバス占有許可信号を生成する
   バスアービタ回路とを有し、 該バスマスタはバス占有要求が生じた時バス占有要求信
   号を出力し、バス占有許可信号が占有許可状態で、かつ
   バスが占有されていない場合、共通バスを使用すると共
   に、バス占有信号を占有状態にして共通バスを占有する
   バスアービトレーション装置において、 バス占有信号を次のクロックサイクルまで遅延する手段
   を有し、 該バス占有信号が非占有状態に遷移したクロックサイク
   ルにてバスを占有するか否かを判定する第１のバスマス
   タと、 該バス占有信号が非占有状態に遷移した次のクロツクサ
   イクルでバスを占有するか否かを判定する第２のバスマ
   スタが共通バス上に混在することを特長とするバスのア
   ービトレーション装置。
6. 【請求項６】バス占有許可信号を抑止させる回路を有す
   ることを特徴とした請求項１または請求項３のバスアー
   ビトレーション装置。
7. 【請求項７】共通バスと、該バスを使用するバスマスタ
   と、バスマスタに対しバス占有許可信号を出力しバスの
   調停を行なうバスアービタ回路を有するバスアービトレ
   ーション装置において、 バスアービタ回路がバス占有許可信号を切り換える際、 少なくとも１クロックサイクル、バス占有許可信号の出
   力を抑止する手段により、 前に占有許可を与えていたバスマスタに対するバス占有
   許可信号を不許可状態にした次のクロックサイクル以降
   で、次のバスマスタに対するバス占有許可信号を許可状
   態にすることを特徴とするバスのアービトレーション装
   置。
8. 【請求項８】請求項５において、 バスアービター回路が、第１のバスマスタに対してバス
   占有許可信号を与える時は、 先に与えていたバスマスタに対するバス占有許可信号の
   不許可状態と該第１のバスマスタに対するバス占有許可
   信号の許可状態への遷移を同一クロックサイクルで行な
   い、 第２のバスマスタに対してバス占有許可信号を与える時
   は、少なくとも１クロックサイクルバス占有許可信号の
   出力を抑止する手段により、先に与えていたバスマスタ
   に対するバス占有許可信号を不許可状態にした次のクロ
   ックサイクル以降で該第２のバスマスタに対するバス占
   有許可信号を許可状態にすることを特徴とするバスのア
   ービトレーション装置。
9. 【請求項９】請求項４において、 バス占有信号と、該遅延回路の出力とのいずれをバスマ
   スタに入力するかを、該バスマスタの調停タイミングに
   応じて決定する選択回路を有することを特徴としたバス
   アービトレーション装置。
10. 【請求項１０】共通バスと、該バスを使用するバスマス
    タと、該バスマスタから出力されるバス占有要求信号
    と、該各バス占有要求信号からバス占有許可信号を生成
    するバスアービタ回路とを有し、 該バスマスタは、バス占有要求が生じた時バス占有要求
    信号を出力し、バス占有許可信号が占有許可状態で、か
    つバスが占有されていない場合、共通バスを使用すると
    共にバス占有信号を占有状態にして共通バスを占有する
    システムにおいて、 バス占有信号を伝送する通信線と、バスマスタの動作タ
    イミングに同期させた信号を伝送する信号線とを論理回
    路を介して接続することを特徴とするバスアービトレー
    ション装置。
11. 【請求項１１】請求項１０における論理回路として少な
    くとも１バスクロックサイクル以上信号を遅延させる回
    路を用いることを特徴とするバスアービトレーション装
    置。
12. 【請求項１２】共通バスと、共通バスに接続したバスマ
    スタとしての中央演算処理ユニットとデータ照合回路又
    はバスインターフェース回路と、該バスマスタから出力
    されるバス占有要求信号と、該各バス占有要求信号から
    バス占有許可信号を該バスマスタに出力してバスの調停
    制御を行うバスアービタ回路とを有し、該バスマスタは
    バス占有要求が生じた時バス占有要求信号を出力し、バ
    ス占有許可信号が占有許可状態で、かつバスが占有され
    ていない場合、共通バスを使用すると共にバス占有信号
    を占有状態にして共通バスを占有するバス調停装置を有
    する基本処理装置と、主記憶装置と、入出力制御装置
    と、これらを接続するシステムバスと、該入出力制御装
    置に接続された外部記憶装置とを有し、該バスインター
    フェース回路は該共通バスとシステムバスを接続し、該
    データ照合回路はシステムバスのデータを参照する中央
    処理装置において、 基本処理装置はバス占有信号を遅延させる回路と、該遅
    延回路からの出力された信号を伝送する信号線を有し、
    該信号線にデータ照合回路とバスインターフェース回路
    の少なくともどちらか一方が接続されるか、又はバス占
    有信号線及び該遅延信号線のいずれかの信号を選択する
    装置を有し、該バスマスタのいずれかはこの選択装置に
    接続している基本処理装置を有することを特徴とする中
    央処理装置。
13. 【請求項１３】バスマスタからバス占有要求信号を出力
    するステップと、該各バス占有要求信号によりバスアー
    ビタ回路からバス占有許可信号出力するステップを用
    い、 バス占有要求が生じた時バスマスタからバス占有要求信
    号を出力するステップによりバス占有要求信号を出力
    し、バス占有許可信号が占有許可状態で、かつバスが占
    有されていない場合、共通バスを使用すると共に、バス
    占有信号を占有状態にして共通バスを占有するバスアー
    ビトレーション方法において、 バス占有信号を少なくとも１クロックサイクル遅延させ
    るステップと、 少なくとも１クロックサイクル分バス占有許可信号の出
    力を抑止するステップを有し、 バス占有信号が非占有状態に遷移したクロックサイクル
    にてバスを占有するか否かを判定する第１のステップ
    と、 該第１のステップによりバスマスタが共通バスを占有し
    ている時は、該バス占有信号を少なくとも１クロックサ
    イクル遅延させるステップにより、バス占有信号が非占
    有状態に遷移した後、遅延させたクロックサイクルにて
    バスを占有するか否かを判定し、一方第１のステップ以
    外のステップによりバスマスタが共通バスを占有してい
    る時には、バス占有信号が非占有状態に遷移したクロッ
    クサイクルにてバスを占有するか否かを判定する第２の
    ステップとを有し、 第１のステップによりバスを占有するためのバス占有許
    可信号を不許可状態にし、第２のステップによりバスを
    占有するためのバス占有許可信号を許可状態にする場合
    には、該少なくとも１クロックサイクル分バス占有許可
    信号の出力を抑止するステップにより、バス占有許可信
    号を不許可状態にした後、信号出力を抑止させていたク
    ロックサイクル以降で、第２のステップによりバスを占
    有するためのバス占有許可信号を許可状態にするステッ
    プと、 その他の場合には、１クロックサイクル内でバス占有許
    可信号の出力先を切り換えるステップを有することを特
    徴とするバスのアービトレーション方法。