JP4851523B2 - 浅いエージェント毎のキューを伴うブロックしないアドレス・スイッチ - Google Patents
浅いエージェント毎のキューを伴うブロックしないアドレス・スイッチ Download PDFInfo
- Publication number
- JP4851523B2 JP4851523B2 JP2008526262A JP2008526262A JP4851523B2 JP 4851523 B2 JP4851523 B2 JP 4851523B2 JP 2008526262 A JP2008526262 A JP 2008526262A JP 2008526262 A JP2008526262 A JP 2008526262A JP 4851523 B2 JP4851523 B2 JP 4851523B2
- Authority
- JP
- Japan
- Prior art keywords
- request
- switch
- agent
- agents
- requests
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
- Small-Scale Networks (AREA)
Description
Claims (15)
- 複数のエージェントと、
相互接続と、
前記複数のエージェント及び前記相互接続に結合されたスイッチと
を備え、前記スイッチは、複数の記憶域を備え、前記複数の記憶域は、前記スイッチに前記複数のエージェントにより送信された複数の要求を格納するように構成され、前記スイッチは、前記複数の記憶域内に格納されている前記複数の要求のアービトレーションを行うように構成され、前記スイッチは、前記相互接続上で選択された要求を送信するように構成され、前記選択された要求は、前記アービトレーションの勝者であり、
前記相互接続は、前記スイッチと前記相互接続上で要求を受け取る前記複数のエージェントのそれぞれとの間で結合された1つ又は複数のクロック同期記憶装置を備え、前記1つ又は複数のクロック同期記憶装置の個数は、前記スイッチから最も遠い受け取り側エージェントまでの前記要求の飛行時間に基づいており、たとえ前記複数のエージェントの少なくとも1つが前記スイッチからの飛行時間がより短い時間を有したとしても、同じ数のクロック同期記憶装置が前記スイッチおよび前記複数のエージェント間に備えられ、
前記クロック同期記憶装置は、フロップ、レジスタ、ラッチのうちの1つ以上を含むことを特徴とするシステム。 - 前記複数の記憶域は、複数のキューを含み、前記複数のキューはそれぞれ、前記複数のエージェントのうちのそれぞれ1つのエージェントに対応し、前記それぞれのエージェントにより送信される要求を格納するように構成され、前記複数のキューはそれぞれ、前記複数の記憶域のうちの少なくとも2つを含む請求項1に記載のシステム。
- 前記スイッチは、第2の要求を選択する前に前記複数のエージェントのうちの第1のエージェントにより送信された第1の要求を選択された要求として選択するように構成され、前記第2の要求は、前記第1の要求よりも先に前記第1のエージェントにより送信される請求項1に記載のシステム。
- それぞれの要求は、対応する優先度を有し、前記スイッチは、前記第1の要求が前記第2の要求よりも高い優先度である場合に、前記第2の要求を選択するよりも前に前記第1の要求を選択するように構成される請求項3に記載のシステム。
- 前記スイッチは、一組の順序付け規則に従って前記第1及び第2の要求が順序変更可能である場合に、前記第2の要求を選択するよりも前に前記第1の要求を選択するように構成され、前記スイッチは、前記第1の要求が前記第2の要求よりも高い優先度である場合でも、前記一組の順序付け規則に従って前記第1及び第2の要求が順序変更可能でない場合に、前記第2の要求よりも前に前記第1の要求を選択しないように構成される請求項3に記載のシステム。
- 前記第1のエージェントは、前記第1の要求が前記第2の要求により順序変更可能であるかどうかを示す前記第1の要求による指示を送信するように構成され、前記スイッチは、前記第1の要求が前記第2の要求により順序変更可能であることを前記指示が示す場合に、前記第2の要求を選択するよりも前に前記第1の要求を選択するように構成される請求項5に記載のシステム。
- 前記スイッチは、前記複数の要求のうちのそれぞれの要求に対して前記複数のエージェントのうちの1つのターゲット・エージェントを決定するように構成され、前記複数の要求のうちの1つの要求が、前記要求の前記ターゲット・エージェントにより受け取られることができない場合に、前記スイッチは、他のターゲット・エージェントへの他の要求を前記選択された要求として選択するように構成される請求項1に記載のシステム。
- 前記スイッチは、前記複数の要求のうちのそれぞれの要求のアドレスの一部を復号化し、
前記要求に対する前記ターゲット・エージェントを決定するように構成される請求項7に記載のシステム。 - 前記複数のエージェントのうち第1のエージェントは、前記スイッチに要求を送信するために前記相互接続とは離れた別の第1の経路を介して前記スイッチに結合され、前記第1の経路はクロックサイクルよりも短い第1の飛行時間を有し、前記第1の経路はクロック記憶装置を含まず、前記スイッチに要求を送信するために、前記複数のエージェントのうち第2のエージェントは前記相互接続とは離れた別の第2の経路を介して前記スイッチに結合され、前記第2の経路はクロックサイクルよりも長い第2の飛行時間を有し、且つ少なくとも1つのクロック記憶装置を含むことを特徴とする請求項1記載のシステム。
- 前記複数のエージェントのうち第1のエージェントは、前記スイッチに対し複数の要求を送るように構成され、前記第1のエージェントは前記スイッチにより前記相互接続から送信された前記選択された要求を受信するために結合され、前記第1のエージェントは前記相互接続上で前記選択された要求が受信されたことに応答して、前記第1のエージェントにより送信された前記複数の要求のうちのどの要求が選択されたかを判定するように構成されていることを特徴とする請求項1記載のシステム。
- 複数の記憶域の複数のエージェントから要求をキューするステップと、
複数の要求の選択された要求を選択するために前記複数の記憶域において要求のアービトレーションを行うステップと、
相互接続上で選択された要求を送信するステップと、
から構成され、前記相互接続は前記スイッチと前記相互接続上で要求を受け取る前記複数のエージェントのそれぞれの間で結合された1つ又は複数のクロック同期記憶装置を備え、前記1つ又は複数のクロック同期記憶装置の個数は、前記スイッチから最も遠い受け取り側エージェントまでの前記要求の飛行時間に基づいており、たとえ前記複数のエージェントの少なくとも1つが前記スイッチからの飛行時間がより短い時間を有したとしても、同じ数のクロック同期記憶装置が前記スイッチおよび前記複数のエージェント間に備えられ、
前記クロック同期記憶装置は、フロップ、レジスタ、ラッチのうちの1つ以上を含むことを特徴とする方法。 - 前記複数のエージェントのうち第1のエージェントは、前記スイッチに要求を送信するために前記相互接続とは離れた別の第1の経路を介して前記スイッチに結合され、前記第1の経路はクロックサイクルよりも短い第1の飛行時間を有し、前記第1の経路はクロック記憶装置を含まず、前記スイッチに要求を送信するために前記複数のエージェントのうち第2のエージェントは、前記相互接続とは別の第2の経路を介して前記スイッチに結合され、前記第2の経路はクロックサイクルよりも長い第2の飛行時間を有し、且つ少なくとも1つのクロック記憶装置を含むことを特徴とする請求項11記載の方法。
- 前記複数のエージェントのうち第1のエージェントが、前記スイッチに対し複数の要求を送るステップと、
前記第1のエージェントが前記スイッチにより前記相互接続から送信された前記選択された要求を受信するステップと、
前記第1のエージェントが、前記相互接続上で前記選択された要求が受信されたことに応答して、前記第1のエージェントによって送信された前記複数の要求のうちのどの要求が選択されたかを判定するステップと、
をさらに有することを特徴とする請求項11記載の方法。 - 前記スイッチが、第1の要求の前に第1のエージェントにより送信される第2の要求を選択する前に、前記選択された要求として、前記複数のエージェントのうち第1のエージェントにより送信された第1の要求を選択するステップと、
前記第1のエージェントが、前記第1の要求と前記第2の要求との順序変更可能か否かを示す前記第1の要求とともに指示を送信するステップと、
をさらに有し、
前記第2の要求を選択する前前記スイッチが前記第1の要求を選択するステップは、前記第2の要求と前記第1の要求が順序変更可能であることが指示されたことに応答するものであることを特徴とする請求項11記載の方法。 - 前記スイッチが、第2の要求を選択する前に前記選択された要求として前記複数のエージェントのうち第1のエージェントにより送信された第1の要求を選択するステップであって、前記第2の要求は前記第1の要求の前に前記第1のエージェントによって送信され、それぞれの要求は対応する優先権を有するステップと、
前記第1の要求が前記第2の要求よりも優先されることに応答して、前記スイッチが前記第2の要求を選択する前に前記第1の要求を選択するステップとをさらに有することを特徴とする請求項11記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/201,581 | 2005-08-11 | ||
US11/201,581 US7461190B2 (en) | 2005-08-11 | 2005-08-11 | Non-blocking address switch with shallow per agent queues |
PCT/US2006/031520 WO2007022018A1 (en) | 2005-08-11 | 2006-08-11 | Non-blocking address switch with shallow per agent queues |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009514065A JP2009514065A (ja) | 2009-04-02 |
JP2009514065A5 JP2009514065A5 (ja) | 2009-09-17 |
JP4851523B2 true JP4851523B2 (ja) | 2012-01-11 |
Family
ID=37440602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008526262A Expired - Fee Related JP4851523B2 (ja) | 2005-08-11 | 2006-08-11 | 浅いエージェント毎のキューを伴うブロックしないアドレス・スイッチ |
Country Status (9)
Country | Link |
---|---|
US (3) | US7461190B2 (ja) |
EP (1) | EP1922629B1 (ja) |
JP (1) | JP4851523B2 (ja) |
CN (1) | CN101305354B (ja) |
AT (1) | ATE489678T1 (ja) |
DE (1) | DE602006018483D1 (ja) |
ES (1) | ES2354748T3 (ja) |
TW (1) | TWI396091B (ja) |
WO (1) | WO2007022018A1 (ja) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7062582B1 (en) | 2003-03-14 | 2006-06-13 | Marvell International Ltd. | Method and apparatus for bus arbitration dynamic priority based on waiting period |
US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
US7620746B2 (en) * | 2005-09-29 | 2009-11-17 | Apple Inc. | Functional DMA performing operation on DMA data and writing result of operation |
US20070112945A1 (en) * | 2005-11-12 | 2007-05-17 | Lori Brown | Supply and demand project management tool |
US8868397B2 (en) * | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
US8069279B2 (en) * | 2007-03-05 | 2011-11-29 | Apple Inc. | Data flow control within and between DMA channels |
US20080270658A1 (en) * | 2007-04-27 | 2008-10-30 | Matsushita Electric Industrial Co., Ltd. | Processor system, bus controlling method, and semiconductor device |
US9292436B2 (en) * | 2007-06-25 | 2016-03-22 | Sonics, Inc. | Various methods and apparatus to support transactions whose data address sequence within that transaction crosses an interleaved channel address boundary |
US8112450B2 (en) * | 2008-01-31 | 2012-02-07 | Microsoft Corporation | Priority messaging and priority scheduling |
JP5147584B2 (ja) * | 2008-07-23 | 2013-02-20 | 株式会社日立製作所 | ストレージサブシステム及びコントローラによるコマンド実行方法 |
US8121129B2 (en) * | 2008-12-15 | 2012-02-21 | International Business Machines Corporation | Optimizing throughput of data in a communications network |
US9514074B2 (en) | 2009-02-13 | 2016-12-06 | The Regents Of The University Of Michigan | Single cycle arbitration within an interconnect |
US8199759B2 (en) * | 2009-05-29 | 2012-06-12 | Intel Corporation | Method and apparatus for enabling ID based streams over PCI express |
US8611335B1 (en) | 2009-08-13 | 2013-12-17 | Google, Inc. | System and method for assigning paths for data flows through a wide-area network |
US8351594B2 (en) | 2010-02-08 | 2013-01-08 | Genesys Telecommunications Laboratories, Inc. | System for indicating priority levels for transaction and task engagement in a call center |
US8379659B2 (en) * | 2010-03-29 | 2013-02-19 | Intel Corporation | Performance and traffic aware heterogeneous interconnection network |
US8972995B2 (en) | 2010-08-06 | 2015-03-03 | Sonics, Inc. | Apparatus and methods to concurrently perform per-thread as well as per-tag memory access scheduling within a thread and across two or more threads |
US8868855B2 (en) * | 2011-02-28 | 2014-10-21 | Hewlett-Packard Development Company, L.P. | Request management system and method for dynamically managing prioritized requests |
CN102736997B (zh) * | 2011-04-01 | 2017-05-03 | 中兴通讯股份有限公司 | 一种片上互联总线的仲裁方法和系统 |
US9021156B2 (en) | 2011-08-31 | 2015-04-28 | Prashanth Nimmala | Integrating intellectual property (IP) blocks into a processor |
US9176913B2 (en) | 2011-09-07 | 2015-11-03 | Apple Inc. | Coherence switch for I/O traffic |
CN103024699B (zh) * | 2011-09-22 | 2016-05-25 | 北京神州泰岳软件股份有限公司 | 一种短信发送方法和一种信息资源站实体 |
US8713234B2 (en) * | 2011-09-29 | 2014-04-29 | Intel Corporation | Supporting multiple channels of a single interface |
US8874976B2 (en) | 2011-09-29 | 2014-10-28 | Intel Corporation | Providing error handling support to legacy devices |
US8929373B2 (en) | 2011-09-29 | 2015-01-06 | Intel Corporation | Sending packets with expanded headers |
US8805926B2 (en) | 2011-09-29 | 2014-08-12 | Intel Corporation | Common idle state, active state and credit management for an interface |
US8713240B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Providing multiple decode options for a system-on-chip (SoC) fabric |
US8711875B2 (en) | 2011-09-29 | 2014-04-29 | Intel Corporation | Aggregating completion messages in a sideband interface |
US8775700B2 (en) | 2011-09-29 | 2014-07-08 | Intel Corporation | Issuing requests to a fabric |
US9053251B2 (en) | 2011-11-29 | 2015-06-09 | Intel Corporation | Providing a sideband message interface for system on a chip (SoC) |
US8856415B2 (en) | 2012-02-01 | 2014-10-07 | National Instruments Corporation | Bus arbitration for a real-time computer system |
US8982695B2 (en) * | 2012-09-29 | 2015-03-17 | Intel Corporation | Anti-starvation and bounce-reduction mechanism for a two-dimensional bufferless interconnect |
US20150154132A1 (en) * | 2013-12-02 | 2015-06-04 | Sandisk Technologies Inc. | System and method of arbitration associated with a multi-threaded system |
CN103914413A (zh) * | 2014-04-18 | 2014-07-09 | 东南大学 | 用于粗粒度可重构系统的外存访问接口及其访问方法 |
US9209961B1 (en) | 2014-09-29 | 2015-12-08 | Apple Inc. | Method and apparatus for delay compensation in data transmission |
US9904645B2 (en) * | 2014-10-31 | 2018-02-27 | Texas Instruments Incorporated | Multicore bus architecture with non-blocking high performance transaction credit system |
US9684615B1 (en) * | 2015-01-08 | 2017-06-20 | Altera Corporation | Apparatus and methods for multiple-channel direct memory access |
JP6449518B2 (ja) * | 2015-07-20 | 2019-01-09 | ラティス セミコンダクタ コーポレーションLattice Semiconductor Corporation | 低速バスタイムスタンプの方法及び回路 |
US9904635B2 (en) * | 2015-08-27 | 2018-02-27 | Samsung Electronics Co., Ltd. | High performance transaction-based memory systems |
US9934174B2 (en) * | 2015-09-18 | 2018-04-03 | Seagate Technology Llc | Selectively enable data transfer based on accrued data credits |
US10303631B2 (en) * | 2016-03-17 | 2019-05-28 | International Business Machines Corporation | Self-moderating bus arbitration architecture |
US10911261B2 (en) | 2016-12-19 | 2021-02-02 | Intel Corporation | Method, apparatus and system for hierarchical network on chip routing |
US10846126B2 (en) | 2016-12-28 | 2020-11-24 | Intel Corporation | Method, apparatus and system for handling non-posted memory write transactions in a fabric |
CN111630471A (zh) | 2017-03-06 | 2020-09-04 | 脸谱科技有限责任公司 | 在集成电路中的电路区域的操作点控制器 |
US11231769B2 (en) | 2017-03-06 | 2022-01-25 | Facebook Technologies, Llc | Sequencer-based protocol adapter |
US11080188B1 (en) | 2018-03-28 | 2021-08-03 | Apple Inc. | Method to ensure forward progress of a processor in the presence of persistent external cache/TLB maintenance requests |
US11307988B2 (en) * | 2018-10-15 | 2022-04-19 | Texas Instruments Incorporated | Configurable cache for multi-endpoint heterogeneous coherent system |
US11397809B2 (en) * | 2019-09-23 | 2022-07-26 | Stmicroelectronics International N.V. | Protection scheme for sensor segmentation in virtualization application |
US10972408B1 (en) | 2020-02-10 | 2021-04-06 | Apple Inc. | Configurable packet arbitration with minimum progress guarantees |
US11422946B2 (en) | 2020-08-31 | 2022-08-23 | Apple Inc. | Translation lookaside buffer striping for efficient invalidation operations |
US11615033B2 (en) | 2020-09-09 | 2023-03-28 | Apple Inc. | Reducing translation lookaside buffer searches for splintered pages |
US11675710B2 (en) | 2020-09-09 | 2023-06-13 | Apple Inc. | Limiting translation lookaside buffer searches using active page size |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877104A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | バスアービトレーション装置及び方法 |
JPH1196108A (ja) * | 1997-09-18 | 1999-04-09 | Toshiba Corp | 計算機システム及びバス制御装置 |
JPH11191076A (ja) * | 1997-12-26 | 1999-07-13 | Fujitsu Ltd | 情報処理装置 |
JP2002041449A (ja) * | 2000-07-21 | 2002-02-08 | Samsung Electronics Co Ltd | バスシステム及びその実行順序の調整方法 |
US20030065843A1 (en) * | 2001-09-28 | 2003-04-03 | Jones Phillip M. | Next snoop predictor in a host controller |
EP1308862A1 (en) * | 2001-10-29 | 2003-05-07 | Telefonaktiebolaget Lm Ericsson | Optimization of the design of a synchronous digital circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4897833A (en) * | 1987-10-16 | 1990-01-30 | Digital Equipment Corporation | Hierarchical arbitration system |
US4987833A (en) * | 1988-03-28 | 1991-01-29 | Antosh Mark J | Solar induction monorail apparatus and method |
US5392434A (en) * | 1993-09-03 | 1995-02-21 | Motorola, Inc. | Arbitration protocol system granting use of a shared resource to one of a plurality of resource users |
EP1343076A3 (en) * | 1995-05-26 | 2004-02-25 | National Semiconductor Corporation | integrated circuit with multiple functions sharing multiple internal signal buses according to distributed bus access and control arbitration |
EP0752666A3 (en) * | 1995-07-06 | 2004-04-28 | Sun Microsystems, Inc. | Method and apparatus for fast-forwarding slave requests in a packet-switched computer system |
JP3071752B2 (ja) * | 1998-03-24 | 2000-07-31 | 三菱電機株式会社 | ブリッジ方法、バスブリッジ及びマルチプロセッサシステム |
US6145032A (en) * | 1998-09-21 | 2000-11-07 | International Business Machines Corporation | System for recirculation of communication transactions in data processing in the event of communication stall |
US6434649B1 (en) * | 1998-10-14 | 2002-08-13 | Hitachi, Ltd. | Data streamer |
US6601151B1 (en) * | 1999-02-08 | 2003-07-29 | Sun Microsystems, Inc. | Apparatus and method for handling memory access requests in a data processing system |
US7028115B1 (en) | 2000-10-06 | 2006-04-11 | Broadcom Corporation | Source triggered transaction blocking |
US6622208B2 (en) * | 2001-03-30 | 2003-09-16 | Cirrus Logic, Inc. | System and methods using a system-on-a-chip with soft cache |
US6832279B1 (en) * | 2001-05-17 | 2004-12-14 | Cisco Systems, Inc. | Apparatus and technique for maintaining order among requests directed to a same address on an external bus of an intermediate network node |
US7539199B2 (en) * | 2003-02-21 | 2009-05-26 | Gireesh Shrimali | Switch fabric scheduling with fairness and priority consideration |
US7360008B2 (en) * | 2004-12-30 | 2008-04-15 | Intel Corporation | Enforcing global ordering through a caching bridge in a multicore multiprocessor system |
-
2005
- 2005-08-11 US US11/201,581 patent/US7461190B2/en not_active Expired - Fee Related
-
2006
- 2006-08-11 CN CN2006800375684A patent/CN101305354B/zh not_active Expired - Fee Related
- 2006-08-11 WO PCT/US2006/031520 patent/WO2007022018A1/en active Application Filing
- 2006-08-11 DE DE602006018483T patent/DE602006018483D1/de active Active
- 2006-08-11 ES ES06801345T patent/ES2354748T3/es active Active
- 2006-08-11 AT AT06801345T patent/ATE489678T1/de not_active IP Right Cessation
- 2006-08-11 JP JP2008526262A patent/JP4851523B2/ja not_active Expired - Fee Related
- 2006-08-11 EP EP06801345A patent/EP1922629B1/en not_active Not-in-force
- 2006-08-14 TW TW095129810A patent/TWI396091B/zh not_active IP Right Cessation
-
2008
- 2008-10-31 US US12/263,255 patent/US7752366B2/en not_active Expired - Fee Related
-
2010
- 2010-05-26 US US12/787,865 patent/US7970970B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0877104A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | バスアービトレーション装置及び方法 |
JPH1196108A (ja) * | 1997-09-18 | 1999-04-09 | Toshiba Corp | 計算機システム及びバス制御装置 |
JPH11191076A (ja) * | 1997-12-26 | 1999-07-13 | Fujitsu Ltd | 情報処理装置 |
JP2002041449A (ja) * | 2000-07-21 | 2002-02-08 | Samsung Electronics Co Ltd | バスシステム及びその実行順序の調整方法 |
US20030065843A1 (en) * | 2001-09-28 | 2003-04-03 | Jones Phillip M. | Next snoop predictor in a host controller |
EP1308862A1 (en) * | 2001-10-29 | 2003-05-07 | Telefonaktiebolaget Lm Ericsson | Optimization of the design of a synchronous digital circuit |
Also Published As
Publication number | Publication date |
---|---|
US20100235675A1 (en) | 2010-09-16 |
EP1922629B1 (en) | 2010-11-24 |
US20070038791A1 (en) | 2007-02-15 |
US7461190B2 (en) | 2008-12-02 |
US7752366B2 (en) | 2010-07-06 |
TW200809518A (en) | 2008-02-16 |
JP2009514065A (ja) | 2009-04-02 |
WO2007022018A1 (en) | 2007-02-22 |
ES2354748T3 (es) | 2011-03-17 |
ATE489678T1 (de) | 2010-12-15 |
DE602006018483D1 (de) | 2011-01-05 |
US7970970B2 (en) | 2011-06-28 |
CN101305354A (zh) | 2008-11-12 |
EP1922629A1 (en) | 2008-05-21 |
CN101305354B (zh) | 2011-08-31 |
TWI396091B (zh) | 2013-05-11 |
US20090055568A1 (en) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4851523B2 (ja) | 浅いエージェント毎のキューを伴うブロックしないアドレス・スイッチ | |
US9535860B2 (en) | Arbitrating memory accesses via a shared memory fabric | |
US20160191420A1 (en) | Mitigating traffic steering inefficiencies in distributed uncore fabric | |
US9058273B1 (en) | Frequency determination across an interface of a data processing system | |
CN102414671A (zh) | 对于不同源的分级内存仲裁技术 | |
US9372818B2 (en) | Proactive quality of service in multi-matrix system bus | |
CN107003962B (zh) | 保持计算系统中高速缓存一致性的方法、装置和计算系统 | |
US9575921B2 (en) | Command rate configuration in data processing system | |
US7680971B2 (en) | Method and apparatus for granting processors access to a resource | |
JP5356024B2 (ja) | 部分的にポピュレートされる階層型クロスバ | |
US9495312B2 (en) | Determining command rate based on dropped commands | |
US20160188499A1 (en) | Tightly-coupled distributed uncore coherent fabric | |
US20070156937A1 (en) | Data transfer in multiprocessor system | |
KR100376610B1 (ko) | 집적 멀티 마스터 버스 시스템에 대한 프리 중재 요청제한기 | |
US7668996B2 (en) | Method of piggybacking multiple data tenures on a single data bus grant to achieve higher bus utilization | |
WO2002037284A2 (en) | Pipelined multi-access memory apparatus and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110920 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4851523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |