JPH03252847A - システムバス調停方式 - Google Patents

システムバス調停方式

Info

Publication number
JPH03252847A
JPH03252847A JP5087290A JP5087290A JPH03252847A JP H03252847 A JPH03252847 A JP H03252847A JP 5087290 A JP5087290 A JP 5087290A JP 5087290 A JP5087290 A JP 5087290A JP H03252847 A JPH03252847 A JP H03252847A
Authority
JP
Japan
Prior art keywords
bus
data width
buses
system bus
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5087290A
Other languages
English (en)
Inventor
Makoto Ogiwara
誠 荻原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5087290A priority Critical patent/JPH03252847A/ja
Publication of JPH03252847A publication Critical patent/JPH03252847A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシステムバス調停方式に関し、特に演算制御装
置、主記憶装置、入出力制御装置などの複数個の装置を
接続するシステムバスを有する情報処理システムのシス
テムバス調停方式に関する。
〔従来の技術〕
従来のシステムバス調停方式は、複数個の装置のそれぞ
れからのシステムバスの使用を要求する全データ幅使用
要求を受けて、要求した装置に対して時分割で全データ
幅使用許可信号を与えることにより、システムバスを時
分割で使用している。
〔発明が解決しようとする課題〕
近年、演算処理などの高速化により、高速のデータ転送
が必要となっており、このために、システムバスのデー
タ幅が拡張され、64ビット幅や124ビット幅のシス
テムバスも出現して来ており、ビット幅の拡大により同
時に転送可能な最小データ転送単位も大きくなっている
しかし、上述した従来のシステムバス調停方式は、大き
なデータ転送を行わないで装WrRのコマンド転送など
を行う装置に対しても、システムバスの全データ幅の使
用を要求する全データ幅使用要求を受けて、時分割で全
データ幅使用許可信号を与えているので、システムバス
のデータ幅が拡張するほどシステムバスの使用効率がむ
しろ低下するという欠点を有している。
〔課題を解決するための手段〕
本発明のシステムバス調停方式は、演算制御装置、主記
憶装置、入出力制御装置などの複数個の装置を接続する
システムバスを有する情報処理システムのシステムバス
調停方式において、複数個の前記装置のそれぞれからの
前記システムバスの全データ幅の使用を要求する全デー
タ幅使用要求および1 / nデータ幅の使用を要求す
る1 / nデータ幅使用要求を受け、要求した前記装
置に対E、て全データ幅使用許可信号を与えるか1 /
 nデータ幅の使用許可信号のn個の中の−っを与える
かを選択するバス調停装置を有し、前記システムバスを
全データ幅および1 / nデータ幅のn個として必要
に応じて有効に使用することにより構成されている。
〔実施例〕
次に本発明の実施例について図面を参照して説明する。
第1図はn=2としてシステムバスを2分割した本発明
のシステムバス調停方式の一実施例を示すブロック図で
ある。第1図に示すように、演算装置1.主記憶波f2
.入力装置3及びバス調停装置4は、システムバス5で
あるHバスおよびLバスに接続されている。
接続された各装置は、それぞれHバスまたはLバスまた
はこれらを同時に用いる全バスを使用する場合に、Hバ
スまたはLバスを要求する1/2REQあるいは全バス
を要求する全REQを出力して、バス調停装N4からH
バスまたはLバスの使用許可信号あるいは全バスの使用
許可信号を受けることにより、使用権を得てバスを使用
する。
第2図は本実施例のバス調停装置4の一例を示す回路図
である。第2図に示すように、1/2バス優先度判定回
路11及び全バス優先度判定回路12は、それぞれバス
使用要求1/2REQO。
1/2REQ1.・−・・・−・−・・・及び全REQ
O。
全REQ 1 、・・−・〜・・・・・−を受けて、オ
ア回路13を通して、優先順位に従って各装置にバス使
用許可信号HACPO,LA、CPO,HACPI。
LACP 1 、・・・・−・・−・・−・を出力する
全バス使用許可時には、全バス優先度判定回路12から
の使用許可信号C1,C2,−・・−の何れかが出力さ
れるので、オア回路13によりHバスおよびLバスの両
方の使用許可信号がHACPO。
L A CP O、またはHACPI、LACPI、ま
たは−・・・・−・・・・・が出力される。
また、1/2バス使用許可時には、1/2バス優先度判
定回路3からの使用許可信号Al。
A2.・・・・・・及びB□、B2.・−・−の何れか
が出力されるので、HバスまたLバスの使用許可信号が
HACPO,LACPO,・−・・・・・・・・・・の
何かまたはHACPl、LACPl、−・・・・−・・
−・の何れかが出力される。
また、バスの使用許可出力時には、2ビツトのフリッフ
ロップ11−1及びlビットの7リツプフロツプ12−
1がセットされ、各バスの使用中が示される。フリッフ
ロップ11−1は2bitで構成され、それぞれHバス
およびLバスの使用中を表し、フリップフロップ12−
1は、Hバス及びLバスの両方を同時に使用中であるこ
とを示す。
使用中を示すフリップフロップ11−1および12−■
は、バス終了検出回路14により、バスの使用の終了を
検出した使用終了信号P□及びP2並びにP、によりそ
れぞれリセットされる。
一方、フリップフロップ15は、1/2バス使用要求1
./2REQO,1/2REQ1・旧・・・・・・・・
と全パス使用要求量REQQ、全REQI。
・−・−・・・−・・・−との優先度を決めるもので、
フリップフロップ15が“1′″の時に、全バス使用要
求の方が優先され、“O”の時に、 1/2バス使用要
求の方が優先される。
フリップフロップ15は、1/2バス使用許可時にオア
回路16からのオア信号Fによりセットされ、全バス使
用許可時に、オア回路17からのオア信号Jによりリセ
ットされる。
また、アンドオア回路18は、フリップフロップ15の
出力信号りとオア回路19による全パス使用要求量RE
QO,全REQI、・・−・・−・・−・・・のオア信
号Mとのアンドおよび全バス使用中信号Oとのオアによ
り、1/2バス使用抑止信号■を出力する。
一方、アンドオア回路20は、フリップフロップ15の
反転出力Eとオア回路21による1/2バス使用要求1
/2REQ0,1/2REQO。
・・−・・・のオア信号Gとのアンドおよび1/2バス
使用中信号Nとのオアにより、全バス使用抑止信号Kを
出力する。
第3図は本実施例におけるバス使用状況の一例を示すタ
イムチャートである。第3図に示すHO,H2,Hlは
Hバスの使用中を示し、LLはLバスの使用中を示し、
全3.全Oは全バスの使用中を示す、なお、同一種別間
の優先順位は、数字の小さいものが後についた使用要求
はど優先度が高いものとし、1/2バス使用要求と全バ
ス使用要求の優先順位は、フリップフロップ15の状態
により定まっている。
第3図では、まず、1/2REQOが出力され、Hバス
の使用が許可され、HACPOが出力されてHバスが使
用される。
次に、1/2REQ1が出力され、Lバスの使用が許可
され、LACPIが出力されてLバスが使用される0次
に、バス使用中に全REQ3及び1/2REQ2が出力
されるが、バス使用中につき待たされる。Hバスおよび
Lバスともにバスを使い終ると、フリップフロップ15
の状態“1”により、全バス使用要求が優先され、HA
CP 3及びLACP3が出力されて全バスが使用され
る。以降、同様の動作が行われる。
以上の様に、本実施例のシステムバス調停方式は、Hバ
スとLバスとに分けた2分割使用あるいは全バスにより
一括使用を要求に応じて行っている。
〔発明の効果〕
以上説明したように、本発明のシステムバス調停方式は
、バスをn分割して使用することおよび一括して使用す
ることにより、システムバスの使用効率を大幅に向上す
ることができるという効果を有している。
【図面の簡単な説明】
第1図は本発明のシステムバス調停方式の一実施例を示
すブロック図、第2図は本実施例のバス調停装置の一例
を示す回路図、第3図は本実施例におけるバス使用状況
の一例を示すタイムチャートである。 1・・・・・・演算装置、2−・−・・・主記憶装置、
3・・・−・−人出力制御装置、4・−・・バス調停方
式、5・−・・−・システムバス、11・・・・・・1
/2バス優先度判定回路、11−1−−・・・・フリッ
プフロップ、12・−・−・全バス優先度判定回路、1
2−1・−・・・−7リツプフロツプ、13・・・−・
オア回路、14・・・・−・バス終了検出回路、15−
・・−・・フリップフロップ、16.17・−・・−・
オア回路、18・・−・・・アンドオア回路、19・・
・・・・オア回路、20・−・・−アンドオア回路、2
1・・・・・・オア回路、1/2REQ0,1/2RE
Ql〜・・・・・・1/2バス使用要求、全REQO,
全REQI〜・・−・・・全バス使用要求、HACPO
,LACPI。 HACPI、LACPI−〜−・−・・・バス使用許可
信号、A、、A2.〜.B、、B2.〜・・−・・−・
1/2バス使用許可信号、C,、C,〜−・・・・・全
バス使用許可信号、D・・・−・フリップフロップ15
の出力信号、E・・・・−・フリップフロップ15の反
転出力、F・−・・・・1/2バス使用許可信号のオア
信号、G・・・・・・1/2バス使用要求のオア信号、
I−・・・・−1/2バス使用抑止信号、J・・・・−
・全バス使用許可信号のオア信号、K・・−・・全バス
使用抑止信号、M・−・・・−全バス使用要求のオア信
号、N・・−・・・1/2バス使用使用与信O・・−・
−全バス使用中信号、Pl−・・・・・Hバスの使用終
了信号、P2・・・−Lバスの使用終了信7f。 P3・・・・−全バスの使用終了信号。

Claims (1)

    【特許請求の範囲】
  1. 演算制御装置、主記憶装置、入出力制御装置などの複数
    個の装置を接続するシステムバスを有する情報処理シス
    テムのシステムバス調停方式において、複数個の前記装
    置のそれぞれからの前記システムバスの全データ幅の使
    用を要求する全データ幅使用要求および1/nデータ幅
    の使用を要求する1/nデータ幅使用要求を受け、要求
    した前記装置に対して全データ幅使用許可信号を与える
    か1/nデータ幅の使用許可信号のn個の中の一つを与
    えるかを選択するバス調停装置を有し、前記システムバ
    スを全データ幅および1/nデータ幅のn個として必要
    に応じて有効に使用することを特徴とするシステムバス
    調停方式。
JP5087290A 1990-03-02 1990-03-02 システムバス調停方式 Pending JPH03252847A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5087290A JPH03252847A (ja) 1990-03-02 1990-03-02 システムバス調停方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5087290A JPH03252847A (ja) 1990-03-02 1990-03-02 システムバス調停方式

Publications (1)

Publication Number Publication Date
JPH03252847A true JPH03252847A (ja) 1991-11-12

Family

ID=12870814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5087290A Pending JPH03252847A (ja) 1990-03-02 1990-03-02 システムバス調停方式

Country Status (1)

Country Link
JP (1) JPH03252847A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513078B1 (en) 1997-11-19 2003-01-28 Nec Corporation Data transfer control apparatus, data transfer control system and data transfer control method
JP2009508247A (ja) * 2005-09-14 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バス調停に関する方法及びシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513078B1 (en) 1997-11-19 2003-01-28 Nec Corporation Data transfer control apparatus, data transfer control system and data transfer control method
JP2009508247A (ja) * 2005-09-14 2009-02-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ バス調停に関する方法及びシステム

Similar Documents

Publication Publication Date Title
US4969120A (en) Data processing system for time shared access to a time slotted bus
EP0450233B1 (en) Bus access for digital computer system
JPH06223042A (ja) マルチプロセッサ・システムにおいて割込みを管理するための装置及び方法
US6598104B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
JPH077374B2 (ja) インタフェース回路
JP3084218B2 (ja) 通信方法及び同期通信システム
KR20120040535A (ko) 버스 시스템 및 그것의 동작 방법
JP2708289B2 (ja) アクセス要求仲裁装置
EP1820109B1 (en) Time-based weighted round robin arbiter
AU611964B2 (en) Inter and intra priority resolution network for an asynchronous bus system
US5930487A (en) PCI bus master with cascaded PCI arbitration
US7234012B2 (en) Peripheral component interconnect arbiter implementation with dynamic priority scheme
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
JPH03252847A (ja) システムバス調停方式
US5241629A (en) Method and apparatus for a high performance round robin distributed bus priority network
US6785755B1 (en) Grant removal via dummy master arbitration
US5872937A (en) System for optimizing bus arbitration latency and method therefor
JPH09153009A (ja) 階層構成バスのアービトレーション方法
CN1936871A (zh) 嵌入式系统以及仲裁方法
US20100153610A1 (en) Bus arbiter and bus system
JPH05282242A (ja) バス制御方式
JP3667504B2 (ja) 調停回路
JP3050131B2 (ja) アービトレーション方式
JP3415474B2 (ja) バスブリッジ調停方式
JPH06214946A (ja) 多段バスのバス使用権調停方式