JP2807269B2 - マルチドロップアクセス方式に用いるインターフェイスユニット - Google Patents

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第４図、第５図） 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例（第２図、第３図） 発明の効果 〔概要〕 マルチドロップアクセス方式に用いるインターフェイ
スユニットに関し、 １種類のインターフェイスユニットで、接続方法によ
りマスタユニットとスレーブユニットに自動的に切り替
わり、メインバスからのアクセスを、マスタバスとスレ
ーブバスへ同じタイミングで出力できるようにすること
を目的とし、 メインバス側接続用の第１のインターフェイス部と、
バス間のアクセスタイミングを制御するタイミング部
と、マスタ／スレーブ（M/S）判定部と、マスタバス或
いはスレーブバス側接続用の第２のインターフェイス部
と、第２のタイミング部と、前記M/S判定部の結果に応
じて接続元を選択するセレクタ部と、マルチドロップバ
ス側接続用の前記M/S判定部の結果に応じて接続の切替
機能を有するインターフェイス部からなり、M/S判定部
の判定結果によりマスタ用ユニット又はスレーブ用ユニ
ットとを自動設定するとともに、前記第１及び第２のタ
イミング部によりマスタバスとスレーブバスへのアクセ
スを同じタイミングで出力するように構成する。

〔産業上の利用分野〕

本発明はマルチドロップアクセス方式に用いるインタ
ーフェイスユニットに関し、更に詳しくいえば、複数の
マルチバスを持ったシステムにおいて、複数のバスを接
続するために利用されるものであり、特に１種類のイン
ターフェイスユニットで、マスタユニットとスレーブユ
ニットとを自動切り替えにより共用できるようにしたマ
ルチドロップアクセス方式に用いるインターフェイスユ
ニットに関する。

〔従来の技術〕

近年のコンピュータシステムの高速化に伴い、同一バ
ス上に接続されるユニットの縮小化が要求されている。

このため、常時アクセスを行うユニットのみ、メイン
バスに接続し、その他のユニットはサブバスに接続す
る。従って、メインバスとサブバスとのインターフェイ
スユニットが必要になる。

第４図は、従来のマルチドロップアクセス方式のシス
テムブロック図であり、１はCPU、２はメインバス、３
はマスタバス、４はマルチドロップバス、５−１、５−
２はスレーブバス、６はマスタユニット、７−１、７−
２はスレーブユニットを示す。

マルチドロップアクセス方式においては、複数のバス
を接続するためのIFユニット（インターフェイスユニッ
ト）として、メインバス２とのIFユニットであるマスタ
ユニット６と、そのユニットに接続されるバスとのIFユ
ニットであるスレーブユニット７−１、７−２…が必要
である。

マスタユニット６とスレーブユニット７−１、７−２
…とは、異なった構造のユニットを使用しており、これ
ら２種類のインターフェイスユニットが使用されてい
た。

また、マスタユニット６からは、複数のスレーブをア
クセスする時に、マスタバス３のアクセスタイミング
と、スレーブバス５−１、５−２、…のアクセスタイミ
ングが同じタイミングでアクセスできるようになってい
る。

第５図は、従来のインターフェイスユニットの説明図
であり、第４図と同符号は同一のものを示す。

マスタユニット６は、メインバス側、マスタバス側、
及びマルチドロップ側のそれぞれにインターフェイス部
IFを設けると共に、２つのタイミング部TMを設けた構成
となっている。

スレーブユニット７−１は、マルチドロップバス側
と、スレーブバス側とにそれぞれインターフェイス部IF
を設けると共に、１つのタイミング部TMを設けた構成と
なっている。

このように、マスタユニット６とスレーブユニット７
−１（スレーブユニット７−２、７−３…も同一構造）
とは異なる構造のインターフェイスユニットで構成され
ている。

〔発明が解決しようとする課題〕

上記のような従来のものにおいては、マスタユニット
とスレーブユニットの構造が異なり、共通には使用でき
なっかったため、２種類のインターフェイスユニットの
開発が必要となる欠点があった。

本発明は、このような従来の欠点を解消し、１種類の
インターフェイスユニットで、接続方法によりマスタユ
ニットとスレーブユニットに自動的に切り替わり、メイ
ンバスからのアクセスを、マスタバスとスレーブバスへ
同じタイミングで出力できるようにすることを目的とす
る。

〔課題を解決するための手段〕

第１図は本発明の原理図であり、以下、この図に基づ
いて本発明の原理を説明する。

本発明は、前記従来例（第４図参照）で示したよう
に、メインバス２に接続され、CPU1からメインバス１へ
のアクセスをマルチドロップバス４及びマスタバス３に
通知するインターフェイスユニット（マスタユニット
６）と、前記マルチドロップバス４に接続し、CPU1から
メインバス２へのアクセスで前記インターフェイスユニ
ット（マスタユニット６）を経由してマルチドロップバ
ス４へのアクセスをスレーブバス５に通知するインター
フェイスユニット（スレーブユニット７）を同じユニッ
トで可能とし、更に、メインバス２からのアクセスが、
マスタバス３とマルチドロップバス４を経由したスレー
ブバス５と同じタイミングでアクセスを可能としたイン
ターフェイスユニットにするために、第１図に示すよう
に構成したものである。

すなわち、本発明では第１図に示したように、インタ
ーフェイスユニットがどのバス（メインバス／マルチド
ロップバス）に接続されアクセスをどこへ伝達するのか
を、マスタ／スレーブ判定部（以下「M/S判定部」と記
す）15で判定するために、メインバスに接続されるコネ
クタ内に判定用の信号を入れ、この信号が有るか無いか
を判定することで、メインバスに接続されているのか、
マルチドロップバスに接続されているのかを判定する。

M/S判定部15でメインバスに接続されていると判定す
ると、メインバスからのアクセスは、第１のインターフ
ェイス部10を経由し、第１のタイミング部13で一度アク
セスデータのタイミングを取り直す。タイミングを取り
直したメインバスからのデータは、第３のインターフェ
イス部11を経由してマルチドロップバスへ伝達されると
共に、M/S判定部15からの信号でセレクタ部16を切り替
え、第１のタイミング部13でタイミングを取り直したア
クセスデータを第２のタイミング部14で２度目のタイミ
ングを取り直し、第２のインターフェイス部12を経由し
てマスタバスへ伝達される。

M/S判定部15でマルチドロップバスに接続されている
と判定すると、M/S判定部15からの信号でセレクタ部16
を切り替え、マルチドロップバスからのアクセスを選択
し、第３のインターフェイス部11からのアクセスデータ
を第２のタイミング部14で一度タイミングを取り直す。

よって、メインバスに接続されているインターフェイ
スユニットで一度タイミングを取り直しているので、２
度目のタイミングの取り直しとなり、第２のインターフ
ェイス部12を経由してスレーブバスへ伝達される。以上
より、１つのユニットでマスタバス接続用とマルチドロ
ップ接続用が共有でき、マスタバスとスレーブバスへの
アクセスタイミングが、CPUからみて同じ２度のタイミ
ングを取り直したアクセスデータとなる。

このため本発明は、メインバスに接続されるマルチド
ロップバス及びマスタバスと、前記マルチドロップバス
に接続されるスレーブバスの相互アクセスタイミングを
制御し、バス間を接続するマルチドロップ方式に用いる
インターフェイスユニットに於いて、メインバスとのイ
ンターフェイス制御を行うメインバス側接続用の第１の
インターフェイス部10と、前記第１のインターフェイス
部10に接続され、バス間のアクセスタイミングを制御す
る第１のタイミング部13と、メインバスからの入力信号
に基づいて、本インターフェイスユニットがメインバス
に接続されマスタバスへアクセスするのか、マルチドロ
ップバスに接続されスレーブバスへアクセスするのかを
判定するマスタ／スレーブ判定部15と、マスタバス、或
いはスレーブバスとのインターフェイス制御を行うマス
タバス或いはスレーブバス側接続用の第２のインターフ
ェイス部12と、前記第２のインターフェイス部12に接続
され、バス間のアクセスタイミングを制御する第２のタ
イミング部14と、前記マスタ／スレーブ判定部15に接続
され、該マスタ／スレーブ判定部15の判定結果に応じて
接続元を選択するセレクタ部16と、マルチドロップバス
とのインターフェイス制御を行うと共に、前記マスタ／
スレーブ判定部15の判定結果に応じて接続を切り替える
機能を備えたマルチドロップバス側接続用の第３のイン
ターフェイス部11からなり、前記マスタ／スレーブ判定
部15の判定結果によりマスタ用ユニットとスレーブ用ユ
ニットとを自動設定するとともに、前記第１及び第２の
タイミング部13、14によりマスタバスとスレーブバスへ
のアクセスを同じタイミングで出力するように調整する
構成とした。

〔作用〕

本発明は上記のように構成したので、インターフェイ
スユニットの接続を行うだけで、マスタユニットとスレ
ーブユニットが自動的に切り替わり、かつ、バスへの出
力は、タイミング部でタイミングをとるため、マスタバ
スとスレーブバスが同じタイミングでアクセス可能とな
る。

このため、１種類のインターフェイスユニットで、マ
スタユニットとスレーブユニットとが共用できるから、
従来のように、２種類のインターフェイスユニットを開
発する必要がない。

〔実施例〕

以下、本発明の実施例を図面に基づいて説明する。

第２図は、本発明の１実施例の構成図であり、10、1
1、12はインターフェイス部、13、14はタイミング部、1
5はM/S（マスタ／スレーブ）判定部、16はセレクタ部を
示す。

また、17、18はバッファ、19、20はAND（論理積）ゲ
ート、21、22はOR（論理和）ゲート、23はインバータ、
24はプルアップ抵抗を示す。

図示のインターフェイスユニットには、メインバス側
に、インターフェイス部10、タイミング部13、ORゲート
22、M/S判定部15を設け、マスタバスまたはスレーブバ
ス側に、インターフェイス部12、タイミング部14、セレ
クタ部16を設け、更にマルチドロップバス側にインター
フェイス部11を設ける。

M/S判定部15は、メインバスに接続されていたら入力
がローレベルの「Ｌ」となり、接続されていなければ入
力はオープンとなる。

したがって、入力が「Ｌ」ならばＡ線には「Ｌ」が出
力され、Ｂ線にはインバータ23で反転されたハイレベル
の「Ｈ」信号が出力され、セレクタ部16とインターフェ
イス部11を制御してマスタユニットに自動設定する。

M/S判定部15の入力がオープンの場合は、ハイレベル
電源に接続されたプルアップ抵抗により、Ａ線が「Ｈ」
となり、Ｂ線が「Ｌ」となり、この信号でセレクタ部16
とインターフェイス部11を制御し、スレーブユニットに
自動設定する。

上記のようなマスタユニットとスレーブユニットの自
動切り替え設定は、次のようにして行われる。

（イ）マスタユニットの場合、 Ａ線が「Ｌ」、Ｂ線が「Ｈ」であるから、セレクタ部
16では、アンドゲート20が開かれ、アンドゲート19が閉
じると共に、インターフェイス部11では、バッファ17が
使用状態となり、バッファ18が不使用状態となる。

したがって、メインバス側からの信号は、インターフ
ェイス部10→タイミング部13→バッファ17の順でマルチ
ドロップバスへ出力すると共に、インターフェイス部10
→タイミング部13→アンドゲート20→タイミング部14→
インターフェイス部12を通ってマスタバスへ出力する。

マルチドロップバスからの信号は、バッファ17→オア
ゲート22→タイミング部13→インターフェイス部10の順
でメインバス側に出力し、マスタバス側からの信号は、
インターフェイス部12→タイミング部14→オアゲート22
→タイミング部13→インターフェイス部10の順でメイン
バスに出力する。

（ロ）スレーブユニットの場合、 Ａ線が「Ｈ」、Ｂ線が「Ｌ」であるから、セレクタ部
16ではアンドゲート19が開、アンドゲート20が閉とな
り、インターフェイス部11では、バッファ18が使用状態
となり、バッファ17が不使用状態となる。

これにより、マルチドロップバスとスレーブバスとが
接続されアクセス可能となる。

第３図は、本発明に係るインターフェイスユニットの
使用例を示した図であり、第２図及び第４図と同符号は
同一のものを示す。

図示のマスタユニット６とスレーブユニット７−１
は、本発明に係るインターフェイスユニットを、それぞ
れマスタユニット、スレーブユニットとして用いたもの
であり、内部構造は同一のものである。

マスタユニット６は、メインバスが接続されており、
これをM/S判定部15で判定し、セレクタ16とインターフ
ェイス部11を制御する。

その結果、メインバス２とマスタバス３及びマルチド
ロップバス４とが接続されてアクセス可能となり、タイ
ミング部14によりマスタバスとスレーブバスとが同じタ
イミングでアクセス可能となる。

また、スレーブユニット７−１は、メインバスに接続
されていないから、M/S判定部15の入力はオープンとな
っている。

この状態で、セレクタ部16とインターフェイス部11の
制御を行い、マルチドロップバス４と、スレーブバス５
−１とを接続してアクセス可能とする。

このように、１種類のインターフェイスユニットを、
マスタユニットとスレーブユニットとに自動的に切り替
えて使用可能となり、また、この場合に、マスタバスと
スレーブバスが同じタイミングでアクセス可能となる。

〔発明の効果〕

以上説明したように、本発明によれば次のような効果
がある。

（１） １種類のインターフェイスユニットで、マスタ
ユニットとスレーブユニットに自動的に切り替えて使用
できるから、マルチドロップアクセス方式に用いるイン
ターフェイスユニットとして、従来のように２種類のイ
ンターフェイスユニットを開発する必要がない。

（２） マスタユニットとスレーブユニットとが自動切
り替えのため、設定間違いが無い。

（３） メインバスからのアクセスを、マスタバスとス
レーブバスへ同じタイミングで出力できる。

【図面の簡単な説明】

第１図は本発明に係るマルチドロップアクセス方式に用
いるインターフェイスユニットの原理図、 第２図は本発明の１実施例の構成図、 第３図は本発明に係るインターフェイスユニットの使用
例を示した図、 第４図は従来例のシステムブロック図、 第５図は従来例のインターフェイスユニットの説明図で
ある。 10、11、12……インターフェイス部 13、14……タイミング部 15……M/S判定部 16……セレクタ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】メインバスに接続されるマルチドロップバ
   ス及びマスタバスと、前記マルチドロップバスに接続さ
   れるスレーブバスの相互アクセスタイミングを制御し、
   バス間を接続するマルチドロップ方式に用いるインター
   フェイスユニットに於いて、 メインバスとのインターフェイス制御を行うメインバス
   側接続用の第１のインターフェイス部（10）と、前記第
   １のインターフェイス部（10）に接続され、バス間のア
   クセスタイミングを制御する第１のタイミング部（13）
   と、メインバスからの入力信号に基づいて、本インター
   フェイスユニットがメインバスに接続されマスタバスへ
   アクセスするのか、マルチドロップバスに接続されスレ
   ーブバスへアクセスするのかを判定するマスタ／スレー
   ブ判定部（15）と、 マスタバス、或いはスレーブバスとのインターフェイス
   制御を行うマスタバス或いはスレーブバス側接続用の第
   ２のインターフェイス部（12）と、前記第２のインター
   フェイス部（12）に接続され、バス間のアクセスタイミ
   ングを制御する第２のタイミング部（14）と、前記マス
   タ／スレーブ判定部（15）に接続され、該マスタ／スレ
   ーブ判定部（15）の判定結果に応じて接続元を選択する
   セレクタ部（16）と、 マルチドロップバスとのインターフェイス制御を行うと
   共に、前記マスタ／スレーブ判定部（15）の判定結果に
   応じて接続を切り替える機能を備えたマルチドロップバ
   ス側接続用の第３のインターフェイス部（11）からな
   り、 前記マスタ／スレーブ判定部（15）の判定結果によりマ
   スタ用ユニットとスレーブ用ユニットとを自動設定する
   とともに、前記第１及び第２のタイミング部（13、14）
   によりマスタバスとスレーブバスへのアクセスを同じタ
   イミングで出力するように調整することを特徴とするマ
   ルチドロップ方式に用いるインターフェイスユニット。