JPS6269348A - デ−タ転送装置 - Google Patents
デ−タ転送装置Info
- Publication number
- JPS6269348A JPS6269348A JP20977585A JP20977585A JPS6269348A JP S6269348 A JPS6269348 A JP S6269348A JP 20977585 A JP20977585 A JP 20977585A JP 20977585 A JP20977585 A JP 20977585A JP S6269348 A JPS6269348 A JP S6269348A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- input
- transfer
- auxiliary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はデータ転送装置、特にｄ子計算機システムに
おける補助記憶装置間のデータ転送に関するものである
。
おける補助記憶装置間のデータ転送に関するものである
。
従来のこｃｖ櫨の装置としては第３図に示すものがあっ
た。第３図は従来のデータ転送装置の構成を示すブロッ
ク図で、図において（１）は中央処理装置（以下ＣＰＵ
と略記する）、［２）は内部記憶装置（すなわち主記憶
装置、以下ＭＭＵ と略記する）、＋３１ 、 ＋４
）はそれぞれ補助記憶装置＋５１ 、 ＋６１を制御す
る補助記憶装置制御回路ｆｉｌ 、 ｆｉｌｌ （一般
的には入出力制御装置、以下ｌ０Ｃ（１） 、 ＺＯＣ
（Ｕ ）と略記する）、（５１、＋６１はそれぞれ補助
記憶装置ｆＩｌ 、 （［１１、（７）は内部論理バス
である。
た。第３図は従来のデータ転送装置の構成を示すブロッ
ク図で、図において（１）は中央処理装置（以下ＣＰＵ
と略記する）、［２）は内部記憶装置（すなわち主記憶
装置、以下ＭＭＵ と略記する）、＋３１ 、 ＋４
）はそれぞれ補助記憶装置＋５１ 、 ＋６１を制御す
る補助記憶装置制御回路ｆｉｌ 、 ｆｉｌｌ （一般
的には入出力制御装置、以下ｌ０Ｃ（１） 、 ＺＯＣ
（Ｕ ）と略記する）、（５１、＋６１はそれぞれ補助
記憶装置ｆＩｌ 、 （［１１、（７）は内部論理バス
である。
次に従来の装置の動作について説明する。
ＣＰＵ ｆｉｌが■釘（２）に格納されたプログラムに
従って、補助記憶装置Ｉ（５）に格納されたデータを補
助記憶装置ＩＩ ［６］に転送２行なう場合、まず最初
にｌ０ＣＩＩＩ＋３１ Ｋ制御信号金送り、補助記憶装
置ｆＩｌ（５１からＭＵ（２）に転送を行ない、その後
にＩＯＣｉｎ） ＋４１に制御信号を送りＩＶＭＵ １
２１に記憶されたデータを補助記憶装置（６）に転送す
ることにより行なう。
従って、補助記憶装置Ｉ（５）に格納されたデータを補
助記憶装置ＩＩ ［６］に転送２行なう場合、まず最初
にｌ０ＣＩＩＩ＋３１ Ｋ制御信号金送り、補助記憶装
置ｆＩｌ（５１からＭＵ（２）に転送を行ない、その後
にＩＯＣｉｎ） ＋４１に制御信号を送りＩＶＭＵ １
２１に記憶されたデータを補助記憶装置（６）に転送す
ることにより行なう。
従来のデータ転送装置は以上のように構成されているか
ら１つのデータ転送の動作において内部論理バスを２回
占有することが必要であり、この間ＣＰＵの他の動作を
ストップさせねばならず、データ転送に時間を要すると
いう問題点があった。
ら１つのデータ転送の動作において内部論理バスを２回
占有することが必要であり、この間ＣＰＵの他の動作を
ストップさせねばならず、データ転送に時間を要すると
いう問題点があった。
この発明はかかる問題点を解決するためになされたもの
で補助記憶装置間で高速にデータの転送が可能なデータ
転送装置′ｊｋ得ることを目的としている。
で補助記憶装置間で高速にデータの転送が可能なデータ
転送装置′ｊｋ得ることを目的としている。
この発明に係るデータ転送装置は補助記憶装置間にデー
タ転送のための専用バスを設置した。
タ転送のための専用バスを設置した。
この発明においては内部記憶装置へデータの転送を行な
うことなく、専用バスを用い直接補助記憶装ｄ間でデー
タの転送を行なうから、内部論理バスをデータの転送に
用いる必要はなく、高速にデータの転送を行なうことが
できる。
うことなく、専用バスを用い直接補助記憶装ｄ間でデー
タの転送を行なうから、内部論理バスをデータの転送に
用いる必要はなく、高速にデータの転送を行なうことが
できる。
以下、この発明の実施例を図について説明する。
第１図はこの発明の一実施例を示すブロック図で、第３
図と同一符号は同−又は相当部分と示し、（３０）。
図と同一符号は同−又は相当部分と示し、（３０）。
（４０）はそれぞれ第３図の１３１ 、 ＋４１に対応
するｌ０Ｃｆ１） 、 ＩＯＣｔｉｌｌ−？’あり、（
８）はｌ０ＣｔＩｌ （３０）、Ｉ ０Ｃｆｌｌ ｌ（
４０）を直結する直結転送バスである。
するｌ０Ｃｆ１） 、 ＩＯＣｔｉｌｌ−？’あり、（
８）はｌ０ＣｔＩｌ （３０）、Ｉ ０Ｃｆｌｌ ｌ（
４０）を直結する直結転送バスである。
第２図は直結転送バス（８）を実現するＩ ０Ｃｆｌ）
（３０） 。
（３０） 。
ＩＯＣ［Ｉｌｌ （４０）の内部構成を示すブロック図
で、（３１）−（４１）はそ几ぞれ内部論理バス（７）
とデータの入出力を行なうバスインターフェース回路、
（３２）。
で、（３１）−（４１）はそ几ぞれ内部論理バス（７）
とデータの入出力を行なうバスインターフェース回路、
（３２）。
（４２）はそれぞれ直結転送バス（８）へのデータの入
出力を行なうバスインタフェース回路、（３３）。
出力を行なうバスインタフェース回路、（３３）。
（４３）はそれぞれ補助記憶装置＜ｆｆｉ ＋５） 、
１６１ ｋ制御する制御回路である。
１６１ ｋ制御する制御回路である。
次にこの発明の装置の動作について説明する。
ＣＰＵ ｆｆｉが旙釘（２１に格納されたプログラムに
従って補助記憶装置［１１＋５１に格納されたデータを
補助記憶装置ｔＩｌ）＋６１に転送を行なう場合、ＣＰ
Ｕ ｆｉｌはｌ０Ｃｆ１に３０）。
従って補助記憶装置［１１＋５１に格納されたデータを
補助記憶装置ｔＩｌ）＋６１に転送を行なう場合、ＣＰ
Ｕ ｆｉｌはｌ０Ｃｆ１に３０）。
ｌ０Ｃｆ■１（４０）の双方に制御信号を送ることによ
って以下に説明する如＜ ＩＯＣｆｆｉ （３０） 、
ＩＯＣｆｉｌｌ （４０）は内部論理バス（７）との
接続を切シ離して直結転送バス（８）と接続し、直結転
送バス（８）を使用することによって直接、補助記憶装
置ｔｌ ｌ （５１から補助記憶装ｄ ｉｎ） ＋６）
ヘデータの転送を行なう。又、データの転送後はｌ０Ｃ
ＩＩ＋（３０） 、 ｌ０Ｃｔｌｌｌ（４０）は直結転
送バス（８）との接続を切り離して内部論理バス（７）
と接続する。
って以下に説明する如＜ ＩＯＣｆｆｉ （３０） 、
ＩＯＣｆｉｌｌ （４０）は内部論理バス（７）との
接続を切シ離して直結転送バス（８）と接続し、直結転
送バス（８）を使用することによって直接、補助記憶装
置ｔｌ ｌ （５１から補助記憶装ｄ ｉｎ） ＋６）
ヘデータの転送を行なう。又、データの転送後はｌ０Ｃ
ＩＩ＋（３０） 、 ｌ０Ｃｔｌｌｌ（４０）は直結転
送バス（８）との接続を切り離して内部論理バス（７）
と接続する。
上記内部論理バス（７）から直結転送バス（８）への接
続の切り換えはＣＰＵ Ｉｌｌからの制御信号によって
第２図に示すバスインターフェース回路（３１）、（４
１）の動作を停止させ、バスインタフェース回路（３２
）。
続の切り換えはＣＰＵ Ｉｌｌからの制御信号によって
第２図に示すバスインターフェース回路（３１）、（４
１）の動作を停止させ、バスインタフェース回路（３２
）。
（４２）を駆動させることで行なうことができ、又、直
結転送バス（オ）から内部調理バス（７）への接続の切
り換えはこの逆の動作分行なうことによってできる。
結転送バス（オ）から内部調理バス（７）への接続の切
り換えはこの逆の動作分行なうことによってできる。
なお、上記実施例では補助記憶装置のデータ転送につい
て示しであるが、これに限ることなく内部記憶回路（メ
モリ等）や外部記憶回路間においても実施することがで
きる。
て示しであるが、これに限ることなく内部記憶回路（メ
モリ等）や外部記憶回路間においても実施することがで
きる。
この発明は以上説明したとおりデータ転送用に直結転送
バスを設けたのでデータ転送の之めに中央処理装置の動
作を停止することなく高速でデータ転送を行なうことが
できるという効果がある。
バスを設けたのでデータ転送の之めに中央処理装置の動
作を停止することなく高速でデータ転送を行なうことが
できるという効果がある。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示す入出力制御装置の内部構成を示すブロッ
ク図、第３図は従来のデータ転送装置の構成を示すブロ
ック図である。 １１）はＣＰＵ、 ＋２）はｈ’ＷｉＵ ％ （’０
） −（４０）はそれぞれｌ０ＣＩＩＩ、ＩＯＣ（Ｉ
ｌｌ、＋５１ 、 ＋６１はそれぞれ補助記憶装置＋１
１ 、 ｔｉｌｌ、（７）は内部論理バス、（８）は直
結転送バス、（３１） 、 （４１） 、 （３２）
、 （４２）はそれぞれバスインタフェース回路。 なお谷図中同−符号は同−又は和尚部分を示す。
は第１図に示す入出力制御装置の内部構成を示すブロッ
ク図、第３図は従来のデータ転送装置の構成を示すブロ
ック図である。 １１）はＣＰＵ、 ＋２）はｈ’ＷｉＵ ％ （’０
） −（４０）はそれぞれｌ０ＣＩＩＩ、ＩＯＣ（Ｉ
ｌｌ、＋５１ 、 ＋６１はそれぞれ補助記憶装置＋１
１ 、 ｔｉｌｌ、（７）は内部論理バス、（８）は直
結転送バス、（３１） 、 （４１） 、 （３２）
、 （４２）はそれぞれバスインタフェース回路。 なお谷図中同−符号は同−又は和尚部分を示す。
Claims (1)
- 【特許請求の範囲】 中央処理装置からの制御信号に従って１つの補助記憶装
置から他の補助記憶装置へデータの転送を行なうデータ
転送装置において、 上記１つの補助記憶装置を制御する第１の入出力制御装
置と上記他の補助記憶装置を制御する第２の入出力制御
装置間に設けられる直結転送バスと、上記中央処理装置
、内部記憶装置および上記第１、第２の入出力制御装置
間を相互に接続する共通の内部論理バスと、上記直結転
送バスへのインタフェースのため上記第１および第２の
入出力制御回路にそれぞれ設けられるインタフェース回
路と、上記内部論理バスへのインタフェースのため上記
第１および第２の入出力回路にそれぞれ設けられるイン
タフェース回路とを備え、上記中央処理装置から上記内
部論理バスを経て上記いずれかの入出力制御装置に与え
られた制御信号が補助記憶装置間のデータ転送命令であ
る場合、当該命令を与えられた入出力制御装置は、その
入出力制御装置が制御する補助記憶装置から読み出した
データを上記直結転送バスを経て相手方の補助記憶装置
を制御する入出力制御装置へ転送するよう制御すること
を特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977585A JPS6269348A (ja) | 1985-09-21 | 1985-09-21 | デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20977585A JPS6269348A (ja) | 1985-09-21 | 1985-09-21 | デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6269348A true JPS6269348A (ja) | 1987-03-30 |
Family
ID=16578402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20977585A Pending JPS6269348A (ja) | 1985-09-21 | 1985-09-21 | デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6269348A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112366A (ja) * | 1987-10-26 | 1989-05-01 | Omron Tateisi Electron Co | データ処理装置 |
| JPH01175656A (ja) * | 1987-12-29 | 1989-07-12 | Fujitsu Ltd | 高速データ転送方式 |
| JPH0414128A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | データファイル装置 |
-
1985
- 1985-09-21 JP JP20977585A patent/JPS6269348A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01112366A (ja) * | 1987-10-26 | 1989-05-01 | Omron Tateisi Electron Co | データ処理装置 |
| JPH01175656A (ja) * | 1987-12-29 | 1989-07-12 | Fujitsu Ltd | 高速データ転送方式 |
| JPH0414128A (ja) * | 1990-05-08 | 1992-01-20 | Matsushita Electric Ind Co Ltd | データファイル装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0428330A2 (en) | Computer interface circuit | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPS63175962A (ja) | 直接メモリアクセス制御装置とマルチマイクロコンピュータシステム内におけるデータ転送方法 | |
| JPH02130662A (ja) | 情報処理システム | |
| JPH03122745A (ja) | Ｄｍａ制御方式 | |
| JP2565916B2 (ja) | メモリアクセス制御装置 | |
| JP3206910B2 (ja) | Ｄｍａ転送方法 | |
| JPS63278168A (ja) | バス制御装置 | |
| JPS62262170A (ja) | デ−タ転送方式 | |
| JPS6362064A (ja) | バス変換装置 | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS62127962A (ja) | マイクロコンピユ−タ | |
| JPH01113848A (ja) | メモリアクセス制御方式 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 | |
| JPS60169962A (ja) | メモリアクセス制御方式 | |
| JPS61251943A (ja) | デ−タ処理装置 | |
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPS61133465A (ja) | Ｃｐｕの切換方法 | |
| JPS59223871A (ja) | デ−タ転送方式 | |
| JPS62262169A (ja) | デ−タ転送方式 | |
| JPS6049462A (ja) | Ｄｍａ回路 | |
| JPS62293365A (ja) | デ−タ転送方式 | |
| JPS58101322A (ja) | デ−タ転送制御回路 | |
| JPH05265923A (ja) | データ転送装置 |