JPS5887612A - 入出力制御診断装置 - Google Patents
入出力制御診断装置Info
- Publication number
- JPS5887612A JPS5887612A JP56185400A JP18540081A JPS5887612A JP S5887612 A JPS5887612 A JP S5887612A JP 56185400 A JP56185400 A JP 56185400A JP 18540081 A JP18540081 A JP 18540081A JP S5887612 A JPS5887612 A JP S5887612A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- processor
- memory
- output control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入出力制御診断装置に関し、より詳細にはメイ
ンプロセッサと入出力制御装置および入出力装置により
構成されたディジタルデータ処理システムにおいて、入
出力制御装置のプロゲラ＾の書換え、実行状態の診断を
行う入出力制御診断装置に関する。
ンプロセッサと入出力制御装置および入出力装置により
構成されたディジタルデータ処理システムにおいて、入
出力制御装置のプロゲラ＾の書換え、実行状態の診断を
行う入出力制御診断装置に関する。
＃！１図は従来の入出力制御診断装置の接続構成の一例
を示すプルツク図で、図において、ｌｌはメインプロセ
ッサ、１２は入出力制御装置、１３は入出カバスインタ
フエース制御回路、１４はｐ−力ルメモリ、１５はロー
カルブ田七ツサ、１６は入出力制御回路、１７は診断装
置制御回路、１８は入出力装置、そして１９は入出力制
御診断装置を示している。
を示すプルツク図で、図において、ｌｌはメインプロセ
ッサ、１２は入出力制御装置、１３は入出カバスインタ
フエース制御回路、１４はｐ−力ルメモリ、１５はロー
カルブ田七ツサ、１６は入出力制御回路、１７は診断装
置制御回路、１８は入出力装置、そして１９は入出力制
御診断装置を示している。
第１図の如く構成された入出力制御診断装置において、
ローカルメモリ１４のプレグラムの書換え、プルグラム
実行状態、ｐ−カルプロセッサ内部状態の診断を行う場
合には、入出力制御装置１２に入出力制御診断装置１９
の要求する機能に応じ・た診断装置制御回路１７を付加
しなければならな。
ローカルメモリ１４のプレグラムの書換え、プルグラム
実行状態、ｐ−カルプロセッサ内部状態の診断を行う場
合には、入出力制御装置１２に入出力制御診断装置１９
の要求する機能に応じ・た診断装置制御回路１７を付加
しなければならな。
いという煩わしさがあった。更に、このような構成にお
いては、入出力制御診断装置１９０機能を充実させよう
とすると、診断装置制御回路１７のハードウェア量が増
加するといつ間ｌｌカあった〇また、上述の如き接続構
成を前提とする入出力制御診断装置は、メインプロセッ
サとの間でメモリを共有する如き接続構成を有する入出
力制御装置には接続できないという問題もあった。
いては、入出力制御診断装置１９０機能を充実させよう
とすると、診断装置制御回路１７のハードウェア量が増
加するといつ間ｌｌカあった〇また、上述の如き接続構
成を前提とする入出力制御診断装置は、メインプロセッ
サとの間でメモリを共有する如き接続構成を有する入出
力制御装置には接続できないという問題もあった。
本発明は上記事情に鐙みてなされたもので、その目的と
するところは、従来の入出力制御診断装置における上述
の如き間１１を解消し、メインプロセッサとの間でメモ
リを共有する如き接続構成を有する入出力制御装置に適
用するに好適の入出力制御診断装置を提供することにあ
る。
するところは、従来の入出力制御診断装置における上述
の如き間１１を解消し、メインプロセッサとの間でメモ
リを共有する如き接続構成を有する入出力制御装置に適
用するに好適の入出力制御診断装置を提供することにあ
る。
本発明の上記目的は、メインプロセッサとの間で共有す
るローカルメモリを含む入出力制御装置の内部状態等を
診断する入出力制御診断装置において、前記入出力制御
装置内のローカルプリセッサトの間に該ローカルプロセ
ッサのプログラム実行を走行・停止させる手段と、前記
ローカルプリセッサが次のタイミングに実行するローカ
ルメモリのメモリアドレス情報を読取る手段および前記
メインプロセッサの入出カバスインタフエースを介して
前記ローカルメモリとの間で直接データ転。
るローカルメモリを含む入出力制御装置の内部状態等を
診断する入出力制御診断装置において、前記入出力制御
装置内のローカルプリセッサトの間に該ローカルプロセ
ッサのプログラム実行を走行・停止させる手段と、前記
ローカルプリセッサが次のタイミングに実行するローカ
ルメモリのメモリアドレス情報を読取る手段および前記
メインプロセッサの入出カバスインタフエースを介して
前記ローカルメモリとの間で直接データ転。
送を行う手段を設けたこと全特徴とする入出力制御診断
装置によって達成される。
装置によって達成される。
本発明の要点は、入出力制御診断装置を上述の如く構成
することにより、入出力制御装置をそのｐ−カルプロセ
ッサの命令実行サイクルの継目で停止させ、次に実行す
るローカルメモリのメモリアドレス情報を読取ると同時
に、該メモリアドレス以降一定領域のローカルプログラ
ムデータを入出力制御診断装置のメモリに退避させ、こ
れによって生じた四−カルメモリの空き領域に入出力側
。
することにより、入出力制御装置をそのｐ−カルプロセ
ッサの命令実行サイクルの継目で停止させ、次に実行す
るローカルメモリのメモリアドレス情報を読取ると同時
に、該メモリアドレス以降一定領域のローカルプログラ
ムデータを入出力制御診断装置のメモリに退避させ、こ
れによって生じた四−カルメモリの空き領域に入出力側
。
御診断装置から診断プログラムを転送して前記入出力制
御装置の診断を行うようにした点にある。
御装置の診断を行うようにした点にある。
以下、本発明の実施例を図面に基づいて詳細に説明する
。
。
第２図は本発明の一実施例である入出力制御診断装置の
構成およびこれと入出力制御装置との接続構成を示す図
である。
構成およびこれと入出力制御装置との接続構成を示す図
である。
本実施例に示した入出力制御診断装置３１は、プロセッ
サ３２とそのバスインタフェース上に接続されたメモリ
３３１ ＤＭＡ制御回路３４．メモ１リアドレス読取回
路３５．停止アドレス指定回路３６、走行・停止指定検
出回路３８．操作パネル制御回路４０．前記メモリアド
レス読取回路３６に入るメモリアドレスｌｌ３５＆、前
記停止アドレス指定回路３６に接続された比較回路３７
．前記操作パネル制御回路４０に接続された操作パネル
４１および前記比較回路３７の出力と走行・停止指定検
出回路３８の出力とに接続され、プログラム実行アドレ
ス続出タイミング線３９Ｌが入線として走行・停止制御
線３９ｂが出線として接続された走行・停止制御回路３
９により構成されており、ＤＭＡ制御回路３４は入出カ
バスインタフエース線２１ａｋ介してメインプロセッサ
２１と入出力制御装置２２内のローカルメモリ２３とに
接続され、メモリアドレス線３５ａ、プログラム実行ア
ドレス続出タイミング線３９＆および走行・停止制御１
３９ｂは前記入出力制御装置２２内のローカルプリセッ
サ２４に接続されている。
サ３２とそのバスインタフェース上に接続されたメモリ
３３１ ＤＭＡ制御回路３４．メモ１リアドレス読取回
路３５．停止アドレス指定回路３６、走行・停止指定検
出回路３８．操作パネル制御回路４０．前記メモリアド
レス読取回路３６に入るメモリアドレスｌｌ３５＆、前
記停止アドレス指定回路３６に接続された比較回路３７
．前記操作パネル制御回路４０に接続された操作パネル
４１および前記比較回路３７の出力と走行・停止指定検
出回路３８の出力とに接続され、プログラム実行アドレ
ス続出タイミング線３９Ｌが入線として走行・停止制御
線３９ｂが出線として接続された走行・停止制御回路３
９により構成されており、ＤＭＡ制御回路３４は入出カ
バスインタフエース線２１ａｋ介してメインプロセッサ
２１と入出力制御装置２２内のローカルメモリ２３とに
接続され、メモリアドレス線３５ａ、プログラム実行ア
ドレス続出タイミング線３９＆および走行・停止制御１
３９ｂは前記入出力制御装置２２内のローカルプリセッ
サ２４に接続されている。
前記入出力制御装置２２には前記ローカルメモリ２３．
ローカルプロセッサ２４の他に入出力制御回路２５ｔ−
含み、入出力装置２６と接続されている。
ローカルプロセッサ２４の他に入出力制御回路２５ｔ−
含み、入出力装置２６と接続されている。
上述の如く構成された本実施例装置において、入出力制
御装置の内部状態を診断する動作を以下に説明する。
御装置の内部状態を診断する動作を以下に説明する。
オペレータにより入出力制御診断装置３１の操作パネル
４１から動作を指示する入力が与えられる。この指示入
力は操作パネル制御回路４０を介してプロセッサ３２に
読取られメモリ３３のプログラムにより解読される。こ
の解読の結果、プロ・・セッサ３２から走行・停止指定
検出回路３８にローカルプリセッサ停止指令を出力する
。この停止指令により走行・停止指定検出回路３８から
走行・停止制御回路３９に停止信号が伝達され、走行・
停止制御回路３９ではこの停止信号とプログラム実行ア
ドレス続出タイミング線３９ｍの信号との同期を取って
、ローカルプロセッサ２４で実行される命令実行サイク
ルの継目のタイミングで走行停止制御線３９１）に停止
信号を出力する。ｐ−カルプルセッサ２４は上記停止信
号により、次の命ネ今の実行に移る直前で停止し、メモ
リアドレス線３５＆に次に実行される四−カルメモリ２
３のメモリアドレス情報（ローカルプロセッサ２４のプ
ログラムカウンタの内容であり、以下「停止アドレス」
という。）が設定される。
４１から動作を指示する入力が与えられる。この指示入
力は操作パネル制御回路４０を介してプロセッサ３２に
読取られメモリ３３のプログラムにより解読される。こ
の解読の結果、プロ・・セッサ３２から走行・停止指定
検出回路３８にローカルプリセッサ停止指令を出力する
。この停止指令により走行・停止指定検出回路３８から
走行・停止制御回路３９に停止信号が伝達され、走行・
停止制御回路３９ではこの停止信号とプログラム実行ア
ドレス続出タイミング線３９ｍの信号との同期を取って
、ローカルプロセッサ２４で実行される命令実行サイク
ルの継目のタイミングで走行停止制御線３９１）に停止
信号を出力する。ｐ−カルプルセッサ２４は上記停止信
号により、次の命ネ今の実行に移る直前で停止し、メモ
リアドレス線３５＆に次に実行される四−カルメモリ２
３のメモリアドレス情報（ローカルプロセッサ２４のプ
ログラムカウンタの内容であり、以下「停止アドレス」
という。）が設定される。
大田力制御診断装置３１のプ賞セッサ３２はメモリアド
レス読取回路３５を介して前記停止アドレス全読取り、
ローカルメモリ２３の該停止アドレス以降一定領域のロ
ーカルプログラムデータを、入出カバスインタフエース
線２１ａ、ＤＭＡ制御回路３４を介してメモリ３３に退
避させる。次に、メモリ３３からＤ Ｍ Ａ ＩＪａｌ
ｌｉｌｉｌ路３４ ＋ 入ｔＢｈハスインタフェース線
２１ａｅ介して、前記ローカルメモリ２３の空き領域と
なった領域に診断プログラムを転送する。なお、この診
断プログラムは全ステップ実行後、前記停止アドレスに
戻る構造とする。次いで、プロセッサ３２は、停止アド
レス指定回路３６に前記停止Ｌドレス情報を設定し、走
行・停止指定検出回路３８．走行・停止制御回路３９お
よび走行・停止制御ａ３９ｂｔ介してローカルプロセッ
サ２４の走行を指示する。
レス読取回路３５を介して前記停止アドレス全読取り、
ローカルメモリ２３の該停止アドレス以降一定領域のロ
ーカルプログラムデータを、入出カバスインタフエース
線２１ａ、ＤＭＡ制御回路３４を介してメモリ３３に退
避させる。次に、メモリ３３からＤ Ｍ Ａ ＩＪａｌ
ｌｉｌｉｌ路３４ ＋ 入ｔＢｈハスインタフェース線
２１ａｅ介して、前記ローカルメモリ２３の空き領域と
なった領域に診断プログラムを転送する。なお、この診
断プログラムは全ステップ実行後、前記停止アドレスに
戻る構造とする。次いで、プロセッサ３２は、停止アド
レス指定回路３６に前記停止Ｌドレス情報を設定し、走
行・停止指定検出回路３８．走行・停止制御回路３９お
よび走行・停止制御ａ３９ｂｔ介してローカルプロセッ
サ２４の走行を指示する。
ローカルプロセッサ２４による診断プログラムの実行が
進み、全ステップの実行が終了して次に実行するアドレ
スが前記停止アドレスに戻ると、前記比較回路３７で停
止アドレス指定回路３６の出力情報と、メモリアドレス
ｉｌｌ ３５ ｍのローカルブａセッサ実行アドレス情
報との一致が取れ、該比較回路３７の出方とプログラム
実行アドレス続出タイよングＩＩＡ ３９ ｍとで同期
を取って走行・停止制御回路３９から走行・停止制御線
３９ｂを介してローカルプロセッサ２４を停止させる。
進み、全ステップの実行が終了して次に実行するアドレ
スが前記停止アドレスに戻ると、前記比較回路３７で停
止アドレス指定回路３６の出力情報と、メモリアドレス
ｉｌｌ ３５ ｍのローカルブａセッサ実行アドレス情
報との一致が取れ、該比較回路３７の出方とプログラム
実行アドレス続出タイよングＩＩＡ ３９ ｍとで同期
を取って走行・停止制御回路３９から走行・停止制御線
３９ｂを介してローカルプロセッサ２４を停止させる。
プロセッサ３２は走行・停止制御回路３９．走行・停止
指定検出回路３８を介して、四−カルブａ 七ツ？ ２
４の停止を検出した後、四−カルメモリ２３内の診断プ
ルグラムから診断結果のデータ・全入出カバスインタフ
エース１１２１ａ、ＤＭＡ制御回路３４を介してメモリ
３３に取込み、先にメモリ３３に退避させていたローカ
ルプログラムデータをＤＭム制御回路３４１人出方バス
インタフェースＭ２１ａを介してローカルメモリ２３０
元の領域に戻す。診断結果はプロセッサ３２から操作パ
ネル制御回路４０を介して操作パネル４１に出力される
。
指定検出回路３８を介して、四−カルブａ 七ツ？ ２
４の停止を検出した後、四−カルメモリ２３内の診断プ
ルグラムから診断結果のデータ・全入出カバスインタフ
エース１１２１ａ、ＤＭＡ制御回路３４を介してメモリ
３３に取込み、先にメモリ３３に退避させていたローカ
ルプログラムデータをＤＭム制御回路３４１人出方バス
インタフェースＭ２１ａを介してローカルメモリ２３０
元の領域に戻す。診断結果はプロセッサ３２から操作パ
ネル制御回路４０を介して操作パネル４１に出力される
。
上記入出力制御装置内部状態の診断動作終了後、におい
ては、ローカルメモリ２３の内容は元の枦態に復旧して
おり、継続して入出力制御装置の処理が可能となる。
ては、ローカルメモリ２３の内容は元の枦態に復旧して
おり、継続して入出力制御装置の処理が可能となる。
上記診断動作においては、診断機能は入出力制御診断装
置の診断プログラムに依存するため、その機能アップは
入出力制御装置に全く影響を与えることなく可能となる
。
置の診断プログラムに依存するため、その機能アップは
入出力制御装置に全く影響を与えることなく可能となる
。
以上述べた如く、本発明によれば、メインプロセッサと
の間で共有するローカルメモリを含む入出力制御装置の
内部状態等を診断する入出力制御診断装置において、前
記入出力制御装置内の口１カルプロセッサとの間に該ロ
ーカルプロセッサのプログラム実行を走行・停止させる
手段と、前記ローカルプロセッサが次のタイミングに実
行するローカルメモリのメモリアドレス情報を読取る手
段および前記メインプロセッサの入出カバスインタフエ
ースを介して前記ローカルメモリとの間で直接データ転
送を行う手段を設けて、入出力制御装置をそのローカル
プロセッサの命令実行サイクルの継目で停止させ、次に
実行するローカルメモリのメモリアドレス情報を読取る
と同時に、該メモリアドレス以降一定領域のローカルプ
ログラムデータを入出力制御診断装置のメモリに退避さ
せ、これＫよって生じたローカルメモリの空き領域に入
出力制御診断装置から診断プルグラム全転送して前記入
出力制御装置の診断を行うようにしたの・で、メインプ
ロセッサとの間でメモリ全共有する如き接続構成を有す
る入出力制御装置に、特別な制御回路を付加することな
く接続可能で、診断機能の充実も容易な入出力制御診断
装置全実現できるという顕著な効果を奏するものである
。
の間で共有するローカルメモリを含む入出力制御装置の
内部状態等を診断する入出力制御診断装置において、前
記入出力制御装置内の口１カルプロセッサとの間に該ロ
ーカルプロセッサのプログラム実行を走行・停止させる
手段と、前記ローカルプロセッサが次のタイミングに実
行するローカルメモリのメモリアドレス情報を読取る手
段および前記メインプロセッサの入出カバスインタフエ
ースを介して前記ローカルメモリとの間で直接データ転
送を行う手段を設けて、入出力制御装置をそのローカル
プロセッサの命令実行サイクルの継目で停止させ、次に
実行するローカルメモリのメモリアドレス情報を読取る
と同時に、該メモリアドレス以降一定領域のローカルプ
ログラムデータを入出力制御診断装置のメモリに退避さ
せ、これＫよって生じたローカルメモリの空き領域に入
出力制御診断装置から診断プルグラム全転送して前記入
出力制御装置の診断を行うようにしたの・で、メインプ
ロセッサとの間でメモリ全共有する如き接続構成を有す
る入出力制御装置に、特別な制御回路を付加することな
く接続可能で、診断機能の充実も容易な入出力制御診断
装置全実現できるという顕著な効果を奏するものである
。
第１図は従来の入出力制御診断装置の接続構成の一例を
示すブロック図、第２図は本発明の一実施例である入出
力制御診断装置の接続構成を示すブ四ツク図である。 ２１＋メインプ四セツサ、２２：入出力制御装置ｆ、２
３＋ローカルメモリ、２４：ローカルプロセッサ、２５
１人出力制御回路、２６；入出力装置、３１：入出力制
御診断装置、３２ニブ胃七ツサ、３３：メモリ、３４＋
ＤＭＡ制御回路、３５・：メモリアドレス読取回路、３
６；停止アドレス指定回路、３７：比較回路、３８二走
行・停止指定検出回路、３９＝走行パ停止制−回路、４
０！操作パネル制御回路、４１：操作パネル、２１ａ：
入出カバスインタフエース線、３５ｍ ＋メモリアドレ
ス線、３９ｍ＋プｐグラム実行アドレス続出タイミング
ＩＬ３９ｂ＋走行・停止制御線。 特許出願人 株式会社 日立製作所 第１図
示すブロック図、第２図は本発明の一実施例である入出
力制御診断装置の接続構成を示すブ四ツク図である。 ２１＋メインプ四セツサ、２２：入出力制御装置ｆ、２
３＋ローカルメモリ、２４：ローカルプロセッサ、２５
１人出力制御回路、２６；入出力装置、３１：入出力制
御診断装置、３２ニブ胃七ツサ、３３：メモリ、３４＋
ＤＭＡ制御回路、３５・：メモリアドレス読取回路、３
６；停止アドレス指定回路、３７：比較回路、３８二走
行・停止指定検出回路、３９＝走行パ停止制−回路、４
０！操作パネル制御回路、４１：操作パネル、２１ａ：
入出カバスインタフエース線、３５ｍ ＋メモリアドレ
ス線、３９ｍ＋プｐグラム実行アドレス続出タイミング
ＩＬ３９ｂ＋走行・停止制御線。 特許出願人 株式会社 日立製作所 第１図
Claims (1)
- メインプロセッサとの間で共有するローカルメモリを含
む入出力制御装置の内部状態等を診断する入出力制御診
断装置において、前記入出力制御装置内のｐ−カルプロ
セッサとの間に該−一カルプロセッサのプログラム実行
を走行・停止させる手段と、前記ローカルプロセッサが
次のタイミングに実行する一一カルメモリのメモリアド
レス情報を読取る手段および前記メインプロセッサの入
出カバスインタフエースを介して前記ローカルメモリと
の間で直接データ転送を行う手段を設けたことを特徴と
する入出力制御診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185400A JPS5887612A (ja) | 1981-11-20 | 1981-11-20 | 入出力制御診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185400A JPS5887612A (ja) | 1981-11-20 | 1981-11-20 | 入出力制御診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887612A true JPS5887612A (ja) | 1983-05-25 |
Family
ID=16170127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185400A Pending JPS5887612A (ja) | 1981-11-20 | 1981-11-20 | 入出力制御診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887612A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4857773A (en) * | 1985-09-06 | 1989-08-15 | Ricoh Co., Ltd. | Programming logic device with test-signal enabled output |
-
1981
- 1981-11-20 JP JP56185400A patent/JPS5887612A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4857773A (en) * | 1985-09-06 | 1989-08-15 | Ricoh Co., Ltd. | Programming logic device with test-signal enabled output |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5887612A (ja) | 入出力制御診断装置 | |
| JPS6347864A (ja) | メモリ間のデ−タ転送方法 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH05342172A (ja) | マルチプロセッサシステム | |
| JPS58101361A (ja) | デ−タ処理装置 | |
| JPS59103121A (ja) | 情報処理装置 | |
| JPS6140658A (ja) | デ−タ処理装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPH04138750A (ja) | 通信制御装置診断方式 | |
| JPS59208632A (ja) | 処理装置間の情報転送方式 | |
| JPH01274259A (ja) | 汎用インタフェース制御装置 | |
| JPH02211551A (ja) | 情報処理装置 | |
| JPS59223871A (ja) | デ−タ転送方式 | |
| JPH04142644A (ja) | Ｒａｍアクセス方法 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPS6149260A (ja) | チヤネル処理装置 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPS6261976B2 (ja) | ||
| JPS58139234A (ja) | 信号入力方式 | |
| JPS63204456A (ja) | バス制御装置 | |
| JPH04182855A (ja) | 情報処理システムの入出力制御方式 | |
| JPS58121200A (ja) | デ−タバツフア診断方式 | |
| JPS5953743B2 (ja) | 通信制御装置 | |
| JPH03259348A (ja) | データ転送方式 |