JPS63197260A - 記憶装置制御方式 - Google Patents
記憶装置制御方式Info
- Publication number
- JPS63197260A JPS63197260A JP3079587A JP3079587A JPS63197260A JP S63197260 A JPS63197260 A JP S63197260A JP 3079587 A JP3079587 A JP 3079587A JP 3079587 A JP3079587 A JP 3079587A JP S63197260 A JPS63197260 A JP S63197260A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- request
- busy
- control circuit
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、↑Ｆ１報処理装置の記憶装置制御方式に関す
る。特に、複数の要求装置と記憶装置とが共通バスで接
続され、書込データおよび読出データが共通ラインを介
して転送される場合の動作サイクル制御に関するもので
ある。
る。特に、複数の要求装置と記憶装置とが共通バスで接
続され、書込データおよび読出データが共通ラインを介
して転送される場合の動作サイクル制御に関するもので
ある。
（概要〕
本発明は情報処理装置の記憶装置制御方式において、
要求装置は読出動作要求のリクエスト要庄信号とともに
読出命令識別信号を送出し、記憶装置は読出命令識別信
号が検出されたときに読出動作開始後に発生されるビジ
ー信号をプライオリティ回路に与えることを中断するこ
とにより、読出動作後の続出動作のサイクルタイムを短
縮するようにしたものである。
読出命令識別信号を送出し、記憶装置は読出命令識別信
号が検出されたときに読出動作開始後に発生されるビジ
ー信号をプライオリティ回路に与えることを中断するこ
とにより、読出動作後の続出動作のサイクルタイムを短
縮するようにしたものである。
従来、記憶装置制御方式は、書込データおよび読出デー
タが共通ラインを介して転送されるために、読出データ
と書込データとが競合し、読出動作後の書込動作がクリ
ティカルなサイクルとなり、これＱこよって装置の読出
動作のサイクルタイツ、が決定されていた。
タが共通ラインを介して転送されるために、読出データ
と書込データとが競合し、読出動作後の書込動作がクリ
ティカルなサイクルとなり、これＱこよって装置の読出
動作のサイクルタイツ、が決定されていた。
し５かし、このような従来の記憶装置制御方式では、動
作単位のサイクルビジー制御であるために、読出動作後
の書込動作で読出動作のサイクルタイムが決定されるの
で、読出動作後の読出動作の場合に読出データと書込デ
ータとが競合しないのにもかかわらず、サイクルタイム
を短縮できない欠点があった。
作単位のサイクルビジー制御であるために、読出動作後
の書込動作で読出動作のサイクルタイムが決定されるの
で、読出動作後の読出動作の場合に読出データと書込デ
ータとが競合しないのにもかかわらず、サイクルタイム
を短縮できない欠点があった。
本発明は上記の欠点を解決するもので、読出動作後の読
出動作のサイクルを短縮でき、全体的な装置のスルーブ
ツトを向上できる記憶装置制御方式を提供することを目
的とする。
出動作のサイクルを短縮でき、全体的な装置のスルーブ
ツトを向上できる記憶装置制御方式を提供することを目
的とする。
本発明は、複数の要求装置と、この複数の要求装置に共
通バスを介して接続され、この複数の要求装置との間で
書込データおよび読出データが共通ラインを介して転送
される記憶装置とを備え、上記複数の要求装置は、それ
ぞれ書込動作および読出動作を要求するリクエスト信号
を送出するリクエスト制御回路を含み、上記記憶装置は
、読出動作開始後に書込動作開始後より長い期間ビジー
信号を発生する主制御回路と、このビジー信号が与えら
れている間は次に上記リクエスト制御回路から送出され
るリクエスト信号に対するアクセプト信号の返送を禁止
するプライオリティ回路とを禽む記憶装置制御方式にお
いて、Ｌ記すクエスト制御回路は、それぞれ上記読出動
作を要求するリクエスト信号とともに読出命令識別信号
を送出する手段を含み、上記記憶装置は、上記読出命令
識別信号が検出されたときに上記続出動作開始後に発生
されるビジー信号を中断させるビジー制御回路を含むこ
とを特徴とする。
通バスを介して接続され、この複数の要求装置との間で
書込データおよび読出データが共通ラインを介して転送
される記憶装置とを備え、上記複数の要求装置は、それ
ぞれ書込動作および読出動作を要求するリクエスト信号
を送出するリクエスト制御回路を含み、上記記憶装置は
、読出動作開始後に書込動作開始後より長い期間ビジー
信号を発生する主制御回路と、このビジー信号が与えら
れている間は次に上記リクエスト制御回路から送出され
るリクエスト信号に対するアクセプト信号の返送を禁止
するプライオリティ回路とを禽む記憶装置制御方式にお
いて、Ｌ記すクエスト制御回路は、それぞれ上記読出動
作を要求するリクエスト信号とともに読出命令識別信号
を送出する手段を含み、上記記憶装置は、上記読出命令
識別信号が検出されたときに上記続出動作開始後に発生
されるビジー信号を中断させるビジー制御回路を含むこ
とを特徴とする。
要求装置のリクエスト制御回路は読出動作要求のリクエ
スト信号とともに読出命令識別信号を送出する。記憶装
置のビジー制御回路はこの読出命令識別信号を検出する
と読出動作開始後に発生されるビジー信号をプライオリ
ティ回路に与えることを中断する。以上の動作により読
出動作後の続出動作のサイクルを短縮でき、全体的な装
置のスループットを向上できる。
スト信号とともに読出命令識別信号を送出する。記憶装
置のビジー制御回路はこの読出命令識別信号を検出する
と読出動作開始後に発生されるビジー信号をプライオリ
ティ回路に与えることを中断する。以上の動作により読
出動作後の続出動作のサイクルを短縮でき、全体的な装
置のスループットを向上できる。
（実施例〕
本発明の実施例について図面を参照して説明する。第１
図は本発明一実施例記憶装置制御装置のブロック構成図
である。第１図において、記憶装置制御装置は、要求装
置１００と、要求装置２００と、要求装置１００．２０
０と共通バスで接続された記憶袋７３００とを備える。
図は本発明一実施例記憶装置制御装置のブロック構成図
である。第１図において、記憶装置制御装置は、要求装
置１００と、要求装置２００と、要求装置１００．２０
０と共通バスで接続された記憶袋７３００とを備える。
要求装置１００．２００は、読出動作要求または書込動
作要求のリクエスト信号１１３．１９および読出動作要
求のときに読出命令識別信号２０．２１を出力し、アク
セプト信号２５．２６を入力するりクエスト制御回路１
．２と、コマンド・ライトマスク信号３１．３２を入力
し、共通ラインを介してコマンド・ライトマスク信号２
２を出力するバスドライバ〇、７と、アドレス信号３３
．３４を入力し、共通ラインを介してアドレス信号２３
を出力するパスドライバ８．９と、書込データ３５．３
６を入力し、共通ラインを介して共通データ２４を出力
するバスドライバ１０．１１と、共通ラインを介して共
通データ２４を入力し、読出データ３７．３８を出力す
るパスレシーバ１２．１３とを含む。
作要求のリクエスト信号１１３．１９および読出動作要
求のときに読出命令識別信号２０．２１を出力し、アク
セプト信号２５．２６を入力するりクエスト制御回路１
．２と、コマンド・ライトマスク信号３１．３２を入力
し、共通ラインを介してコマンド・ライトマスク信号２
２を出力するバスドライバ〇、７と、アドレス信号３３
．３４を入力し、共通ラインを介してアドレス信号２３
を出力するパスドライバ８．９と、書込データ３５．３
６を入力し、共通ラインを介して共通データ２４を出力
するバスドライバ１０．１１と、共通ラインを介して共
通データ２４を入力し、読出データ３７．３８を出力す
るパスレシーバ１２．１３とを含む。
記憶装置３００は、リクエスト制御回路１．２からリク
エスト信号１８．１９を入力し、ビジ−１ε号３゜の論
理値が「０」のときアクセプト信号２５．２６をリクエ
スト制御回路１．２に出力し、動作開始信号２７を出力
するプライオリティ回路３と、バスドライバ６．７から
コマンド・ライトマスク信号２２を入力し、コマンド・
ライトマスク信号３９を出力するバスレシーバ１４と、
バスドライバ８．９からアドレス信号２３を入力し、ア
ドレス信号４０を出力するバスレシーバ１５と、バスド
ライバ１０．１１から共通ラインを介して共通データ２
４を入力し、書込データ４１を出力するパスレシーバ１
６と、読出データ４２を入力し、共通データ２４を共通
ラインを介してレシーバ１２．１３に出力するバスドラ
イバ１７と、プライオリティ回路３から動作開始信号２
７およびバスレシーバ１４からコマンド・ライトマスク
信号３９を入力して動作を開始し、サンプリング信号２
８およびビジー信号２９を出力する主制御回路４と、主
制御回路４からサンプリング信号２８およびビジー信号
２９を入力し、またリクエスト制御回路１．２から動作
命令識別信号２０．２１を入力し、ビジー信号２９を制
御してビジー信号３０をプライオリティ回路３に出力す
るビジー制御回路５とを含む。
エスト信号１８．１９を入力し、ビジ−１ε号３゜の論
理値が「０」のときアクセプト信号２５．２６をリクエ
スト制御回路１．２に出力し、動作開始信号２７を出力
するプライオリティ回路３と、バスドライバ６．７から
コマンド・ライトマスク信号２２を入力し、コマンド・
ライトマスク信号３９を出力するバスレシーバ１４と、
バスドライバ８．９からアドレス信号２３を入力し、ア
ドレス信号４０を出力するバスレシーバ１５と、バスド
ライバ１０．１１から共通ラインを介して共通データ２
４を入力し、書込データ４１を出力するパスレシーバ１
６と、読出データ４２を入力し、共通データ２４を共通
ラインを介してレシーバ１２．１３に出力するバスドラ
イバ１７と、プライオリティ回路３から動作開始信号２
７およびバスレシーバ１４からコマンド・ライトマスク
信号３９を入力して動作を開始し、サンプリング信号２
８およびビジー信号２９を出力する主制御回路４と、主
制御回路４からサンプリング信号２８およびビジー信号
２９を入力し、またリクエスト制御回路１．２から動作
命令識別信号２０．２１を入力し、ビジー信号２９を制
御してビジー信号３０をプライオリティ回路３に出力す
るビジー制御回路５とを含む。
ビジー制御回路５は、主制御回路４がらサンプリング信
号２８を一方の入力に入力し、リクエスト制御回路１か
ら読出命令識別信号２０を他方の入力に入力するアント
ゲ−１・５１と、主制？：ｆ１回路４からサンプリング
信号２８を一方の入力に入力し、リフニス！・制御回路
２から読出命令識別信号２１を他方の入力に入力するア
ンドゲート５２と、アンドゲート５１．５２の出力をそ
れぞれ入力するオアゲート５３と、オアゲート５３の反
転出力が一方の入力に入力され、主制御回路４からビジ
ー信号２９は他方の入力に入力され、その出力ビジー信
号３０がプライオリティ回路３に出力されるアントゲ−
１・５４とを含む。
号２８を一方の入力に入力し、リクエスト制御回路１か
ら読出命令識別信号２０を他方の入力に入力するアント
ゲ−１・５１と、主制？：ｆ１回路４からサンプリング
信号２８を一方の入力に入力し、リフニス！・制御回路
２から読出命令識別信号２１を他方の入力に入力するア
ンドゲート５２と、アンドゲート５１．５２の出力をそ
れぞれ入力するオアゲート５３と、オアゲート５３の反
転出力が一方の入力に入力され、主制御回路４からビジ
ー信号２９は他方の入力に入力され、その出力ビジー信
号３０がプライオリティ回路３に出力されるアントゲ−
１・５４とを含む。
このような構成の記憶装置制御装置の動作Ｇこついて説
明する。第２図は本発明の記憶装置制御装置の各部分の
信号のタイムチャートである。
明する。第２図は本発明の記憶装置制御装置の各部分の
信号のタイムチャートである。
第１図において、要求装置１００が記憶装置３００に書
込動作要求のためにリクエスト制御回路１がらリクエス
ト信号１８を転送すると、記憶装置３００のプライオリ
ティ回路３はビジー信号３０が論理値「０」であるので
、リクエスト信号１８を受は付けてリクエスト制御回路
１ヘアクセブト信号２５を返送する。リクエスト制御回
路１はアクセプト信号２５を受けて、コマンド・ライト
マスク信号３１、アドレス信号３３および書込データ３
５を記憶装置３００へ転送する。主制御装置４はコマン
ド３９を解読して、ビジー信号２９を１クロックサイク
ル間「１」にする。
込動作要求のためにリクエスト制御回路１がらリクエス
ト信号１８を転送すると、記憶装置３００のプライオリ
ティ回路３はビジー信号３０が論理値「０」であるので
、リクエスト信号１８を受は付けてリクエスト制御回路
１ヘアクセブト信号２５を返送する。リクエスト制御回
路１はアクセプト信号２５を受けて、コマンド・ライト
マスク信号３１、アドレス信号３３および書込データ３
５を記憶装置３００へ転送する。主制御装置４はコマン
ド３９を解読して、ビジー信号２９を１クロックサイク
ル間「１」にする。
リクエスト制御回路ｌがリクエスト信号１８を出してか
ら２クロツクサイクル後に、プライオリティ回路３に続
出動作要求のためにリクエスト信号１８が転送される。
ら２クロツクサイクル後に、プライオリティ回路３に続
出動作要求のためにリクエスト信号１８が転送される。
このときに、読出命令識別信号２０も同時に記憶装置３
００のビジー制御回路５に転送される。リクエスト制御
回路１がリクエスト信号１８を出してから２クロツクサ
イクル後は、ビジー信号２９がｒＯＪであるため、プラ
イオリティ回路３は読出動作要求のためのリクエスト信
号１８を受は付けてアクセプト信号２５を返送し、書込
動作と同様にコマンド３９を解読して読出動作を実行す
る。このときに、ビジー信号２９を２クロックサイクル
間「１」にする。また読出動作が実行されると、読出デ
ータ４２が書込データおよび読出データの共通ラインに
のせられて要求装置１００へ転送される。
００のビジー制御回路５に転送される。リクエスト制御
回路１がリクエスト信号１８を出してから２クロツクサ
イクル後は、ビジー信号２９がｒＯＪであるため、プラ
イオリティ回路３は読出動作要求のためのリクエスト信
号１８を受は付けてアクセプト信号２５を返送し、書込
動作と同様にコマンド３９を解読して読出動作を実行す
る。このときに、ビジー信号２９を２クロックサイクル
間「１」にする。また読出動作が実行されると、読出デ
ータ４２が書込データおよび読出データの共通ラインに
のせられて要求装置１００へ転送される。
次に、読出動作要求のためのリクエスト信号１８が出て
から２クロツクサイクル後に、要求装置２００のリクエ
スト制御回路２からリクエスト信号１９が転送されてく
る。このとき記ｔα装置３００内のビジー信号２９が「
１」であるが、このリクエスト信号１９の動作要求が読
出動作である場合には、リクエスト制御回路２から転送
されてくる読出動作識別信号２１とビジー信号２９とが
ビジー制御回路５に入力され、サンプリング信号２８の
サンプリングタイムに、ビジー信号３０が「０」になる
。したがって、リクエスト信号１９は、プライオリティ
回路３にて受付られ、読出動作が実行される。
から２クロツクサイクル後に、要求装置２００のリクエ
スト制御回路２からリクエスト信号１９が転送されてく
る。このとき記ｔα装置３００内のビジー信号２９が「
１」であるが、このリクエスト信号１９の動作要求が読
出動作である場合には、リクエスト制御回路２から転送
されてくる読出動作識別信号２１とビジー信号２９とが
ビジー制御回路５に入力され、サンプリング信号２８の
サンプリングタイムに、ビジー信号３０が「０」になる
。したがって、リクエスト信号１９は、プライオリティ
回路３にて受付られ、読出動作が実行される。
一方、リクエスト信号１９の動作要求が書込動作である
場合には、読出動作識別信号２１は「０」であるために
、ビジー信号２９の「１」がビジー制？１１１回路５を
介してそのままプライオリティ回路３に入力される。リ
クエスト信号１９は拒絶され、アクセブＨｉ号２６がリ
クエスト制御回路２へ返送されない。したがって、再度
１クロツクサイクル後にリクエスト制御回路２からリク
エスト信号１９がプライオリティ回路３に送られてくる
。この時点ではビジー信号３０は「０」であるために、
アクセプト（４号２６がリクエスト制御回路２へ返送さ
れ、書込動作が実行される。
場合には、読出動作識別信号２１は「０」であるために
、ビジー信号２９の「１」がビジー制？１１１回路５を
介してそのままプライオリティ回路３に入力される。リ
クエスト信号１９は拒絶され、アクセブＨｉ号２６がリ
クエスト制御回路２へ返送されない。したがって、再度
１クロツクサイクル後にリクエスト制御回路２からリク
エスト信号１９がプライオリティ回路３に送られてくる
。この時点ではビジー信号３０は「０」であるために、
アクセプト（４号２６がリクエスト制御回路２へ返送さ
れ、書込動作が実行される。
以上説明したように、本発明は、続出動作後の読出動作
のサイクルタイムを短縮することができ、全体的な装置
のスルーブツトを向上できる優れた効果がある。
のサイクルタイムを短縮することができ、全体的な装置
のスルーブツトを向上できる優れた効果がある。
第１図は本発明一実施例記憶装置制御装置のブロック構
成図。 第２図は本発明の記憶装置制御装置の各部分のタイムチ
ャート。 １．２・・・リクエスト制御回路、３・・・プライオリ
ティ回路、４・・・主制御回路、５・・・ビジー制御回
路、６〜１１．１７・・・バスドライバ、１２．１３．
１４〜１Ｇ・・・パスレシーバ、１８．１９・・・リフ
ニスｈ 信号、２０．２１・・・読出命令識別信号、２
２．３１．３２．３９・・・コマンド・ライトマスク信
号、２３．３３．３４．４０・・・アドレス信号、２４
・・・共通データ、２５．２６・・・アクセプＩ−（３
号、２７・・・動作開始信号、２８・・・サンプリング
信号、２９．３０・・・ビジー信号、３５．３６．４１
・・・書込データ、３７．３８．４２・・・読出データ
、５１．５２．５４・・・アンドゲート、５３・・・オ
アゲート。
成図。 第２図は本発明の記憶装置制御装置の各部分のタイムチ
ャート。 １．２・・・リクエスト制御回路、３・・・プライオリ
ティ回路、４・・・主制御回路、５・・・ビジー制御回
路、６〜１１．１７・・・バスドライバ、１２．１３．
１４〜１Ｇ・・・パスレシーバ、１８．１９・・・リフ
ニスｈ 信号、２０．２１・・・読出命令識別信号、２
２．３１．３２．３９・・・コマンド・ライトマスク信
号、２３．３３．３４．４０・・・アドレス信号、２４
・・・共通データ、２５．２６・・・アクセプＩ−（３
号、２７・・・動作開始信号、２８・・・サンプリング
信号、２９．３０・・・ビジー信号、３５．３６．４１
・・・書込データ、３７．３８．４２・・・読出データ
、５１．５２．５４・・・アンドゲート、５３・・・オ
アゲート。
Claims (1)
- （１）複数の要求装置（１００、２００）と、この複数
の要求装置に共通バスを介して接続され、この複数の要
求装置との間で書込データおよび読出データが共通ライ
ンを介して転送される記憶装置（３００）と を備え、 上記複数の要求装置は、それぞれ書込動作および読出動
作を要求するリクエスト信号を送出するリクエスト制御
回路（１、２）を含み、 上記記憶装置は、 読出動作開始後に書込動作開始後より長い期間ビジー信
号を発生する主制御回路（４）と、このビジー信号が与
えられている間は次に上記リクエスト制御回路から送出
されるリクエスト信号に対するアクセプト信号の返送を
禁止するプライオリティ回路（３）と を含む記憶装置制御方式において、 上記リクエスト制御回路は、それぞれ上記読出動作を要
求するリクエスト信号とともに読出命令識別信号を送出
する手段を含み、 上記記憶装置は、上記読出命令識別信号が検出されたと
きに上記読出動作開始後に発生されるビジー信号を中断
させるビジー制御回路（５）を含む ことを特徴とする記憶装置制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079587A JPS63197260A (ja) | 1987-02-12 | 1987-02-12 | 記憶装置制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3079587A JPS63197260A (ja) | 1987-02-12 | 1987-02-12 | 記憶装置制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63197260A true JPS63197260A (ja) | 1988-08-16 |
| JPH053018B2 JPH053018B2 (ja) | 1993-01-13 |
Family
ID=12313616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3079587A Granted JPS63197260A (ja) | 1987-02-12 | 1987-02-12 | 記憶装置制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63197260A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148441A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | 処理装置 |
-
1987
- 1987-02-12 JP JP3079587A patent/JPS63197260A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04148441A (ja) * | 1990-10-12 | 1992-05-21 | Fujitsu Ltd | 処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH053018B2 (ja) | 1993-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504906A (en) | Multiprocessor system | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| US4802087A (en) | Multiprocessor level change synchronization apparatus | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| JP2555580B2 (ja) | 記憶装置制御方式 | |
| JPS6130300B2 (ja) | ||
| JPS6061859A (ja) | マイクロコンピュ−タのデ−タ通信方式 | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| JPS6134657A (ja) | 入出力カ−ド具備計算機 | |
| JP2667285B2 (ja) | 割込制御装置 | |
| JPS63247859A (ja) | 共有メモリ装置 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPS5916067A (ja) | デ−タチエツク方式 | |
| JPH02171949A (ja) | Ｄｍａ転送方式 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH04267450A (ja) | データ入力制御方式 | |
| JPS63251846A (ja) | 記憶装置制御システム | |
| JPS63300346A (ja) | Ｄｍａ制御方式 | |
| JPS63188257A (ja) | バス獲得方式 | |
| JPH02301851A (ja) | システムバスアクセス方式 | |
| JPH0251751A (ja) | Ｒａｍ制御回路 | |
| JPS6214866B2 (ja) | ||
| JPS6140658A (ja) | デ−タ処理装置 | |
| JPS60218150A (ja) | デ−タ処理装置 | |
| JPH01265355A (ja) | マルチ・プロセッサ・システム |