JPS59123957A - デジタル信号演算装置 - Google Patents
デジタル信号演算装置Info
- Publication number
- JPS59123957A JPS59123957A JP22998982A JP22998982A JPS59123957A JP S59123957 A JPS59123957 A JP S59123957A JP 22998982 A JP22998982 A JP 22998982A JP 22998982 A JP22998982 A JP 22998982A JP S59123957 A JPS59123957 A JP S59123957A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- memory
- chip
- signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 4
- 230000003252 repetitive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は演算の高速化を図ると共に小型化高信頼比を実
現したデジタル信号演算装置に関する。
現したデジタル信号演算装置に関する。
一般に、デジタル信号の演算を行う場合、第１図（５）
に示す構成の方式がある。この図において、プログラム
メモリ部１から命令が中央制御部２に送られると、この
中央制御ｗ５２ではアドレス演算を行ってメモリ部３の
アドレスを定め、このメモリ部３からの信号を入力して
演算を行う。この演算結果はやはりアドレス演算を行っ
て収納すべきメモリ部３のアドレスを定めてメモリ部３
へ転送する。また、信号の入出力も中央制御部２におい
てインターフェース部４を介して制御し入出力される。
に示す構成の方式がある。この図において、プログラム
メモリ部１から命令が中央制御部２に送られると、この
中央制御ｗ５２ではアドレス演算を行ってメモリ部３の
アドレスを定め、このメモリ部３からの信号を入力して
演算を行う。この演算結果はやはりアドレス演算を行っ
て収納すべきメモリ部３のアドレスを定めてメモリ部３
へ転送する。また、信号の入出力も中央制御部２におい
てインターフェース部４を介して制御し入出力される。
このような方式では中央制御部２は信号演算以外にメモ
リアドレス演算、入出力制御を行わねばならず信号演算
速度を高速にすることは出来ない欠点がある。
リアドレス演算、入出力制御を行わねばならず信号演算
速度を高速にすることは出来ない欠点がある。
この方式を改善して演算の高速化を図る為に。
第１図０の構成図に示すように、演算部７を独立させて
信号の演算のみを受は持たせ、メモリアドレス演算、入
出力制御を制御部６で行う方法がある。この方法によれ
ば、演算の高速化は図れるが、演算速度を上げようとす
ると制御が複雑となり、演算部７に比べて制御部６が大
きくなってしまう。
信号の演算のみを受は持たせ、メモリアドレス演算、入
出力制御を制御部６で行う方法がある。この方法によれ
ば、演算の高速化は図れるが、演算速度を上げようとす
ると制御が複雑となり、演算部７に比べて制御部６が大
きくなってしまう。
この演算部７け、どのような演算装置でも、実行するの
は加減算５乗算及び論理演算であり汎用性があってＬＳ
Ｉで作られるという利点があるが。
は加減算５乗算及び論理演算であり汎用性があってＬＳ
Ｉで作られるという利点があるが。
演算部７に比べて制御部６が大きいと、演算部７をＬＳ
Ｉで作っても全体としてはあｔり小型にならないという
欠点を有していた。
Ｉで作っても全体としてはあｔり小型にならないという
欠点を有していた。
本発明の目的は、これらの欠点を解決し、演算の高速化
と共に装置の小形【ヒ高信頼化を実現したデジタル信号
演算装置を燐供することにある。
と共に装置の小形【ヒ高信頼化を実現したデジタル信号
演算装置を燐供することにある。
本発明のデジタル信号演算装置の構成は、単体で外部命
令に基づく処理機能をもつ同一マイクロプロセッサチッ
プを複数個用いて、信号演算、メモリアドレス演算およ
び入出力制御を並列に行わせ、演算を高速化したことを
特徴とする。
令に基づく処理機能をもつ同一マイクロプロセッサチッ
プを複数個用いて、信号演算、メモリアドレス演算およ
び入出力制御を並列に行わせ、演算を高速化したことを
特徴とする。
本発明においては、従来の中央制御部とインターフェー
ス部とを、メモリアドレス演算チップ。
ス部とを、メモリアドレス演算チップ。
演算チップ及び入出力チップの３つの同一のＬＳＩマイ
クロプロセッサチップで購成し、これら各ＬＳＩチップ
は外部命令に基づく処理機能を有するので、信号演算、
メモリアドレス演算および入出力制御を並列に実行させ
て、演算を高速化すると共に、装置のメモリｖ外の大部
分を３つのＬＳＩチップで構成し、装置を小形化、高信
頼化させている。
クロプロセッサチップで購成し、これら各ＬＳＩチップ
は外部命令に基づく処理機能を有するので、信号演算、
メモリアドレス演算および入出力制御を並列に実行させ
て、演算を高速化すると共に、装置のメモリｖ外の大部
分を３つのＬＳＩチップで構成し、装置を小形化、高信
頼化させている。
次に図面により本発明の一実施例について詳細に説明す
る。
る。
第２図は本発明の一実施例のブロック図である。
プログラムメモリ部１からの演算命令が共通の命令バス
を通ってメモリアドレス演算チップ１１゜演算テップ１
２及び入出力チップ１３へ送られる。
を通ってメモリアドレス演算チップ１１゜演算テップ１
２及び入出力チップ１３へ送られる。
これらメモリアドレス演算チップ１１．演算チップ１２
及び入出力テップ１３は同一のマイクロプロセッサのＬ
ＳＩチップから構成され、これらＬＳＩチップは、例え
ば市販の１６ビツトのマイクロプロセッサが用いられ、
プログラムメモリ部ｌからの命令を内部制御信号に変換
し、演算１判断。
及び入出力テップ１３は同一のマイクロプロセッサのＬ
ＳＩチップから構成され、これらＬＳＩチップは、例え
ば市販の１６ビツトのマイクロプロセッサが用いられ、
プログラムメモリ部ｌからの命令を内部制御信号に変換
し、演算１判断。
転送等の処理を行う機能を有しているとする。また、メ
モリアドレス演算テップ１１はプログラムメモリ部ｌか
らの命令に応じてメモリ部３で読み出し、書き込みする
信号のアドレスを演算してメモリ部３へ送る部分である
。簡単な一例として。
モリアドレス演算テップ１１はプログラムメモリ部ｌか
らの命令に応じてメモリ部３で読み出し、書き込みする
信号のアドレスを演算してメモリ部３へ送る部分である
。簡単な一例として。
場合ｘＫ、ｚＫがメモリ部３内で順序に従って格納され
ているとすれば、このメモリアドレス演算チップ１１は
、１回の演算毎にアドレスを１ずつ増加させ、１つの命
令の実行が終ってメモリアドレス演算が終了すると、こ
のメモリアドレス演算チップ１１はプログラムメモリ部
ｌにオア回路のゲート１４を介してプログラムメモリア
ップ信号を送ってプログラムを１つ進める。なお、プロ
グラムメモリ部ｌにはゲート回路１４を介してスタート
信号も入力される。
ているとすれば、このメモリアドレス演算チップ１１は
、１回の演算毎にアドレスを１ずつ増加させ、１つの命
令の実行が終ってメモリアドレス演算が終了すると、こ
のメモリアドレス演算チップ１１はプログラムメモリ部
ｌにオア回路のゲート１４を介してプログラムメモリア
ップ信号を送ってプログラムを１つ進める。なお、プロ
グラムメモリ部ｌにはゲート回路１４を介してスタート
信号も入力される。
メモリ部３はメモリアドレス演算チップ１１からのメモ
リアドレスによって信号の読み出し、あるいは書き込み
を行う。また、演算チップ１２では、メモリ部３からの
信号をプログラムメモリ部１からの命令によって演算し
、結果をメモリ部３に格納する。さらに、入出力チップ
１３はプログラムメモリ部ｌからの入出力命令があった
場合。
リアドレスによって信号の読み出し、あるいは書き込み
を行う。また、演算チップ１２では、メモリ部３からの
信号をプログラムメモリ部１からの命令によって演算し
、結果をメモリ部３に格納する。さらに、入出力チップ
１３はプログラムメモリ部ｌからの入出力命令があった
場合。
外部とメモリ部３との間の信号入出力を行うものである
。
。
第３図はこの発明に用いるＬＳＩチップの１例のブロッ
ク図である。入力信号は入カパッ７ア回Ｗ！ｒ２１に入
力される。この入力バッファ回路２１５− は２段構成とし１つのバッファから演算及び論理回路２
２に信号を送っている間にもう１つのバッファで次の入
力信号を受は付けるものである。また、演算及び論理回
路２２では信号の演算あるいは論理判断を行って出力７
２７７回路２３へ送り出す。この出力７２７７回路２３
は入力バッファ回路２１と同じ２段構成とし、外部への
転送と演算及び論理回路２２からの信号受は付けを同時
に行う。また、各回路の制御は内部プログラム回路２４
においてプログラムメモリ部からの命令を制御信号に変
換し、タイミング回路２５のクロックタイミングによっ
て各部へ送り実行する。
ク図である。入力信号は入カパッ７ア回Ｗ！ｒ２１に入
力される。この入力バッファ回路２１５− は２段構成とし１つのバッファから演算及び論理回路２
２に信号を送っている間にもう１つのバッファで次の入
力信号を受は付けるものである。また、演算及び論理回
路２２では信号の演算あるいは論理判断を行って出力７
２７７回路２３へ送り出す。この出力７２７７回路２３
は入力バッファ回路２１と同じ２段構成とし、外部への
転送と演算及び論理回路２２からの信号受は付けを同時
に行う。また、各回路の制御は内部プログラム回路２４
においてプログラムメモリ部からの命令を制御信号に変
換し、タイミング回路２５のクロックタイミングによっ
て各部へ送り実行する。
このＬＳＩチップを入出力チップ１３として使用するよ
うに信号の演算を行わない場合は、命令によって入力バ
ッファ回路２１から出力バッファ回路２３への転送、信
号の一時保持及び出力７２７７回路２３から外部への送
出を行う。また、カウンタ回路２６はメモリアドレス演
算チップ１１として使用するようにくり返し演算の回数
を計数する場合等に使用するものである。
うに信号の演算を行わない場合は、命令によって入力バ
ッファ回路２１から出力バッファ回路２３への転送、信
号の一時保持及び出力７２７７回路２３から外部への送
出を行う。また、カウンタ回路２６はメモリアドレス演
算チップ１１として使用するようにくり返し演算の回数
を計数する場合等に使用するものである。
６−
本発明は、以上説明したとおり、信号演算チップ、メモ
リアドレス演算チップ及び入出力チップの３つの同−Ｌ
ＳＩチップを用いて一個の演算装置を構成することによ
り、演算の高速化を図ると共に、３つのＬＳＩチップと
メモリ及び若干の周辺回路のみで装置を実現できるので
、小型化、高信頼化を可能とし、また、同−ＬＳＩチッ
プを用いることによってＬＳＩチップの汎用化を達成す
る効果もある。
リアドレス演算チップ及び入出力チップの３つの同−Ｌ
ＳＩチップを用いて一個の演算装置を構成することによ
り、演算の高速化を図ると共に、３つのＬＳＩチップと
メモリ及び若干の周辺回路のみで装置を実現できるので
、小型化、高信頼化を可能とし、また、同−ＬＳＩチッ
プを用いることによってＬＳＩチップの汎用化を達成す
る効果もある。
第１図四、（Ｂ）は従来のデジタル信号演算装置のブロ
ック図、第２図は本発明の実施例のブロック図、第３図
は第２図に用いるＬＳＩの一例のブロック図である。図
において ｌ・・・・・・プログラムメモリ部、２・・・・・・中
央制御部。 ３・・・・・・メモリ部、４・・・・・・インターフェ
ース部、６・・・・・・制御部％７・・・・・・演算部
％ １１・・・・・・メモリアドレス演算チップ、１２
・・・・・・演算チップ、１３・−・・・・入出力チッ
プ、１４・・・・・・ゲート回路、２１・・・・・・入
力バッファ回路、２２・・・・・・演算及び論理回路、
２３・・・・・・出力バッファ回路、２４・・・・・・
内部プ四グラム回路％ ２５・・・・・・タイミング回
路、２６・・・・・・カウンタ回路、である。 俸１回（Ａ） ）ト１ ℃ｄ（Ｂ）
ック図、第２図は本発明の実施例のブロック図、第３図
は第２図に用いるＬＳＩの一例のブロック図である。図
において ｌ・・・・・・プログラムメモリ部、２・・・・・・中
央制御部。 ３・・・・・・メモリ部、４・・・・・・インターフェ
ース部、６・・・・・・制御部％７・・・・・・演算部
％ １１・・・・・・メモリアドレス演算チップ、１２
・・・・・・演算チップ、１３・−・・・・入出力チッ
プ、１４・・・・・・ゲート回路、２１・・・・・・入
力バッファ回路、２２・・・・・・演算及び論理回路、
２３・・・・・・出力バッファ回路、２４・・・・・・
内部プ四グラム回路％ ２５・・・・・・タイミング回
路、２６・・・・・・カウンタ回路、である。 俸１回（Ａ） ）ト１ ℃ｄ（Ｂ）
Claims (1)
- 単体で命令に基づく処理機能を有する同一のマイクロプ
ロセッサチップを複数個用いて、それぞれ並列に信号演
算、メモリアドレス演算及び入出力制御を行わせ、演算
を高速化したことを特徴とするデジタル信号演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22998982A JPS59123957A (ja) | 1982-12-29 | 1982-12-29 | デジタル信号演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22998982A JPS59123957A (ja) | 1982-12-29 | 1982-12-29 | デジタル信号演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123957A true JPS59123957A (ja) | 1984-07-17 |
| JPS6349816B2 JPS6349816B2 (ja) | 1988-10-05 |
Family
ID=16900853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22998982A Granted JPS59123957A (ja) | 1982-12-29 | 1982-12-29 | デジタル信号演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123957A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133466A (ja) * | 1984-12-04 | 1986-06-20 | Matsushita Electric Ind Co Ltd | 単位処理装置 |
| JPS62274363A (ja) * | 1986-05-22 | 1987-11-28 | Sony Corp | デ−タ処理装置 |
| DE3632795A1 (de) * | 1986-06-09 | 1987-12-10 | Suminoe Textile | Verfahren zum kontinuierlichen faerben einer bahn einer dickflorigen ware |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436941A (en) * | 1977-08-29 | 1979-03-19 | Ricoh Co Ltd | Control system of copier by plural micro-processors |
-
1982
- 1982-12-29 JP JP22998982A patent/JPS59123957A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5436941A (en) * | 1977-08-29 | 1979-03-19 | Ricoh Co Ltd | Control system of copier by plural micro-processors |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61133466A (ja) * | 1984-12-04 | 1986-06-20 | Matsushita Electric Ind Co Ltd | 単位処理装置 |
| JPH0215092B2 (ja) * | 1984-12-04 | 1990-04-11 | Matsushita Electric Ind Co Ltd | |
| JPS62274363A (ja) * | 1986-05-22 | 1987-11-28 | Sony Corp | デ−タ処理装置 |
| DE3632795A1 (de) * | 1986-06-09 | 1987-12-10 | Suminoe Textile | Verfahren zum kontinuierlichen faerben einer bahn einer dickflorigen ware |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6349816B2 (ja) | 1988-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149242A (en) | Data interface apparatus for multiple sequential processors | |
| EP0102242A2 (en) | Data processing apparatus | |
| US4884192A (en) | Information processor capable of data transfer among plural digital data processing units by using an active transmission line having locally controlled storage of data | |
| EP0238090A2 (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| US4503511A (en) | Computing system with multifunctional arithmetic logic unit in single integrated circuit | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| US4398247A (en) | Control device for directing execution of forced operations in a data processing system | |
| US3904891A (en) | Logic circuit for true and complement digital data transfer | |
| JPS6237737A (ja) | マイクロプロセツサ回路 | |
| JPS6122830B2 (ja) | ||
| US5018092A (en) | Stack-type arithmetic circuit | |
| JPH0619700B2 (ja) | 演算装置 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS62123526A (ja) | デイジタル信号プロセツサ用中央処理装置 | |
| IE41472L (en) | Electrical data processor | |
| JPH06301641A (ja) | 電子計算機 | |
| KR870000834Y1 (ko) | 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치 | |
| JPS63197260A (ja) | 記憶装置制御方式 | |
| JPH02110783A (ja) | 図形処理用ｌｓｉ回路 | |
| JPH0210478A (ja) | プログラムテーブルインタフェース回路 | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JPH07146813A (ja) | 論理演算機能付画像メモリ | |
| JPS6367052A (ja) | シリアルデ−タの送信装置 | |
| JPS6369326A (ja) | デ−タ変換装置 | |
| EP0379155A2 (en) | Large scale integration circuit device |