JPH0210478A - プログラムテーブルインタフェース回路 - Google Patents
プログラムテーブルインタフェース回路Info
- Publication number
- JPH0210478A JPH0210478A JP16146288A JP16146288A JPH0210478A JP H0210478 A JPH0210478 A JP H0210478A JP 16146288 A JP16146288 A JP 16146288A JP 16146288 A JP16146288 A JP 16146288A JP H0210478 A JPH0210478 A JP H0210478A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- program table
- stages
- interface circuit
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims abstract description 3
- 239000000872 buffer Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプログラムテーブルインタフェース回路、特に
、データフロープロセッサの演算モジュールを構成する
回路の一つである、マイコンに接続する低速バスからプ
ログラムテーブルにロードしたプログラムＩＤ、演算パ
ラメータ、データＩＤ等を演算起動時に読比して参照す
るためのプログラムテーブルインタフェース回路に関す
る。
、データフロープロセッサの演算モジュールを構成する
回路の一つである、マイコンに接続する低速バスからプ
ログラムテーブルにロードしたプログラムＩＤ、演算パ
ラメータ、データＩＤ等を演算起動時に読比して参照す
るためのプログラムテーブルインタフェース回路に関す
る。
データフロープロセッサは、第３図に示すように、演算
データ用の高速バス２１とプログラムロード用の低速バ
ス２２に、機能の異なる演算モジュール７０．７１．７
２が並列に接続される構成になっている。
データ用の高速バス２１とプログラムロード用の低速バ
ス２２に、機能の異なる演算モジュール７０．７１．７
２が並列に接続される構成になっている。
演算データはデータＩＤを持ち、高速バスから演算モジ
ュールに入力される。
ュールに入力される。
データＩＤはプログラムテーブルインタフェース回路に
入力され、演算パラメータを読出して演算回路に送る。
入力され、演算パラメータを読出して演算回路に送る。
演算データは演算回路に入力し、演算バラメー夕に従っ
て処理され、プログラムテーブルインタフェース回路か
ら出力されるモジュールＩＤおよびデータＩＤを付加さ
れて高速バス２１に出力する。
て処理され、プログラムテーブルインタフェース回路か
ら出力されるモジュールＩＤおよびデータＩＤを付加さ
れて高速バス２１に出力する。
次に従来のプログラムテーブルインタフェース回路につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
第４図は従来のプログラムテーブルインタフェース回路
の一例を示す回路図である。
の一例を示す回路図である。
第４図に示すプログラムテーブルインタフェース回路は
、演算回ｉ￥８１００を起動する前に、低速バスＣＤＯ
〜１５．ＣＡＯ〜７から、プログラムテーブル１にはプ
ログラムＩＤを、プログラムテーブル２にはデータＩＤ
とモジュールＩＤを、プログラムテーブル３には演算パ
ラメータをロードする。この時、バスの切換えはコマン
ドデコーダ７から出力されるコントロール信号Ｃ１〜１
２によって行なう。
、演算回ｉ￥８１００を起動する前に、低速バスＣＤＯ
〜１５．ＣＡＯ〜７から、プログラムテーブル１にはプ
ログラムＩＤを、プログラムテーブル２にはデータＩＤ
とモジュールＩＤを、プログラムテーブル３には演算パ
ラメータをロードする。この時、バスの切換えはコマン
ドデコーダ７から出力されるコントロール信号Ｃ１〜１
２によって行なう。
演算回１１００を起動して処理を実行する時の動作を次
に説明する。
に説明する。
高速バスから入力したデータＩＤは、プログラムテーブ
ル］でプログラムＩＤに変換される。プログラムＩＤは
固定パイプライン遅延回路５１で一段だけ遅延した後、
プログラムテーブル３から演算パラメータを読出し演算
回路１００に送る。
ル］でプログラムＩＤに変換される。プログラムＩＤは
固定パイプライン遅延回路５１で一段だけ遅延した後、
プログラムテーブル３から演算パラメータを読出し演算
回路１００に送る。
一方、もう−・段遅らせたプログラムＩＤ（合計２段の
遅延）は、プログラムテーブル２でモジュールＩＤとデ
ータＩＤに変換された後、演算回路１００〈パイプライ
ン二段で構成され、−段目で演算パラメータを使用）で
処理された結果に付加されて高速バスに出力される。
遅延）は、プログラムテーブル２でモジュールＩＤとデ
ータＩＤに変換された後、演算回路１００〈パイプライ
ン二段で構成され、−段目で演算パラメータを使用）で
処理された結果に付加されて高速バスに出力される。
ここで、固定パイプライン遅延回路５］の機能は、演算
回路１００のパイプライン数に合わせてプログラム１．
Ｄを遅延させ、ＩＤと演算回路で処理されるデータとの
マツチングを取ることである。
回路１００のパイプライン数に合わせてプログラム１．
Ｄを遅延させ、ＩＤと演算回路で処理されるデータとの
マツチングを取ることである。
上述した従来のプログラムテーブルインタフェース回路
は、パイプライン遅延回路が固定されているなめ、演算
モジュール毎にパイプライン遅延段数の異なったプログ
ラムテーブルインクフェース回路を用意する必要がある
ので、回路の標準化が難しいという欠点があった。
は、パイプライン遅延回路が固定されているなめ、演算
モジュール毎にパイプライン遅延段数の異なったプログ
ラムテーブルインクフェース回路を用意する必要がある
ので、回路の標準化が難しいという欠点があった。
本発明のプログラムテーブルインタフェース回路は、
（Ａ）演算モジュールのプログラムｒＤ、および演算パ
ラメータ等がロードされるプログラムテーブル、 （Ｂ）前記プログラムテーブルのコントロール信号やバ
ッファ等の切換え信号を発生するコマンドデコーダ、 （Ｃ）前記プログラムテーブルのアドレスを切換えるセ
レクタ、 （Ｄ）パイプラインの遅延を可変的に行なう可変パイプ
ライン遅延回路、 とを含んで構成される。
ラメータ等がロードされるプログラムテーブル、 （Ｂ）前記プログラムテーブルのコントロール信号やバ
ッファ等の切換え信号を発生するコマンドデコーダ、 （Ｃ）前記プログラムテーブルのアドレスを切換えるセ
レクタ、 （Ｄ）パイプラインの遅延を可変的に行なう可変パイプ
ライン遅延回路、 とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
第１図に示すプログラムテーブルインタフェース回路は
、２段のパイプラインで構成され、１段目のパイプライ
ンで演算パラメータを参照する演算回路］００に適用し
た場合について示している。
、２段のパイプラインで構成され、１段目のパイプライ
ンで演算パラメータを参照する演算回路］００に適用し
た場合について示している。
可変パイプライン遅延回路５０は４ケのレジスタ８〜１
１で構成され、ＭＰＸ１２．１３で段数を選べるように
なっている。従って、０段から４段違の遅延段数が還択
できる。
１で構成され、ＭＰＸ１２．１３で段数を選べるように
なっている。従って、０段から４段違の遅延段数が還択
できる。
ＭＰＸ１２．１３の切換えは、ＭＰＸＣＯおよびＭＰＸ
Ｃ１信号で行ない、その値が段数に相当する。
Ｃ１信号で行ない、その値が段数に相当する。
本実施例ではＭ Ｘ ＣＯ＋ ０１０で２段の遅延をｊ
ｎぶことによって、演算回路１００の出力と、モジュー
ルＩＤ、データＩＤのマツチングを取り、またＭＸＣＩ
：００１で１段の遅延を選び、演算パラメータを演算回
路１００の１段目に出力している。その他の動作は従来
の同様である。
ｎぶことによって、演算回路１００の出力と、モジュー
ルＩＤ、データＩＤのマツチングを取り、またＭＸＣＩ
：００１で１段の遅延を選び、演算パラメータを演算回
路１００の１段目に出力している。その他の動作は従来
の同様である。
第３図は本発明の一使用例を示すブロック図である。
演算回ｌ￥８１０１は、３段のパイプラインで構成され
、２段目のパイプラインで演算パラメータを参照する。
、２段目のパイプラインで演算パラメータを参照する。
そこで、ＭＸＣＯ：０１１で３段の遅延を選ぶことによ
って、演算回路１０１の出力と、モジュールＩＤ、デー
タＩＤのマツチングを取り、またＭＸＣＩ：０１０で２
段の遅延を選び、演算パラメータを演算回路１０１の２
段目に出力している。
って、演算回路１０１の出力と、モジュールＩＤ、デー
タＩＤのマツチングを取り、またＭＸＣＩ：０１０で２
段の遅延を選び、演算パラメータを演算回路１０１の２
段目に出力している。
本発明のプログラムテーブルインタフェース回路は、パ
イプライン遅延回路の段数を可変にすることにより、プ
ログラムテーブルインタフェース回路を全演算モジュー
ル共通化できるという効果がある。これによって、プロ
グラムテーブルインタフェース回路を効率よ＜：ＬＳＩ
化できる。
イプライン遅延回路の段数を可変にすることにより、プ
ログラムテーブルインタフェース回路を全演算モジュー
ル共通化できるという効果がある。これによって、プロ
グラムテーブルインタフェース回路を効率よ＜：ＬＳＩ
化できる。
はデータフロープロセッサモジュールを示すブロック図
、第４図は従来の一例を示す回路図である。
、第４図は従来の一例を示す回路図である。
】〜３・・・・・・プログラムテーブル、５〜６・・・
・・・セレクタ、７・・・・・・コマンドデコーダ、８
〜１１・・・・・・レジスタ、１２〜１３・・・・・・
マルチプレクサ、５０・・・・・・可変パイプライン遅
延回路、５１・・・・・・固定パイプライン遅延回路、
７０〜７２・・・・・・演算モジュール、１００〜１０
１・・・・・・演算回路。
・・・セレクタ、７・・・・・・コマンドデコーダ、８
〜１１・・・・・・レジスタ、１２〜１３・・・・・・
マルチプレクサ、５０・・・・・・可変パイプライン遅
延回路、５１・・・・・・固定パイプライン遅延回路、
７０〜７２・・・・・・演算モジュール、１００〜１０
１・・・・・・演算回路。
代理人 弁理士 内 原 晋
第１図は本発明の一実施例を示す回路図、第２図は本発
明の一使用例を示すブロック図、第３図■ ２ 図
明の一使用例を示すブロック図、第３図■ ２ 図
Claims (1)
- 【特許請求の範囲】 （Ａ）演算モジュールのプログラムＩＤ、および演算パ
ラメータ等がロードされるプログラムテーブル、 （Ｂ）前記プログラムテーブルのコントロール信号やバ
ッファ等の切換え信号を発生するコマンドデコーダ、 （Ｃ）前記プログラムテーブルのアドレスを切換えるセ
レクタ、 （Ｄ）パイプラインの遅延を可変的に行なう可変パイプ
ライン遅延回路、 とを含むことを特徴とするプログラムテーブルインタフ
ェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16146288A JPH0210478A (ja) | 1988-06-28 | 1988-06-28 | プログラムテーブルインタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16146288A JPH0210478A (ja) | 1988-06-28 | 1988-06-28 | プログラムテーブルインタフェース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210478A true JPH0210478A (ja) | 1990-01-16 |
Family
ID=15735565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16146288A Pending JPH0210478A (ja) | 1988-06-28 | 1988-06-28 | プログラムテーブルインタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247969A (en) * | 1991-05-15 | 1993-09-28 | Sulzer Brothers Limited | Feeding and removing weft yarn stock bobbins to a loom bobbin frame |
| WO2011074634A1 (ja) | 2009-12-17 | 2011-06-23 | 三菱鉛筆株式会社 | 水性マーキングインク組成物 |
-
1988
- 1988-06-28 JP JP16146288A patent/JPH0210478A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5247969A (en) * | 1991-05-15 | 1993-09-28 | Sulzer Brothers Limited | Feeding and removing weft yarn stock bobbins to a loom bobbin frame |
| WO2011074634A1 (ja) | 2009-12-17 | 2011-06-23 | 三菱鉛筆株式会社 | 水性マーキングインク組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353652B2 (ja) | ||
| JPH04245324A (ja) | 演算装置 | |
| JPH0210478A (ja) | プログラムテーブルインタフェース回路 | |
| JPH09212360A (ja) | データ処理装置 | |
| JP3144859B2 (ja) | 算術論理演算装置 | |
| JPS6237737A (ja) | マイクロプロセツサ回路 | |
| JPH0267665A (ja) | インタフェイス回路 | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| JPS636656A (ja) | アレイプロセツサ | |
| JPH08161271A (ja) | データ処理装置 | |
| JP2511262Y2 (ja) | デジタル信号処理装置 | |
| JPH0561901A (ja) | プログラム制御型プロセツサ | |
| JP2597729B2 (ja) | マイクロコンピュータ | |
| KR0157337B1 (ko) | 디지탈신호 처리기의 멀티비트 가산기 | |
| JPH03129523A (ja) | データ処理方法及び装置 | |
| JPH04364525A (ja) | 並列演算装置 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH04160663A (ja) | ディジタル信号処理装置 | |
| JPH04276827A (ja) | パイプライン処理装置 | |
| JPH0266625A (ja) | データ処理装置 | |
| JPH01309520A (ja) | データ設定装置 | |
| JPS60132237A (ja) | 浮動小数点演算装置 | |
| JPH05204638A (ja) | パイプライン処理装置 | |
| JPH0619706A (ja) | パイプライン処理回路 | |
| JPH0619705A (ja) | パイプライン制御方式 |