JPH05204638A - パイプライン処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 ロード命令と該ロード命令の次に実行すべき
加算命令とを同時にパイプライン処理するパイプライン
処理装置において、ロード命令によりロードされるデー
タが次に実行すべき加算命令の演算に用いられるという
データ依存関係がある場合に、加算命令の実行待ち時間
を短縮する。 【構成】データ依存検出装置１１がロード命令と加算命
令との間のデータ依存関係を検出する。これによって、
制御装置１３の制御により、メモリ装置８からレジスタ
ファイル１にロードされるデータがＷＢステージ演算装
置１０にも入力され、加算命令に用いるもう１つのデー
タが第２のＥＸステージ演算装置３ｂを経てＷＢステー
ジ演算装置１０に入力される。そして、ＷＢステージ演
算装置１０が加算命令の演算を実行する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、各命令を複数のステー
ジに分割してパイプライン処理するパイプライン処理装
置に関し、さらに詳述すると、ある命令の実行により得
られるデータを他の命令に高速で渡して処理するパイプ
ライン処理装置に関するものである。

【０００２】

【従来の技術】従来、情報処理装置においては、各命令
を複数のステージに分割し、ある命令のステージの実行
が完了すると該ステージに対応する次の命令のステージ
が実行されることにより、１つのステージの実行時間毎
に１つの命令の結果が得られるようにし、これによって
処理速度を向上させることが行われている。このように
各命令を複数のステージに分割して実行する情報処理装
置はパイプライン処理装置と呼ばれている。

【０００３】このような従来のパイプライン処理装置で
は、各命令は、命令読み出しステージ（ＩＦステー
ジ）、命令デコードステージ（ＤＥＣステージ）、実行
ステージ（ＥＸステージ）、メモリステージ（ＭＥＭス
テージ）及び書き込みステージ（ＷＢステージ）の５つ
のステージに分割されて実行される。ＩＦステージでは
命令の読み出しを行い、ＤＥＣステージでは命令のデコ
ードとレジスタの読み出しとを行い、ＥＸステージでは
命令が指定する演算を行い、ＭＥＭステージでは命令が
ロード命令又はストア命令の場合にメモリをアクセス
し、ＷＢステージではレジスタファイルへデータの格納
を行う。

【０００４】以下従来のパイプライン処理装置の具体的
な例を図面に基づいて説明する。

【０００５】図５は第１の従来例に係るパイプライン処
理装置を示すブロック図である。同図において、第１の
従来例のパイプライン処理装置は、第１及び第２の演算
装置６０ａ及び６０ｂを備え、第１の演算装置６０ａは
先に実行すべき第１の命令をパイプライン処理すると同
時に、第２の演算装置６０ｂは第１の命令の次に実行す
べき第２の命令をパイプライン処理する。第１の演算装
置６０ａは、第１のＥＸステージ演算装置５３ａと第１
のＭＥＭステージ保持回路５４ａと第１の選択回路５５
ａと第１のＷＢステージ保持回路５６ａとを有してい
る。同様に、第２の演算装置６０ｂは、第２のＥＸステ
ージ演算装置５３ｂと第２のＭＥＭステージ保持回路５
４ｂと第２の選択回路５５ｂと第２のＷＢステージ保持
回路５６ｂとを有している。

【０００６】また、第１の従来例のパイプライン処理装
置は第１及び第２の演算装置６０ａ、６０ｂにより共用
されるレジスタファイル５１を備え、レジスタファイル
５１は多数のレジスタ５２ａ，５２ｂ，５２ｃ，５２ｄ
…を有している。ここでは、レジスタ５２ａ及び５２ｂ
に格納されているデータは第１のＥＸステージ演算装置
５３ａにおける第１の命令の演算に用いられ、レジスタ
５２ｃ及び５２ｄに格納されているデータは第２のＥＸ
ステージ演算装置５３ｂにおける第２の命令の演算に用
いられるものとする。第１のＥＸステージ演算装置５３
ａにおける演算結果は、第１のＭＥＭステージ保持回路
５４ａと第１の選択回路５５ａと第１のＷＢステージ保
持回路５６ａとを経てレジスタファイル５１に格納され
る。同様に、第２のＥＸステージ演算装置５３ｂにおけ
る演算結果は、第２のＭＥＭステージ保持回路５４ｂと
第２の選択回路５５ｂと第２のＷＢステージ保持回路５
６ｂとを経てレジスタファイル５１に格納される。

【０００７】第１の従来例のパイプライン処理装置にお
いて、先に実行すべき第１の命令がロード命令ＬＤであ
り、次に実行すべき第２の命令が演算命令であって、第
１の命令と第２の命令との間にデータの依存関係がある
場合、即ち、第１の命令であるロード命令ＬＤによりメ
モリ装置５８からロードされるロードデータが第２の命
令である演算命令で用いられる場合には、第１の命令で
あるロード命令ＬＤによりメモリ装置５８から読み出さ
れたロードデータは、バイパス経路５９ａまたは５９ｂ
を経て、第１のＥＸステージ演算装置５３ａまたは第２
のＥＸステージ演算装置５３ｂに入力される。

【０００８】図６は第１の従来例に係るパイプライン処
理装置の動作を示す図である。同図において、２つの命
令のうち先に実行すべき第１の命令はロード命令ＬＤで
あり、該ロード命令ＬＤは、レジスタｒ１に格納されて
いるデータとレジスタｒ２に格納されているデータとの
和をメモリ装置５８のアドレスとし、該アドレスに格納
されているデータをメモリ装置５８から読みだし、該メ
モリ装置５８から読み出されたロードデータをレジスタ
ｒ３に格納する命令である。第１の命令の次に実行すべ
き第２の命令は加算命令ＡＤＤであり、該加算命令ＡＤ
Ｄは、レジスタｒ３に格納されているデータとレジスタ
ｒ４に格納されているデータとを加算して、その演算結
果をレジスタｒ５に格納する命令である。ところが、第
２の命令である加算命令ＡＤＤのＤＥＣステージにおい
てレジスタｒ３から読み出されるデータは、第１の命令
であるロード命令ＬＤの実行により書き換えられる前の
データなので第２の命令である加算命令ＡＤＤの演算に
用いることはできない。第１の命令であるロード命令Ｌ
Ｄの実行により得られるロードデータは第１の命令のＷ
Ｂステージにおいてレジスタｒ３に格納される。そこ
で、レジスタｒ３に格納する前の第１の命令のＭＥＭス
テージにおいてメモリ装置５８から読み出されたロード
データが第２のＥＸステージ演算装置５３ｂに転送され
る。しかし、第２の命令である加算命令ＡＤＤの演算の
実行を行なう第２の命令のＥＸステージは２サイクル遅
れることになる。ここで、ＳＴＡＬＬで示すステージは
演算の実行待ちのステージである。

【０００９】図７は第２の従来例に係るパイプライン処
理装置を示すブロック図である。同図に示すように、第
２の従来例のパイプライン処理装置は、第１の従来例の
パイプライン処理装置における第１の演算装置６０ａの
第１のＥＸステージ演算装置５３ａ及び第１のＭＥＭス
テージ保持回路５４ａの代わりに、第１の演算装置６０
ｃに乗算装置５３ｃを設けたものである。第２の従来例
のパイプライン処理装置は、第１及び第２の演算装置６
０ｃ及び６０ｂを備え、第１の演算装置６０ｃは先に実
行すべき第１の命令をパイプライン処理すると同時に、
第２の演算装置６０ｂは第１の命令の次に実行すべき第
２の命令をパイプライン処理する。

【００１０】ここでは、レジスタファイル５１のレジス
タ５２ａ及び５２ｂに格納されているデータは乗算装置
５３ｃにおける第１の命令の演算に用いられるものとす
る。乗算装置５３ｃにおける演算結果は、第１の選択回
路５５ａと第１のＷＢステージ保持回路５６ａとを経て
レジスタファイル５１に格納される。

【００１１】第２の従来例のパイプライン処理装置にお
いて、先に実行すべき第１の命令が乗算命令ＭＵＬであ
り且つ次に実行すべき第２の命令が演算命令であって、
第１の命令と第２の命令との間にデータ依存関係がある
場合、即ち、第１の命令である乗算命令ＭＵＬの演算結
果が第２の命令である演算命令で用いられる場合には、
第１の命令である乗算命令ＭＵＬの演算結果は、バイパ
ス経路５９ａまたは５９ｂを経て、乗算装置５３ｃまた
はＥＸステージ演算装置５３ｂに入力される。

【００１２】図８は第２の従来例に係るパイプライン処
理装置の動作を示す図である。同図において、２つの命
令のうち先に実行すべき第１の命令は乗算命令ＭＵＬで
あり、該乗算命令ＭＵＬは、レジスタｒ１に格納されて
いるデータとレジスタｒ２に格納されているデータとの
積をレジスタｒ３に格納する命令であり、乗算演算を実
行するために２サイクルの時間を必要とする。第１の命
令の次に実行すべき第２の命令は加算命令ＡＤＤであ
り、該加算命令ＡＤＤは、レジスタｒ３に格納されてい
るデータとレジスタｒ４に格納されているデータとを加
算して、その演算結果をレジスタｒ５に格納する命令で
ある。ところが、第２の命令である加算命令ＡＤＤのＤ
ＥＣステージにおいてレジスタｒ３から読み出されるデ
ータは、第１の命令である乗算命令ＭＵＬの実行により
書き換えられる前のデータなので第２の命令である加算
命令ＡＤＤの演算に用いることはできない。第１の命令
である乗算命令ＭＵＬの演算結果は第１の命令のＷＢス
テージにおいてレジスタｒ３に格納される。そこで、レ
ジスタｒ３に格納する前の第１の命令のＥＸ２ステージ
において乗算の演算結果がＥＸステージ演算装置５３ｂ
に転送される。しかし、第２の命令である加算命令ＡＤ
Ｄの演算の実行を行なう第２の命令のＥＸステージは２
サイクル遅れることになる。ここで、第１の命令におけ
るステージＥＸ１及びＥＸ２は乗算命令ＭＵＬの２サイ
クルの実行ステージであり、ＳＴＡＬＬで示すステージ
は演算の実行待ちのステージである。

【００１３】

【発明が解決しようとする課題】以上の従来例に示され
るように、従来のパイプライン処理装置においては、第
１の命令と該第１の命令の次に実行すべき第２の命令と
の間にデータ依存関係があると第２の命令の実行が待た
され、処理速度の低下をもたらすという問題点がある。

【００１４】本発明は、かかる問題点に鑑みてなされた
ものであり、第１の命令と該第１の命令の次に実行すべ
き第２の命令との間にデータ依存関係がある場合にも、
上記第２の命令の実行待ちの時間を少なくすることが可
能なパイプライン処理装置を提供することを目的とす
る。

【００１５】

【問題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、第１の命令と該第１の命令の次
に実行すべき第２の命令との間のデータ依存関係を検出
して、第２の命令の演算を該第２の命令の実行ステージ
よりも後のステージにおいて実行するものである。

【００１６】具体的に請求項１の発明が講じた解決手段
は、第１の命令と該第１の命令の次に実行すべき第２の
命令とをそれぞれ複数のステージに分割してパイプライ
ン処理するパイプライン処理装置を対象とし、上記第２
の命令の実行ステージよりも後のステージにおいて上記
第２の命令の演算を実行するステージ演算手段と、上記
第１の命令と上記第２の命令との間のデータ依存関係を
検出するデータ依存検出手段と、上記データ依存検出手
段が上記データ依存関係を検出した場合に上記第２の命
令の演算を上記ステージ演算手段に実行させるように制
御する制御手段とを備えている構成とするものである。

【００１７】請求項２の発明は、具体的には、請求項１
の構成に、上記第１の命令は、該第１の命令の実行時間
が上記第２の命令の実行時間と等しいかまたは上記第２
の命令の実行時間よりも長い命令である構成を付加する
ものである。

【００１８】請求項３の発明は、具体的には、請求項２
の構成に、上記第１の命令はロード命令である構成を付
加するものである。

【００１９】請求項４の発明は、具体的には、請求項３
の構成に、上記ステージ演算手段は、上記第２の命令の
実行ステージよりも後の書き込みステージにおいて上記
第２の命令の演算を実行する書き込みステージ演算手段
である構成を付加するものである。

【００２０】また、上記の目的を達成するため、請求項
５の発明は、同時にパイプライン処理される第１の命令
と第２の命令との間のデータ依存関係を検出して、第２
の命令の演算を該第２の命令の実行ステージよりも後の
ステージにおいて実行するものである。

【００２１】具体的に請求項５の発明が講じた解決手段
は、第１の命令と該第１の命令の次に実行すべき第２の
命令とを、それぞれ複数のステージに分割して同時にパ
イプライン処理するパイプライン処理装置を対象とし、
上記第１の命令をパイプライン処理する第１の演算装置
と、上記第２の命令をパイプライン処理する第２の演算
装置と、該第２の演算装置に設けられ、上記第２の命令
の実行ステージよりも後のステージにおいて上記第２の
命令の演算を実行するステージ演算手段と、上記第１の
命令と上記第２の命令との間のデータ依存関係を検出す
るデータ依存検出手段と、該データ依存検出手段が上記
データ依存関係を検出した場合に上記第２の命令の演算
を上記ステージ演算手段に実行させるように制御する制
御手段とを備えている構成とするものである。

【００２２】請求項６の発明は、具体的には、請求項５
の構成に、上記第１の命令は、該第１の命令の実行時間
が上記第２の命令の実行時間と等しいかまたは上記第２
の命令の実行時間よりも長い命令である構成を付加する
ものである。

【００２３】請求項７の発明は、具体的には、請求項６
の構成に、上記第１の命令はロード命令である構成を付
加するものである。

【００２４】請求項８の発明は、具体的には、請求項７
の構成に、上記ステージ演算手段は、上記第２の命令の
実行ステージよりも後の書き込みステージにおいて上記
第２の命令の演算を実行する書き込みステージ演算手段
である構成を付加するものである。

【００２５】

【作用】請求項１の発明の構成により、第１の命令と該
第１の命令の次に実行すべき第２の命令との間にデータ
依存関係がある場合には、データ依存検出手段が該デー
タ依存関係を検出し、制御手段の制御によりステージ演
算手段が第２の命令の実行ステージよりも後のステージ
において第２の命令の演算を実行することができる。こ
れにより、第２の命令の演算は、該第２の命令の演算に
必要なデータの取得が前記データ依存関係により遅延し
ても、第２の命令の実行ステージよりも後のステージに
おいて実行されることができる。

【００２６】請求項２の発明の構成により、例えば、第
１の命令が、その演算の実行時間が第２の命令の演算の
実行時間よりも長い乗算命令である場合には、第１の命
令と第２の命令との間のデータ依存関係は、第１の命令
である乗算命令の演算結果が第２の命令における演算に
用いられることになる。該データ依存関係がデータ依存
検出手段により検出されることにより、第１の命令の演
算結果がステージ演算手段にも入力され、該ステージ演
算手段が第２の命令の実行ステージよりも後のステージ
において第２の命令の演算を実行することができる。

【００２７】請求項３の発明の構成により、第１の命令
はロード命令であるので、第１の命令と第２の命令との
間のデータ依存関係は、第１の命令の実行によりロード
されるロードデータが第２の命令における演算に用いら
れることになる。該データ依存関係がデータ依存検出手
段により検出されることにより、第１の命令においてロ
ードすべきロードデータがステージ演算手段にも入力さ
れ、該ステージ演算手段が第２の命令の実行ステージよ
りも後のステージにおいて第２の命令の演算を実行する
ことができる。

【００２８】請求項４の発明の構成により、第１の命令
の実行によりロードされるロードデータを用いる第２の
命令の演算は、該第２の命令の実行ステージよりも後の
書き込みステージにおいて実行することができる。

【００２９】また、請求項５の発明の構成により、第１
の命令と第２の命令とを同時にパイプライン処理する際
に、第１の命令と該第１の命令の次に実行すべき第２の
命令との間にデータ依存関係がある場合には、データ依
存検出手段が該データ依存関係を検出し、制御手段の制
御により第２の演算装置のステージ演算手段が第２の命
令の実行ステージよりも後のステージにおいて第２の命
令の演算を実行することができる。

【００３０】請求項６の発明の構成により、第１の命令
と第２の命令とを同時にパイプライン処理する際に、例
えば、第１の命令が、その演算の実行時間が第２の命令
の演算の実行時間よりも長い乗算命令である場合には、
第１の命令と第２の命令との間のデータ依存関係は、第
１の命令である乗算命令の演算結果が第２の命令におけ
る演算に用いられることになる。該データ依存関係がデ
ータ依存検出手段により検出されることにより、第１の
命令の演算結果が第２の演算装置のステージ演算手段に
も入力され、該ステージ演算手段が第２の命令の実行ス
テージよりも後のステージにおいて第２の命令の演算を
実行することができる。

【００３１】請求項７の発明の構成により、第１の命令
と第２の命令とを同時にパイプライン処理する際に、第
１の命令はロード命令であるので、第１の命令と第２の
命令との間のデータ依存関係は、第１の命令の実行によ
り第１の演算装置にロードされるロードデータが第２の
命令における演算に用いられることになる。該データ依
存関係がデータ依存検出手段により検出されることによ
り、第１の命令において第１の演算装置にロードすべき
ロードデータが第２の演算装置のステージ演算手段にも
入力され、該ステージ演算手段が第２の命令の実行ステ
ージよりも後のステージにおいて第２の命令の演算を実
行することができる。

【００３２】請求項８の発明の構成により、第１の命令
と第２の命令とを同時にパイプライン処理する際に、第
１の命令の実行により第１演算装置にロードされるロー
ドデータを用いる第２の命令の演算は、該第２の命令の
実行ステージよりも後の書き込みステージにおいて実行
することができる。

【００３３】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００３４】図１は本発明の第１の実施例に係るパイプ
ライン処理装置を示すブロック図である。同図におい
て、第１の実施例のパイプライン処理装置は、第１及び
第２の演算装置２０ａ及び２０ｂを備え、第１の演算装
置２０ａは第１の命令をパイプライン処理すると同時
に、第２の演算装置２０ｂは第２の命令をパイプライン
処理する。第１の演算装置２０ａは、第１のＥＸステー
ジ演算装置３ａと第１のＭＥＭステージ保持回路４ａと
第１の選択回路５ａと第１のＷＢステージ保持回路６ａ
とを有し、さらに、第３の選択回路５ｃを有している。
第２の演算装置２０ｂは、第２のＥＸステージ演算装置
３ｂと第２のＭＥＭステージ保持回路４ｂと第２の選択
回路５ｂと第２のＷＢステージ保持回路６ｂとを有し、
さらに、第４の選択回路５ｄと第５の選択回路５ｅと書
き込みステージ演算手段としてのＷＢステージ演算装置
１０とを有している。

【００３５】また、第１の実施例のパイプライン処理装
置は第１及び第２の演算装置２０ａ及び２０ｂで共用さ
れるレジスタファイル１を備え、レジスタファイル１は
多数のレジスタ２ａ，２ｂ，２ｃ，２ｄ…を有してい
る。ここでは、レジスタ２ａ及び２ｂに格納されている
データは第１のＥＸステージ演算装置３ａにおける第１
の命令の演算に用いられ、レジスタ２ｃ及び２ｄに格納
されているデータは第２のＥＸステージ演算装置３ｂに
おける第２の命令の演算に用いられるものとする。

【００３６】さらに、第１の実施例のパイプライン処理
装置はデータ依存検出手段としてのデータ依存検出装置
１１と制御手段としての制御装置１３とを備えている。
データ依存検出装置１１は、第１の命令がロード命令Ｌ
Ｄであり且つ第２の命令が加算命令ＡＤＤ等の演算命令
である場合に、第１の命令と第２の命令との間にデータ
依存関係があること、即ち、第１の命令であるロード命
令ＬＤよりメモリ装置８からロードされるロードデータ
が第２の命令の演算で用いられることを検出すると、制
御装置１３に検出信号を送出する。制御装置１３はデー
タ依存検出装置１１から検出信号を入力すると第１及び
第２のＷＢステージ保持回路６ｂ、６ｂ、第１、第２、
第３、第４及び第５の選択回路５ａ、５ｂ、５ｃ、５
ｄ、５ｅ等に制御信号を出力する。

【００３７】図２は本発明の第１実施例に係るパイプラ
イン処理装置の動作を示す図である。同図において、２
つの命令のうち先に実行すべき第１の命令はロード命令
ＬＤであり、該ロード命令ＬＤは、レジスタｒ１に格納
されているデータとレジスタｒ２に格納されているデー
タとの和をメモリ装置８のアドレスとし、該アドレスに
格納されているデータをメモリ装置８から読みだし、該
メモリ装置８から読み出されたロードデータをレジスタ
ｒ３に格納する命令である。第１の命令の次に実行すべ
き第２の命令は加算命令ＡＤＤであり、該加算命令ＡＤ
Ｄは、レジスタｒ３に格納されているデータとレジスタ
ｒ４に格納されているデータとを加算し、その演算結果
をレジスタｒ５に格納する命令である。第１の実施例の
パイプライン処理装置において、第１の命令であるロー
ド命令ＬＤによりメモリ装置８から読み出されるロード
データは該ロード命令ＬＤの実行によりレジスタｒ３に
格納されると共に第２の命令である加算命令ＡＤＤの演
算にも用いられる。

【００３８】第１の本実施例のパイプライン処理装置
は、前述のように、第１の命令と第２の命令とを同時に
実行する。第１の命令のＩＦステージにおいては、第１
の演算装置２０ａは第１の命令の読み出しを行い、次
に、第１の命令のＤＥＣステージにおいては、第１の演
算装置２０ａは、第１の命令がロード命令ＬＤであるこ
とを解読すると共に、レジスタファイル１のレジスタ２
ａ及び２ｂに格納されているデータを第１のＥＸステー
ジ演算処理装置３ａに入力する。次に、第１の命令のＥ
Ｘステージにおいては、第１の演算装置２０ａの第１の
ＥＸステージ演算装置３ａは、レジスタファイル１のレ
ジスタ２ａから読み込まれたデータとレジスタファイル
１のレジスタ２ｂから読み込まれたデータとの加算を行
う。次に、第１の命令のＭＥＭステージにおいては、第
１の演算装置２０ａは、第１の命令のＥＸステージにお
ける演算結果をメモリ装置８のアドレスとして指定して
該アドレスに格納されているデータをメモリ装置８から
読み出し、該メモリ装置８から読み出されたロードデー
タを第１のＷＢステージ保持回路６ａとＷＢステージ演
算装置１０とに入力する。次に、第１の命令のＷＢステ
ージにおいては、メモリ装置８から読み出されたロード
データが第１のＷＢステージ保持回路６ａから第３の選
択回路５ｃを経てレジスタファイル１に格納される。

【００３９】同様に、第２の命令のＩＦステージにおい
ては、第２の演算装置２０ｂは第２の命令の読み出しを
行い、第２の命令のＤＥＣステージにおいては、第２の
演算装置２０ｂは第２の命令が加算命令ＡＤＤであるこ
とを解読する。また、第１及び第２の命令はデータ依存
検出装置１１にも入力され、データ依存検出装置１１
は、第１の命令と第２の命令との間にデータ依存関係が
あるか否か、即ち、第１の命令であるロード命令ＬＤの
実行によりメモリ装置８から読み出されるロードデータ
が、第２の命令である加算命令ＡＤＤの演算において用
いられるか否かを調べる。データ依存検出装置１１は第
１命令であるロード命令ＬＤと第２命令である加算命令
ＡＤＤとの間にデータ依存関係があることを検出すると
制御装置１３に検出信号を出力する。このように第１の
命令と第２の命令との間にデータ依存関係がある場合に
は、第２の命令のＤＥＣステージにおいて、レジスタフ
ァイル１のレジスタ２ｄに格納されているデータのみが
第２のＥＸステージ演算装置３ｂに読み出され、レジス
タファイル１のレジスタ２ｃに格納されているデータは
読み出されない。

【００４０】そして、第２の命令のＥＸステージにおい
ては加算は行われず、次の第２の命令のＭＥＭステージ
において、第２のＥＸステージ演算装置３ｂに入力され
たデータが第５の選択回路５ｅを経てＷＢステージ演算
装置１０に入力される。前述のように、第１の命令のＭ
ＥＭステージにおいてメモリ装置８から読み出されたロ
ードデータがＷＢステージ演算装置１０に入力される。
従って、第２の命令のＷＢステージにおいて、ＷＢステ
ージ演算装置１０が加算を行なうことにより第２の命令
である加算命令ＡＤＤの演算結果が得られる。同じく、
第２の命令のＷＢステージにおいては、第２の命令であ
る加算命令ＡＤＤの演算結果がレジスタファイル１に格
納される。

【００４１】以上のように、第１の実施例のパイプライ
ン処理装置においては、第１の命令がロード命令ＬＤで
あり且つ第２の命令が加算命令ＡＤＤである場合に、デ
ータ依存検出装置１１が、第１の命令によりメモリ装置
８からロードされるロードデータが第２の命令の演算に
用いられるというデータ依存関係を検出すると、第１の
命令によりメモリ装置８からロードされるロードデータ
が第２の演算装置２０ｂのＷＢステージ演算装置１０に
も入力され、該ＷＢステージ演算装置１０が、第２の命
令におけるＥＸステージより後のＷＢステージにおいて
第２の命令の加算を実行するため、第２の命令において
は実行待ちのステージを設ける必要がない。

【００４２】図３は本発明の第２の実施例に係るパイプ
ライン処理装置を示すブロック図である。同図に示すよ
うに、第２の実施例のパイプライン処理装置は、第１の
実施例のパイプライン処理装置における第１の演算装置
２０ａの第１のＥＸステージ演算装置３ａ及び第１のＭ
ＥＭステージ保持回路４ａの代わりに、第１の演算装置
２０ｃに乗算装置３ｃを設けたものである。第２の実施
例のパイプライン処理装置は、第１及び第２の演算装置
２０ｃ及び２０ｂを備え、第１の演算装置２０ｃは第１
の命令をパイプライン処理すると同時に、第２の演算装
置２０ｂは第２の命令をパイプライン処理する。第１の
演算装置２０ｃは、乗算装置３ｃと第１の選択回路５ａ
と第１のＷＢステージ保持回路６ａとを有し、さらに、
第３の選択回路５ｃを有している。

【００４３】ここでは、レジスタファイル１のレジスタ
２ａ及び２ｂに格納されているデータは乗算装置３ｃに
おける第１の命令の演算に用いられるものとする。

【００４４】データ依存検出装置１１は、第１の命令が
乗算命令ＭＵＬであり且つ第２の命令が加算命令ＡＤＤ
等の演算命令である場合に、第１の命令と第２の命令と
の間にデータ依存関係があること、即ち、第１の命令で
ある乗算命令ＭＵＬの演算結果が第２の命令の演算で用
いられることを検出すると、制御装置１３に検出信号を
送出する。制御装置１３はデータ依存検出装置１１から
検出信号を入力すると第１及び第２のＷＢステージ保持
回路６ｂ、６ｂ、第１、第２、第３、第４及び第５の選
択回路５ａ、５ｂ、５ｃ、５ｄ、５ｅ等に制御信号を出
力する。

【００４５】図４は本発明の第２実施例に係るパイプラ
イン処理装置の動作を示す図である。同図において、２
つの命令のうち先に実行すべき第１の命令は乗算命令Ｍ
ＵＬであり、該乗算命令ＭＵＬは、レジスタｒ１に格納
されているデータとレジスタｒ２に格納されているデー
タとの積をレジスタｒ３に格納する命令であり、乗算演
算を実行するために２サイクルの時間を必要とする。第
１の命令の次に実行すべき第２の命令はＡＤＤ命令であ
り、該ＡＤＤ命令は、レジスタｒ３に格納されているデ
ータとレジスタｒ４に格納されているデータとを加算
し、その演算結果をレジスタｒ５に格納する命令であ
る。第２の実施例のパイプライン処理装置において、第
１の命令である乗算命令ＭＵＬの演算結果はレジスタｒ
３に格納されると共に第２の命令である加算命令ＡＤＤ
の演算にも用いられる。

【００４６】第２の実施例のパイプライン処理装置は、
前述のように、第１の命令と第２の命令とを同時に実行
する。第１の命令のＩＦステージにおいては、第１の演
算装置２０ｃは第１の命令の読み出しを行い、次に、第
１の命令のＤＥＣステージにおいては、第１の演算装置
２０ｃは、第１の命令が乗算命令ＭＵＬであることを解
読すると共に、レジスタファイル１のレジスタ２ａ及び
２ｂに格納されているデータを乗算装置３ｃに入力す
る。次に、第１の命令のＥＸ１及びＥＸ２ステージにお
いては、第１の演算装置２０ｃの乗算装置３ｃは、２サ
イクルの時間を用して、レジスタファイル１のレジスタ
２ａから読み込まれたデータとレジスタファイル１のレ
ジスタ２ｂから読み込まれたデータとの乗算を行う。さ
らに、第１の命令のＥＸ２ステージにおいては、乗算の
演算結果を第１のＷＢステージ保持回路６ａとＷＢステ
ージ演算装置１０とに入力する。次に、第１の命令のＷ
Ｂステージにおいては、乗算の演算結果が第１のＷＢス
テージ保持回路６ａから第３の選択回路５ｃを経てレジ
スタファイル１に格納される。

【００４７】同様に、第２の命令のＩＦステージにおい
ては、第２の演算装置２０ｂは第２の命令の読み出しを
行い、第２の命令のＤＥＣステージにおいては、第２の
演算装置２０ｂは第２の命令が加算命令ＡＤＤであるこ
とを解読する。また、第１及び第２の命令はデータ依存
検出装置１１にも入力され、データ依存検出装置１１
は、第１の命令と第２の命令との間にデータ依存関係が
あるか否か、即ち、第１の命令である乗算命令ＭＵＬの
実行により得られる演算結果が、第２の命令である加算
命令ＡＤＤの演算において用いられるか否かを調べる。
データ依存検出装置１１は第１命令である乗算命令ＭＵ
Ｌと第２命令である加算命令ＡＤＤとの間にデータ依存
関係があることを検出すると制御装置１３に検出信号を
出力する。このように第１の命令と第２の命令との間に
データ依存関係がある場合には、第２の命令のＤＥＣス
テージにおいて、レジスタファイル１のレジスタ２ｄに
格納されているデータのみがＥＸステージ演算装置３ｂ
に読み出され、レジスタファイル１のレジスタ２ｃに格
納されているデータは読み出されない。

【００４８】そして、第２の命令のＥＸステージにおい
ては加算は行われず、次の第２の命令のＭＥＭステージ
において、ＥＸステージ演算装置３ｂに入力されたデー
タが第５の選択回路５ｅを経てＷＢステージ演算装置１
０に入力される。前述のように、第１の命令のＥＸ２ス
テージにおいて、第１の命令である乗算命令ＭＵＬの演
算結果がＷＢステージ演算装置１０に入力される。従っ
て、第２の命令のＷＢステージにおいて、ＷＢステージ
演算装置１０が加算を行なうことにより第２の命令であ
る加算命令ＡＤＤの演算結果が得られる。同じく、第２
の命令のＷＢステージにおいては、第２の命令である加
算命令ＡＤＤの演算結果がレジスタファイル１に格納さ
れる。

【００４９】以上のように、第２の実施例のパイプライ
ン処理装置においては、第１の命令が乗算命令ＭＵＬで
あり且つ第２の命令が加算命令ＡＤＤである場合に、デ
ータ依存検出装置１１が、第１の命令の演算結果が第２
の命令の演算に用いられるというデータ依存関係を検出
すると、第１の命令の演算結果が第２の演算装置２０ｂ
のＷＢステージ演算装置１０にも入力され、該ＷＢステ
ージ演算装置１０が、第２の命令におけるＥＸステージ
より後のＷＢステージにおいて第２の命令の加算を実行
するため、第２の命令においては実行待ちのステージを
設ける必要がない。

【００５０】なお、第１及び第２の実施例におけるパイ
プライン処理装置は、第１の命令と該第１の命令の次に
実行すべき第２の命令とを２つのパイプラインにより同
時にパイプライン処理するものであるが、第１の命令と
第２の命令とを１つのパイプラインによりパイプライン
処理する場合においても同様の効果を得るような構成が
可能である。

【００５１】

【発明の効果】以上説明したように、請求項１の発明に
係るパイプライン処理装置によると、第１の命令と該第
１の命令の次に実行すべき第２の命令との間のデータ依
存関係が検出されることにより、第２の命令の演算が該
第２の命令の実行ステージよりも後のステージにおいて
実行される。これにより、第２の命令の演算は、該第２
の命令の演算に必要なデータの取得が前記データ依存関
係により遅延しても、第２の命令の実行ステージよりも
後のステージにおいて実行されることができるため、第
２の命令の実行が待たされる時間が短縮されるので、パ
イプライン処理装置の処理速度を向上させることができ
る。

【００５２】請求項２の発明に係るパイプライン処理装
置によると、例えば、第１の命令が、その演算の実行時
間が第２の命令の演算の実行時間よりも長い乗算命令で
ある場合には、第１の命令と第２の命令との間のデータ
依存関係が検出されることにより、第１の命令の演算結
果がステージ演算手段にも入力され、該ステージ演算手
段が第２の命令の実行ステージよりも後のステージにお
いて第２の命令の演算を実行することができる。このた
め、第２の命令の演算は該第２の命令に実行待ちのステ
ージを設けることなく第１の命令と共に実行されること
ができる。

【００５３】請求項３の発明に係るパイプライン処理装
置によると、第１の命令はロード命令であるので、第１
の命令と第２の命令との間のデータ依存関係が検出され
ることにより、第１の命令においてロードすべきロード
データがステージ演算手段にも入力され、該ステージ演
算手段が第２の命令の実行ステージよりも後のステージ
において第２の命令の演算を実行することができる。こ
のため、第２の命令の演算は該第２の命令に実行待ちの
ステージを設けることなく第１の命令と共に実行される
ことができる。

【００５４】請求項４の発明に係るパイプライン処理装
置によると、第２の命令の演算は該第２の命令の実行ス
テージよりも後の書き込みステージにおいて実行するこ
とができる。このため、第２の命令の演算は該第２の命
令に実行待ちのステージを設けることなく実行されるこ
とができる。

【００５５】従って、パイプライン処理装置の処理速度
を著しく向上させることができる。

【００５６】また、請求項５の発明に係るパイプライン
処理装置によると、第１の命令と第２の命令とを同時に
パイプライン処理する際に、第１の命令と第２の命令と
の間のデータ依存関係が検出されることにより、第２の
命令の演算が該第２の命令の実行ステージよりも後のス
テージにおいて実行される。これにより、第２の命令の
演算は、該第２の命令の演算に必要なデータの取得が前
記データ依存関係により遅延しても、第２の命令の実行
ステージよりも後のステージにおいて第２の命令の演算
を実行することができる。このため、第２の命令の実行
が待たされる時間が短縮されるので、パイプライン処理
装置の処理速度を向上させることができる。

【００５７】請求項６の発明に係るパイプライン処理装
置によると、第１の命令と第２の命令とを同時にパイプ
ライン処理する際に、例えば、第１の命令が、その演算
の実行時間が第２の命令の演算の実行時間よりも長い乗
算命令である場合には、第１の命令と第２の命令との間
のデータ依存関係が検出されることにより、第１の命令
の演算結果が第２の演算装置のステージ演算手段にも入
力され、該ステージ演算手段が第２の命令の実行ステー
ジよりも後のステージにおいて第２の命令の演算を実行
することができる。このため、第２の命令の演算が該第
２の命令に実行待ちのステージを設けることなく第１の
命令と同時に実行されることができる。

【００５８】請求項７の発明に係るパイプライン処理装
置によると、第１の命令と第２の命令とを同時にパイプ
ライン処理する際に、第１の命令はロード命令であるの
で、第１の命令と第２の命令との間のデータ依存関係が
検出されることにより、第１の命令において第１の演算
装置にロードすべきロードデータが第２の演算装置のス
テージ演算手段にも入力され、該ステージ演算手段が第
２の命令の実行ステージよりも後のステージにおいて第
２の命令の演算を実行することができる。このため、第
２の命令の演算が該第２の命令に実行待ちのステージを
設けることなく第１の命令と同時に実行されることがで
きる。

【００５９】請求項８の発明に係るパイプライン処理装
置によると、第１の命令と第２の命令とを同時にパイプ
ライン処理する際に、第２の命令の演算は該第２の命令
の実行ステージよりも後の書き込みステージにおいて実
行することができる。このため、第２の命令の演算は該
第２の命令に実行待ちのステージを設けることなく第１
の命令と同時に実行されることができる。

【００６０】従って、パイプライン処理装置の処理速度
を著しく向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るパイプライン処理
装置を示すブロック図である。

【図２】上記第１の実施例に係るパイプライン処理装置
の動作を示す図である。

【図３】本発明の第２の実施例に係るパイプライン処理
装置を示すブロック図である。

【図４】上記第２の実施例に係るパイプライン処理装置
の動作を示す図である。

【図５】第１の従来例に係るパイプライン処理装置を示
すブロック図である。

【図６】上記第１の従来例に係るパイプライン処理装置
の動作を示す図である。

【図７】第２の従来例に係るパイプライン処理装置を示
すブロック図である。

【図８】上記第２の従来例に係るパイプライン処理装置
の動作を示す図である。

【符号の説明】

１ レジスタファイル ２ａ、２ｂ、２ｃ、２ｄ レジスタ ３ａ、３ｂ ＥＸステージ演算装置 ３ｃ 乗算装置 ４ａ、４ｂ ＭＥＭステージ保持回路 ５ａ、５ｂ、５ｃ、５ｄ、５ｅ 選択回路 ６ａ、６ｂ ＷＢステージ保持回路 ８ メモリ装置 １０ ＷＢステージ演算装置（書き込みステージ演算手
段） １１ データ依存検出装置（データ依存検出手段） １３ 制御装置（制御手段） ２０ａ 第１の演算装置 ２０ｂ 第２の演算装置

Claims (8)

【特許請求の範囲】
1. 【請求項１】 第１の命令と該第１の命令の次に実行す
   べき第２の命令とをそれぞれ複数のステージに分割して
   パイプライン処理するパイプライン処理装置であって、 上記第２の命令の実行ステージよりも後のステージにお
   いて上記第２の命令の演算を実行するステージ演算手段
   と、 上記第１の命令と上記第２の命令との間のデータ依存関
   係を検出するデータ依存検出手段と、 上記データ依存検出手段が上記データ依存関係を検出し
   た場合に上記第２の命令の演算を上記ステージ演算手段
   に実行させるように制御する制御手段とを備えているこ
   とを特徴とするパイプライン処理装置。
2. 【請求項２】 上記第１の命令は、該第１の命令の実行
   時間が上記第２の命令の実行時間と等しいかまたは上記
   第２の命令の実行時間よりも長い命令であることを特徴
   とする請求項１記載のパイプライン処理装置。
3. 【請求項３】 上記第１の命令はロード命令であること
   を特徴とする請求項２記載のパイプライン処理装置。
4. 【請求項４】 上記ステージ演算手段は、上記第２の命
   令の実行ステージよりも後の書き込みステージにおいて
   上記第２の命令の演算を実行する書き込みステージ演算
   手段であることを特徴とする請求項３記載のパイプライ
   ン処理装置。
5. 【請求項５】 第１の命令と該第１の命令の次に実行す
   べき第２の命令とをそれぞれ複数のステージに分割して
   同時にパイプライン処理するパイプライン処理装置であ
   って、 上記第１の命令をパイプライン処理する第１の演算装置
   と、 上記第２の命令をパイプライン処理する第２の演算装置
   と、 該第２の演算装置に設けられ、上記第２の命令の実行ス
   テージよりも後のステージにおいて上記第２の命令の演
   算を実行するステージ演算手段と、 上記第１の命令と上記第２の命令との間のデータ依存関
   係を検出するデータ依存検出手段と、 該データ依存検出手段が上記データ依存関係を検出した
   場合に上記第２の命令の演算を上記ステージ演算手段に
   実行させるように制御する制御手段とを備えていること
   を特徴とするパイプライン処理装置。
6. 【請求項６】 上記第１の命令は、該第１の命令の実行
   時間が上記第２の命令の実行時間と等しいかまたは上記
   第２の命令の実行時間よりも長い命令であることを特徴
   とする請求項５記載のパイプライン処理装置。
7. 【請求項７】 上記第１の命令はロード命令であること
   を特徴とする請求項６記載のパイプライン処理装置。
8. 【請求項８】 上記ステージ演算手段は、上記第２の命
   令の実行ステージよりも後の書き込みステージにおいて
   上記第２の命令の演算を実行する書き込みステージ演算
   手段であることを特徴とする請求項７記載のパイプライ
   ン処理装置。