JP2000305782A

JP2000305782A - 演算装置

Info

Publication number: JP2000305782A
Application number: JP11447499A
Authority: JP
Inventors: Tomochika Kaneki; 朋睦鹿子木
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-04-22
Filing date: 1999-04-22
Publication date: 2000-11-02

Abstract

(57)【要約】【課題】例外イネーブルフラグが０にセットされてお
り、レジスタハザードが起こった場合に、高速に演算を
実行する演算装置を提供することを目的とする。【解決手段】例外検出器は例外を検出し検出結果を出
力する。制御部はレジスタハザード信号を出力する。Ａ
ＮＤゲートは例外検出結果とレジスタハザード信号とを
入力として、論理和演算を実行する。この結果により、
レジスタから読み出したデータと例外用の固定値のどち
らか一方を選択することで、パイプラインを停止させる
ことなく演算を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、浮動小数点演算等
の演算実行ステージが複数サイクルからなるパイプライ
ン演算装置に関する。

【０００２】

【従来の技術】近年、半導体プロセスの微細化が進み、
システムを１つのチップに集積できるようになった。マ
イコンは、システム全体からみると、システムを構築す
る１つのパーツになる。システム全体を考えた場合、シ
ステムを構成するマイコン以外のパーツで行っていた処
理をマイコンで処理させたほうが、システム全体のチッ
プコストを安くできることがある。このため、マイコン
に様々な演算を実装するようになった。

【０００３】しかし、このような演算は、それまでのマ
イコンが行ってきた演算に対し、非常に多くの時間を必
要とする。マイコンの動作周波数を低下することなく、
機能拡張された演算を実行するためには、演算を複数の
実行ステージに分けて、パイプライン的に演算する方法
が一般的に知られている。

【０００４】図４に３つ実行ステージ（ＥＸ１〜ＥＸ
３）を持つ従来の演算装置の構成図を示す。同図におい
て、１０１はレジスタファイル、１０２〜１０４は３ス
テージで１つの演算を完了するパイプライン演算器、１
０５は演算器全体を制御する制御部、１０６はパイプラ
イン演算器１０４の出力を入力として、例外を検出する
例外検出器、１０７は例外検出器１０６の出力により演
算器１０４の出力又は例外用の固定値のどちらか一方を
選択し出力するセレクタ、１０８、１０９はレジスタフ
ァイルから読み出したデータ又はセレクタ１０７の出力
のどちらか一方を選択し出力するセレクタ、１１０、１
１１はそれぞれセレクタ１０８、１０９の出力を保持す
るパイプラインレジスタ、１１２、１１３はそれぞれパ
イプライン演算器１０２、１０３の出力を保持するパイ
プラインレジスタである。

【０００５】演算装置は、レジスタファイルから読み出
した２つのデータに対し、演算を行ない、その演算結果
をレジスタファイルに格納する。

【０００６】従来の演算装置について、単一命令を実行
した場合の動作について説明する。セレクタ１０８、１
０９は、レジスタファイルから読み出したデータを選択
し、パイプラインレジスタ１１０及び１１１はそれぞれ
セレクタ１０８及び１０９の出力を保持する。パイプラ
イン演算器１０２はパイプラインレジスタ１１０、１１
１に保持されたデータを入力として演算を実行し、演算
における第１の中間データを出力する。パイプラインレ
ジスタ１１２はパイプライン演算器１０２の出力である
第１の中間データを保持する。パイプライン演算器１０
３はパイプラインレジスタ１１２に保持されたデータを
入力として、演算を実行し、演算における第２の中間デ
ータを出力する。パイプラインレジスタ１１３はパイプ
ライン演算器１０３の出力である第２の中間データを保
持する。パイプライン演算器１０４はパイプラインレジ
スタ１１３に保持されたデータを入力として、演算を実
行し、演算結果を出力する。例外検出器１０６はパイプ
ライン演算器１０４の出力により例外信号を生成し、そ
の例外信号を制御部１０５とセレクタ１０７へ出力す
る。例外検出器１０６において例外を検出した場合、セ
レクタ１０７は例外用に用意された固定値を選択し出力
する。例外を検出しなかった場合、セレクタ１０７はパ
イプライン演算器１０４の演算結果を選択し出力する。
制御部１０５は内部に例外イネーブルフラグをもってお
り、これが１にセットされているときに例外検出器１０
６で例外を検出した場合は、実行中の命令を中止して例
外処理を行う。例外イネーブルフラグが０にセットされ
ている場合は、例外検出器１０６で例外を検出しても例
外処理を行わず、実行中の命令をそのまま続行する。例
外処理を行なわなかった場合、レジスタファイル１０１
は、セレクタ１０７の出力を保持し、演算を完了する。

【０００７】次に連続して命令を実行する場合に生じる
レジスタハザードとレジスタハザードによるペナルティ
を軽減するためのデータフォワーディングについて説明
する。

【０００８】まず、レジスタハザードについて説明す
る。先行する演算命令がレジスタファイル中のレジスタ
Ｄ０に書き込みを行い、後続する演算命令がレジスタＤ
０を読み出そうとする場合、先行する演算命令が完了す
るまで、後続演算命令はレジスタＤ０を読み出すことが
できず、制御部１０５により演算を停止させられる。こ
のレジスタ干渉がレジスタハザードである。演算の停止
は、パイプラインレジスタへデータを書き込まないこと
で行なう。また、レジスタハザードの検出は、先行演算
命令で使用するレジスタと後続演算命令で使用するレジ
スタを比較することで行なう。

【０００９】次にデータフォワーディングについて説明
する。データ読み出しはＤＥＣステージで行なわれ、レ
ジスタファイルへの書き込みはＷＢステージで行なわれ
る。したがって、レジスタハザードが起こった場合、後
続演算命令は、ＤＥＣステージにあり、先行演算命令は
ＥＸ１ステージにあるので、３サイクル（ＥＸ２〜Ｗ
Ｂ）の間、後続演算命令は停止させられる。しかし、先
行演算命令において、ＥＸ３ステージで演算結果が確定
しているので、ＥＸ３ステージでの演算結果を後続演算
命令が使用できるような機構を持つことで、レジスタハ
ザードによる３サイクルのペナルティを２サイクルにで
きる。このＥＸ３ステージからＤＥＣステージへデータ
を渡す機構をデータフォワーディングという。

【００１０】図５は、レジスタハザードを起こしている
場合の従来の演算装置のタイミング図である。同図にお
いて、先行演算命令は、レジスタＤ０とＤ１を読み出
し、演算ＯＰ１を実行し、レジスタＤ１に演算結果を書
き込む命令である。後続演算命令は、レジスタＤ１とＤ
２を読み出し、演算ＯＰ２を実行し、レジスタＤ２に演
算結果を書き込む命令である。図５に示すように先行演
算命令はＣ５のタイミングでレジスタＤ０を更新し命令
を完了する。後続演算命令は、先に述べたレジスタハザ
ードが起こっているので、演算の実行を停止させられ
る。セレクタ１０８及び１０９において、セレクタ１０
７の出力を選択することで、ＥＸ３からＤＥＣステージ
へデータフォワーディングを行ない、Ｃ４のタイミング
で、後続演算命令はレジスタの読み出しを完了し、Ｃ５
のタイミングで演算の実行を開始する。

【００１１】次に、制御部１０５の動作について説明す
る。制御部１０５は内部に例外イネーブルフラグを持っ
ており、例外イネーブルフラグが１にセットされてお
り、且つ、例外検出器１０６で例外を検出した場合、後
続の演算命令をキャンセルし、例外処理を行なう。この
ため、後続演算命令でレジスタハザードが起こっていて
も、その命令はキャンセルされるので、レジスタハザー
ドによる数サイクルのペナルティは生じない。

【００１２】例外処理には多くのサイクル数が必要とな
るため、一連の演算において途中の演算結果はどうでも
よく、最終の演算結果だけを高速に求める場合に、例外
イネーブルフラグを０にセットして一連の演算を実行す
る。このような場合は、例外検出器１０６で例外を検出
しても、制御部１０５は検出結果を受け付けず、当該の
命令を続行する。このため、演算装置は、例外検出器１
０６で例外を検出しても、例外が検出されない場合と同
様のサイクル数で演算を完了する。

【００１３】

【発明が解決しようとする課題】以上のような従来の演
算装置において、例外イネーブルフラグが０にセットさ
れており、レジスタハザードが起こった場合には、例外
検出器１０６の検出結果に関係なく、常に数サイクルの
ペナルティが生じてしまう。このために、高速に演算を
完了することができないとの課題があった。

【００１４】

【課題を解決するための手段】この課題を解決するた
め、請求項１記載の本発明は、Ｌ段のパイプラインステ
ージからなる演算装置において、演算データを保持する
レジスタファイルと、パイプラインステージのいずれか
のステージで例外を検出する検出手段と、前記レジスタ
ファイルから読み出したデータと任意の固定値のどちら
か一方を、前記検出手段の出力により選択的に出力する
セレクタとを備えることを特徴とする演算装置を備えた
ものである。

【００１５】請求項２記載の本発明は、Ｌ段のパイプラ
インステージからなる演算装置において、２Ｍ個の読み
出しポートとＭ個の書き込みポートをもつレジスタファ
イルと、前記レジスタファイルから読み出したデータ又
は任意の固定値のどちらか一方を、少なくとも一つの制
御信号により選択的に出力するセレクタと、前記セレク
タの出力を保持する第１の記憶素子と、前記第１の記憶
素子に保持されたデータを入力として演算を実行するＬ
−１段のパイプライン演算器と、パイプラインステージ
のいずれかのステージで例外を検出する例外検出器と、
パイプラインを制御する演算部と、前記例外検出器の出
力と前記制御部の出力を入力として前記セレクタの制御
信号を生成する手段と、前記パイプライン演算器の出力
を前記レジスタファイルの入力することを特徴とする演
算装置を備えたものである。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図１〜図３を用いて説明する。

【００１７】図１は、本発明の一実施の形態に係る演算
装置の概略構成を示したものである。図１において、１
はレジスタファイル、２〜４は３ステージで１つの演算
を完了するパイライン演算器、５は演算器全体を制御す
る制御部、７、８はレジスタファイルから読み出したデ
ータ又はパイプライン演算器４の出力のどちらか一方を
選択し出力するセレクタ、９、１０はそれぞれセレクタ
７、８の出力を又は例外用固定値のどちらか一方を選択
し出力するセレクタ、１１、１２はそれぞれセレクタ
９、１０の出力を保持するパイプラインレジスタ、６は
パイプラインレジスタ１１及び１２に保持されたデータ
を入力として、例外を検出しその結果を出力する例外検
出器、１６は例外検出器６の出力により、パイプライン
演算器２の出力又は例外用固定値のどちらか一方を選択
し出力するセレクタ、１３はセレクタ１６の出力を保持
するパイプラインレジスタ、１４はパイプライン演算器
３の出力を保持するパイプラインレジスタ、１５は制御
部５からの制御信号と例外検出器６の出力を入力として
論理積演算を行い、演算結果をセレクタ９、１０に出力
するＡＮＤゲートである。

【００１８】次に、本発明の詳細な構成について説明す
る。

【００１９】制御部５は内部に例外イネーブルフラグを
もっており、例外イネーブルフラグが″１″にセットさ
れており、且つ、例外検出器６の出力が″１″の場合、
実行中の命令を中止し、例外処理を行なう。例外イネー
ブルフラグが″０″のセットされている場合、例外検出
器６の結果を受け付けず、当該の命令を続行する。ま
た、制御部５は先行演算命令で書き込むレジスタと後続
演算命令で読み出すレジスタが同じ場合、ＡＮＤゲート
１５へ″１″を出力する。セレクタ７、８はデータフォ
ワーディングを行なう場合は、パイプライン演算器４の
出力を選択し、データフォワーディングを行なわない場
合は、レジスタファイルから読み出したデータを選択し
出力する。セレクタ９、１０は、ＡＮＤゲート１５の出
力が″１″の場合は例外用固定値を選択し、ＡＮＤゲー
ト１５の出力が″０″の場合は、それぞれ、セレクタ
７、８の出力を選択し、出力する。パイプラインレジス
タ１１及び１２はそれぞれセレクタ９、１０の出力を保
持する。パイプライン演算器２はパイプラインレジスタ
１１、１２に保持されたデータを入力として演算を実行
し、演算における第１の中間データを出力する。また、
例外検出器６もパイプラインレジスタ１１、１２に保持
されたデータを入力として演算を実行し、例外を検出し
た場合は″１″、例外を検出しなかった場合は″０″を
制御部５、ＡＮＤゲート１５、セレクタ１６へ出力す
る。セレクタ１６は例外検出器６の出力が″１″の場
合、例外用固定値を選択し、例外検出器６の出力が″
０″の場合は、パイプライン演算器２の出力を選択し出
力する。パイプラインレジスタ１３はセレクタ１６の出
力を保持する。パイプライン演算器３はパイプラインレ
ジスタ１３に保持されたデータを入力として、演算を実
行し、演算における第２の中間データを出力する。パイ
プラインレジスタ１４はパイプライン演算器３の出力で
ある第２の中間データを保持する。パイプライン演算器
４はパイプラインレジスタ１４に保持されたデータを入
力として、演算を実行し、演算結果を出力する。例外処
理を行なわない場合、レジスタファイル１はパイプライ
ン演算器４の出力を保持し、命令を完了する。

【００２０】ここで、例外検出器６の詳細な構成図を図
２に示す。説明の便宜上、例外検出については、非数
（ＮａＮ）とオーバーフロー（ＯＶＦ）を検出するもの
とする。図２において、２１はパイプラインレジスタ１
１に保持されたデータと非数を表すデータの比較を行う
比較器、２２はパイプラインレジスタ１２に保持された
データと非数を表すデータの比較を行う比較器、２３は
パイプラインレジスタ１１、１２に保持されたデータを
入力として加算を実行しその結果を出力する加算器、２
４は加算器２３の出力と無限大を表すデータの比較を行
う比較器、２５は比較器２１、２２、２４の出力を入力
として論理和演算を行うＯＲゲートである。比較器２１
及び２２はそれぞれパイプラインレジスタ１１、１２に
保持されたデータが非数の場合に″１″を出力する。デ
ータが非数でない場合は″０″を出力する。加算器２３
はパイプラインレジスタ１１、１２に保持されたデータ
を入力として、加算を実行し、その結果を出力する。こ
の加算結果が最大値を超えている場合、比較器２４は″
１″を出力する。加算結果が最大値を超えていない場
合、比較器２４は″０″を出力する。ＯＲゲート２５
は、比較器２１、２２、２４の出力の論理和演算を行う
ため、比較器２１、２２、２４の出力のうち、少なくと
もどれか一つが″１″ならば、ＯＲゲート２５の出力
は″１″となる。以上のように例外検出器６では非数と
無限大の例外を検出し、例外を検出した場合は″１″を
出力し、例外を検出しなかった場合は″０″を出力す
る。

【００２１】以上のように構成された演算装置につい
て、以下、その動作について説明する。例外イネーブル
フラグが″１″にセットされている場合、または、例外
検出器６で例外を検出しなかった場合は、従来の演算装
置と同じ動作なので説明は省略する。ここでは、例外イ
ネーブルフラグが″０″にセットされていて、先行演算
命令において、例外検出器６で例外を検出した場合につ
いて述べる。

【００２２】連続する命令を実行した場合、本発明の演
算装置のタイミング図を図３に示す。図３において、先
行演算命令は、レジスタＤ０とＤ１を読み出し、演算Ｏ
Ｐ１を実行し、レジスタＤ１に演算結果を書き込む命令
である。後続演算命令は、レジスタＤ１とＤ２を読み出
し、演算ＯＰ２を実行し、レジスタＤ２に演算結果を書
き込む命令である。

【００２３】まず、１サイクル目（Ｃ１）、ＤＥＣステ
ージで先行演算命令はレジスタファイルよりデータを読
み出し、そのデータをパイプラインレジスタ１１、１２
に保持する。

【００２４】２サイクル目（Ｃ２）、先行演算命令はＥ
Ｘ１ステージに進み、例外検出器６は例外を検出する。
これにより例外検出器６の出力は″１″となる。また、
同サイクルにおいて、後続演算命令はＤＥＣステージに
あり、レジスタファイルよりデータを読み出そうとす
る。先行演算命令の書き込みレジスタと後続演算命令の
読み出しレジスタが同じであるため、制御部５はＡＮＤ
ゲート１５に″１″を出力する。したがって、ＡＮＤゲ
ート１５の出力は″１″となり、セレクタ９、１０は例
外用固定値を選択し出力する。パイプラインレジスタ１
１、１２はセレクタ９、１０の出力を保持する。

【００２５】３サイクル目（Ｃ３）、後続演算命令はＥ
Ｘ１ステージにて、この例外用固定値を用い演算を実行
する。これにより、後続演算命令のレジスタハザードが
解消される。

【００２６】

【発明の効果】本発明の演算装置では、例外イネーブル
フラグが０にセットされている状態で、レジスタハザー
ドによるペナルティサイクルを削減できるという有利な
効果が得られる。

【００２７】また、制御部の例外イネーブルフラグが０
にセットされている場合、一連の命令を実行した後に、
最終的な演算結果を見ることで演算の途中で例外が起こ
ったかどうかを知ることができる。例外検出器は、例外
用の固定値を書き込んだレジスタを再度使用すると、必
ず例外を検出する。このように、演算結果が例外情報を
伝える役割をするため、一度例外検出器で例外を検出す
ると、一連の命令を実行中に頻繁に例外を検出すること
になる。これにより、本演算装置は、一連の命令を実行
した場合に大きな効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る演算装置の概略構成
図

【図２】本発明の実施の形態に係る例外検出器の詳細な
構成図

【図３】本発明の実施の形態に係るタイミング図

【図４】従来の演算装置の概略構成図

【図５】従来の演算装置のタイミング図

【符号の説明】

１レジスタファイル２、３、４パイプライン演算器５制御部６例外検出器７、８、９、１０セレクタ１１、１２、１３、１４パイプラインレジスタ１５ＡＮＤゲート

Claims

【特許請求の範囲】

【請求項１】Ｌ段のパイプラインステージからなる演
算装置において、演算データを保持するレジスタファイ
ルと、パイプラインステージのいずれかのステージで例
外を検出する検出手段と、前記レジスタファイルから読
み出したデータと任意の固定値のどちらか一方を、前記
検出手段の出力により選択的に出力するセレクタとを備
えることを特徴とする演算装置。
【請求項２】Ｌ段のパイプラインステージからなる演
算装置において、２Ｍ個の読み出しポートとＭ個の書き
込みポートをもつレジスタファイルと、前記レジスタフ
ァイルから読み出したデータ又は任意の固定値のどちら
か一方を、少なくとも一つの制御信号により選択的に出
力するセレクタと、前記セレクタの出力を保持する第１
の記憶素子と、前記第１の記憶素子に保持されたデータ
を入力として演算を実行するＬ−１段のパイプライン演
算器と、パイプラインステージのいずれかのステージで
例外を検出する例外検出器と、パイプラインを制御する
演算部と、前記例外検出器の出力と前記制御部の出力を
入力として前記セレクタの制御信号を生成する手段と、
前記パイプライン演算器の出力を前記レジスタファイル
の入力することを特徴とする請求項１記載の演算装置。