JPS59223846A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS59223846A JPS59223846A JP58098348A JP9834883A JPS59223846A JP S59223846 A JPS59223846 A JP S59223846A JP 58098348 A JP58098348 A JP 58098348A JP 9834883 A JP9834883 A JP 9834883A JP S59223846 A JPS59223846 A JP S59223846A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- microinstruction
- arithmetic
- stores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Image Generation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、格子状に分割された画像空間内に直線や曲線
を描画するために必要な演算を高速に実行する演算処理
装置に関するものである。
を描画するために必要な演算を高速に実行する演算処理
装置に関するものである。
従来例の構成とその問題点
近年、電子計算機による画像処理は、超小型計算機の普
及に伴ない急速にその応用範囲が広がっている。特に事
務処理業務分野における表作成、原稿編集、グラフの作
成等、計算機による画像処理、加工はその必要性が特に
大きくなっている。
及に伴ない急速にその応用範囲が広がっている。特に事
務処理業務分野における表作成、原稿編集、グラフの作
成等、計算機による画像処理、加工はその必要性が特に
大きくなっている。
その内でも格子状に分割された画像空間内に直線や曲線
を描画するだめの一手法として、従来よりデジタル微分
解析（以下、ＤＤＡと記す）による方法が知られている
。第１図、第２図及び第３図はこの方法を説明するため
のものである。
を描画するだめの一手法として、従来よりデジタル微分
解析（以下、ＤＤＡと記す）による方法が知られている
。第１図、第２図及び第３図はこの方法を説明するため
のものである。
第１図は傾きが−の直線りと、それに最も近い格子点の
うち直線りより下にある点（以下、近似点と記す）に丸
印を施したものである。格子の間隔を９とし、格子と直
、−の真の交点と近似点との間隔をｄ・ とすると、ｄ
ｉ＋１は により求めることができる。また、ｉ番目の近似点の右
隣９の近似点の萬さは、第（１）式の上段の場合ｉ番目
と同一とし、下段の場合格子間隔１つ分高くす九ば良い
。
うち直線りより下にある点（以下、近似点と記す）に丸
印を施したものである。格子の間隔を９とし、格子と直
、−の真の交点と近似点との間隔をｄ・ とすると、ｄ
ｉ＋１は により求めることができる。また、ｉ番目の近似点の右
隣９の近似点の萬さは、第（１）式の上段の場合ｉ番目
と同一とし、下段の場合格子間隔１つ分高くす九ば良い
。
第２図は第（１）式の計算を実行するためのフローチャ
ートである。最初にｄｌと１２の加算を行ない〔２１〕
、その結果がえより大きいか否かを調べ〔２２〕、大き
かった場合のみ加算結果よ！ｌ１２を減する〔２３〕と
いう計算を繰返し実行することにより、近似点を次々と
求めていくことができる。また第３図のように、直線り
に最も近い格子点を求めるためには、第２のフローチャ
ートにおいて、ｎ℃ 初期値ｄ。をπとするだけで良い。
ートである。最初にｄｌと１２の加算を行ない〔２１〕
、その結果がえより大きいか否かを調べ〔２２〕、大き
かった場合のみ加算結果よ！ｌ１２を減する〔２３〕と
いう計算を繰返し実行することにより、近似点を次々と
求めていくことができる。また第３図のように、直線り
に最も近い格子点を求めるためには、第２のフローチャ
ートにおいて、ｎ℃ 初期値ｄ。をπとするだけで良い。
第４図は第２図のフローチャートを実行する従来の演算
処理装置を示したものである。以下、この装置で第（１
）式の計算を実行する場合について説明する。第４図に
おいて、４０１は主記憶装置、４０２はメモリバス、４
０３はプロセッサの内部バスである。機械語命令が記憶
装置４０１から読み出され、機械語命令レジスタ（以下
、ＩＲと記す）４０４に格納されると、その命令がどの
ような命令であるかがマツピングＰＬＡ（以下、ｔＪＰ
ＬＡという）４０５によって解釈さｎｌその機械語命令
に対応するマイクロプログラムの先頭アドレスがＭＰＬ
Ａ４０５より出力される。このアドレス情報はマルチプ
レクサ４０６を介し制御記憶アドレスレジスタ（以下、
ＣＭＡＭと記す）４０７に格納される。ＣＭＡＭ４０７
の出力制御記憶部４０８（以下、ＣＭと記す）にアドレ
スとして入力さ扛、機械語命令に対応したマイクロ命令
が読み出さ扛、マイクロ命令レジスタ（以下、ＭＩＲと
記す）４０９へ格納される。Ｍ Ｉ １（４０９に保持
されているマイクロ命令は、マイクロ命令デコーダ（以
下、ＭＤＥＣと記す）４１ｏにより復号され、レジスタ
ファイル（以下、ＲＦと記す）４１８や、演算器（以下
、ＡＬＵと記すン４１５等を制御する信号が生成される
。ＣＭＡＭ４０７の出力は、インクリメンタ４１１によ
り、１だけ増加し、再びＣＭＡＭ４０−ｒに格納するこ
とができるようになっており、０Ｍ４０８の連続したア
ドレスに記憶されているマイクロ命令を次々に起動する
ことができる。また、ｉｖｉ Ｉ Ｒ４０９から出力さ
れている信号４１２イ をマルチプレクサ４０６が選択することにより、マイク
ロプログラムの分岐ができるようになっている。さらに
マルチプレクサ４０６の選択動作を信号４１８で制御す
ることにより条件分岐が可能である。
処理装置を示したものである。以下、この装置で第（１
）式の計算を実行する場合について説明する。第４図に
おいて、４０１は主記憶装置、４０２はメモリバス、４
０３はプロセッサの内部バスである。機械語命令が記憶
装置４０１から読み出され、機械語命令レジスタ（以下
、ＩＲと記す）４０４に格納されると、その命令がどの
ような命令であるかがマツピングＰＬＡ（以下、ｔＪＰ
ＬＡという）４０５によって解釈さｎｌその機械語命令
に対応するマイクロプログラムの先頭アドレスがＭＰＬ
Ａ４０５より出力される。このアドレス情報はマルチプ
レクサ４０６を介し制御記憶アドレスレジスタ（以下、
ＣＭＡＭと記す）４０７に格納される。ＣＭＡＭ４０７
の出力制御記憶部４０８（以下、ＣＭと記す）にアドレ
スとして入力さ扛、機械語命令に対応したマイクロ命令
が読み出さ扛、マイクロ命令レジスタ（以下、ＭＩＲと
記す）４０９へ格納される。Ｍ Ｉ １（４０９に保持
されているマイクロ命令は、マイクロ命令デコーダ（以
下、ＭＤＥＣと記す）４１ｏにより復号され、レジスタ
ファイル（以下、ＲＦと記す）４１８や、演算器（以下
、ＡＬＵと記すン４１５等を制御する信号が生成される
。ＣＭＡＭ４０７の出力は、インクリメンタ４１１によ
り、１だけ増加し、再びＣＭＡＭ４０−ｒに格納するこ
とができるようになっており、０Ｍ４０８の連続したア
ドレスに記憶されているマイクロ命令を次々に起動する
ことができる。また、ｉｖｉ Ｉ Ｒ４０９から出力さ
れている信号４１２イ をマルチプレクサ４０６が選択することにより、マイク
ロプログラムの分岐ができるようになっている。さらに
マルチプレクサ４０６の選択動作を信号４１８で制御す
ることにより条件分岐が可能である。
なお４１３および４１４はＡＬＵ４１５の入力となるデ
ータを一時的に保持しておくレジスタ（以下、ＡＲ，Ｂ
Ｒと記す）、４１６は演算における最上位からの桁上げ
情報を保持しておくレジスタ（以下、ＣＲＹと記す）、
４１７はＣＩ（Ｙ４１６の値をマルチプレクサ４０６へ
云える信号線である。
ータを一時的に保持しておくレジスタ（以下、ＡＲ，Ｂ
Ｒと記す）、４１６は演算における最上位からの桁上げ
情報を保持しておくレジスタ（以下、ＣＲＹと記す）、
４１７はＣＩ（Ｙ４１６の値をマルチプレクサ４０６へ
云える信号線である。
上記のような構成において、第２図に示したようなフロ
ーチャートの計算をｌＲ４０４に対して起動する機械語
命令が格納された場合におけるマイクロプログラムのフ
ローの一例が第６図に示すようなものである。即ち、第
２１におけるーＬ。
ーチャートの計算をｌＲ４０４に対して起動する機械語
命令が格納された場合におけるマイクロプログラムのフ
ローの一例が第６図に示すようなものである。即ち、第
２１におけるーＬ。
ｆｉ 、 ｄ、の各パラメータは、レジスタファイル４
１８の中の各−語Ｐ、Ｑ、Ｒなるレジスタに保持されて
いるとすると、第５図の処理ブロックｒ−ｔｓ１］ 、
［５２］により、残余と増分との加算、即ち第２図の
処理ブロック〔２１〕が実行され、処理ブロック［５３
］、［５４］により、残余から格子間隔の減算が行なわ
れる。この後、判断機能ブロック〔６５〕により、減算
結果の正負が判定され、負であった場合には処理ブロッ
ク［ｃｓ６１ 、 ［５７］によって、残余に格子間隔
が足し戻される。判断機能ブロック〔５５〕によって、
減算結果が正であると判定され、処理ブロック［６６］
、［５７］を省略する動作は、信号４１８の値に応じて
、マルチプレクサ４０６が、インクリメンタ４１１の出
力または信号４１２のいづれか一方を選択することによ
り実現される。
１８の中の各−語Ｐ、Ｑ、Ｒなるレジスタに保持されて
いるとすると、第５図の処理ブロックｒ−ｔｓ１］ 、
［５２］により、残余と増分との加算、即ち第２図の
処理ブロック〔２１〕が実行され、処理ブロック［５３
］、［５４］により、残余から格子間隔の減算が行なわ
れる。この後、判断機能ブロック〔６５〕により、減算
結果の正負が判定され、負であった場合には処理ブロッ
ク［ｃｓ６１ 、 ［５７］によって、残余に格子間隔
が足し戻される。判断機能ブロック〔５５〕によって、
減算結果が正であると判定され、処理ブロック［６６］
、［５７］を省略する動作は、信号４１８の値に応じて
、マルチプレクサ４０６が、インクリメンタ４１１の出
力または信号４１２のいづれか一方を選択することによ
り実現される。
しかしながら以上のような構成では、必ず“マイクロ命
令レベルの条件分岐が必要であり、そのため過大な実行
時間が必要であった。
令レベルの条件分岐が必要であり、そのため過大な実行
時間が必要であった。
発明の目的
本発明は上記欠点に鑑み、デジタル微分解析計算に頻繁
に出現するような計算を簡単かつ高速に実行できる演算
処理装置を提供するものである。
に出現するような計算を簡単かつ高速に実行できる演算
処理装置を提供するものである。
発明の構成
本発明は上記目的を達するために、演算手段により生成
さｎる条件情報の値によって、前記演算手段から出力さ
れる演算結果を演算結果格納手段に格納するか否かを制
御することにより、演算結果を条件とするような条件付
き演算を高速に処理するものである。
さｎる条件情報の値によって、前記演算手段から出力さ
れる演算結果を演算結果格納手段に格納するか否かを制
御することにより、演算結果を条件とするような条件付
き演算を高速に処理するものである。
実施例の説明
以下図面を参照しながら、本発明の一実施例について説
明する。
明する。
第６図は本発明の一実施例における演算処理装置のブロ
ック結線を示すものである。
ック結線を示すものである。
第６図において、６０１はメモリバス６０２及びプロセ
ッサ内部バス６０３を介して機械語命令レジスタ（以下
ＩＲと記す〕６ｏ４に機械語命令を格納する主記憶装置
、６０６はＩ Ｒ６０４に格納された命令を解釈すると
ともに、その命令に対応するマイクロプログラムの先頭
アドレスをマルチプレクサ６０６［送出するマツピング
ＰＬＡ（以下、ＭＰＬＡと記す）、６０７はマルチプレ
クサ６０６を介してＭｋ’ＬＡ６０５から送出されたア
ドレス情報を一時記憶する制御記憶レジスタ（以下、Ｃ
ＭＡ Ｒと記す）、ｅｏａはＣＭＡＡｅＯＴに記憶され
ているアドレス情報から機械語命令に対応したマイクロ
命令ｋｍみ出すとともに、マイクロ命令レジスタ（以下
、ＭＩＲと記す）６０９に一時格納す仝制御記憶部（以
下、ＣＭと記す）、６１０ｉｄＭＩＲ６０９に一時記憶
されているマイクロ命令を復号するとともに、レジスタ
ファイル（以下、ＲＦと記す）、６１８や演算器Ｃ以下
、ＡＬＵと記す）４１５等を制御する信号を生成するマ
イクロ命令デコーダＣ以下、ＭＤＥＣと記す）である。
ッサ内部バス６０３を介して機械語命令レジスタ（以下
ＩＲと記す〕６ｏ４に機械語命令を格納する主記憶装置
、６０６はＩ Ｒ６０４に格納された命令を解釈すると
ともに、その命令に対応するマイクロプログラムの先頭
アドレスをマルチプレクサ６０６［送出するマツピング
ＰＬＡ（以下、ＭＰＬＡと記す）、６０７はマルチプレ
クサ６０６を介してＭｋ’ＬＡ６０５から送出されたア
ドレス情報を一時記憶する制御記憶レジスタ（以下、Ｃ
ＭＡ Ｒと記す）、ｅｏａはＣＭＡＡｅＯＴに記憶され
ているアドレス情報から機械語命令に対応したマイクロ
命令ｋｍみ出すとともに、マイクロ命令レジスタ（以下
、ＭＩＲと記す）６０９に一時格納す仝制御記憶部（以
下、ＣＭと記す）、６１０ｉｄＭＩＲ６０９に一時記憶
されているマイクロ命令を復号するとともに、レジスタ
ファイル（以下、ＲＦと記す）、６１８や演算器Ｃ以下
、ＡＬＵと記す）４１５等を制御する信号を生成するマ
イクロ命令デコーダＣ以下、ＭＤＥＣと記す）である。
６１１はＣＭＡＲ６０７の出力を１だけ増加するインク
リメンタで、再びＣＭＡＲ６０７にマルチプレクサ６０
６’ｉ介して送出することにより、０Ｍ６０８の連続し
たアドレスに記憶されているマイクロ命令を次々と起動
することができる。 ６１３，６１４はＡＬＵ６１５の
入力となる情報を一時記憶しているレジスタＣ以下、Ａ
Ｒ，ＢＲと記す）、６１６ばＡＬＵ６１５の演算におけ
る最上位からの桁上 １げ情報全保持す
るレジスタ（以下、ＣＲＹと記す）である。
リメンタで、再びＣＭＡＲ６０７にマルチプレクサ６０
６’ｉ介して送出することにより、０Ｍ６０８の連続し
たアドレスに記憶されているマイクロ命令を次々と起動
することができる。 ６１３，６１４はＡＬＵ６１５の
入力となる情報を一時記憶しているレジスタＣ以下、Ａ
Ｒ，ＢＲと記す）、６１６ばＡＬＵ６１５の演算におけ
る最上位からの桁上 １げ情報全保持す
るレジスタ（以下、ＣＲＹと記す）である。
以上説明した構成は第４図で示した構成４０１〜４１８
と同様のものである。第４図の構成と異なる点は、ＣＲ
Ｙ６１６の桁上げ情報６１７をマルチプレクサ６０６に
送出するとともに、ＲＦ ６１８にも送出するように構
成した点である０以上のような構成によれば１条件付き
減算命令がＭＩ Ｒ６０９に格納されると、ＡＬＵ６１
５は通常の減算命令と同一の演算全実行し、その結果を
内部バス６０３へ出力するが、内部バス上のデータがＲ
Ｆｅ１ Ｂの中のレジスタに書き込まれるか否かは、桁
上げ情報６１７の値に依存する。すなわち桁上げ情報６
１７が１”のときは通常の減算命令と同様、内部バス６
０３上のデータがＲＦｅ１７内のレジスタへ書き込まれ
るが、桁上げ情報６１７が”Ｏ”のときは書き込まれな
い０桁上げ先見方式によれば、演算結果より先に桁上げ
情報を検出することが可能であり、演算結果は内部バス
を経てレジスタファイルへ到達するため遅延が生ずるた
め、桁上げ情報として、現在ＡＬＵ６１６によって実行
されつつある演算の桁上げ情報６１７を使用することは
可能である。従って第６図の装置により実行されようと
している演算の結果を条件とする条件付き演算命令を処
理することができる。
と同様のものである。第４図の構成と異なる点は、ＣＲ
Ｙ６１６の桁上げ情報６１７をマルチプレクサ６０６に
送出するとともに、ＲＦ ６１８にも送出するように構
成した点である０以上のような構成によれば１条件付き
減算命令がＭＩ Ｒ６０９に格納されると、ＡＬＵ６１
５は通常の減算命令と同一の演算全実行し、その結果を
内部バス６０３へ出力するが、内部バス上のデータがＲ
Ｆｅ１ Ｂの中のレジスタに書き込まれるか否かは、桁
上げ情報６１７の値に依存する。すなわち桁上げ情報６
１７が１”のときは通常の減算命令と同様、内部バス６
０３上のデータがＲＦｅ１７内のレジスタへ書き込まれ
るが、桁上げ情報６１７が”Ｏ”のときは書き込まれな
い０桁上げ先見方式によれば、演算結果より先に桁上げ
情報を検出することが可能であり、演算結果は内部バス
を経てレジスタファイルへ到達するため遅延が生ずるた
め、桁上げ情報として、現在ＡＬＵ６１６によって実行
されつつある演算の桁上げ情報６１７を使用することは
可能である。従って第６図の装置により実行されようと
している演算の結果を条件とする条件付き演算命令を処
理することができる。
このような条件付き減算命令を第５図に示した処理ブロ
ック〔６４〕のかわシに使用することにより、処理ブロ
ック〔５６〕〜〔６７〕を省略することができる。これ
により、条件分岐命令の実行も不要となることによシ、
第２図に示した装置で生じる処理時間を短縮することが
できる。
ック〔６４〕のかわシに使用することにより、処理ブロ
ック〔５６〕〜〔６７〕を省略することができる。これ
により、条件分岐命令の実行も不要となることによシ、
第２図に示した装置で生じる処理時間を短縮することが
できる。
なお、以下ＲＦ６１８の構成をさらに詳細に説明する。
第７図はＲＦ６１ｓの構成を示す回路図である。
第７図において、７０１は桁上げ情報で、第６図の６１
７に対応する。７０２はマイクロ命令レジスタの内容が
条件付き演算命令であることを表示する信号で、第６図
のＤＦＣｅｌｏで生成される信号である。７０３．７０
４はレジスタファイルの書き込み及び読み出しのタイミ
ング信号、７０５はＲＦｅ５１８がマイクロ命令のオペ
ランドとなっていることを示す信号、７０６及び７０７
はそれぞれ、ＲＦｅｌａの読み出し及び書き込み動作の
許可信号、７１５と７１６は負荷トランジスタ７１３
、７１４により通常高レベルになっているが、信号７０
７が高レベルになると、トランジスタ７１１及び７１２
が導通状態となシ、バス上のデータの値に応じてトラン
ジスタ７０９と７１０のいずれか一方が導通状態になっ
ているため、信号７１５と７１６のいずれか一方が低レ
ベルとなる。このときアドレスデコーダ７１７から出方
されたアドレス信号のうち、たとえば信号７１８が１＃
であると、トランジスタ７１９と了２ｏとが導通となり
バス上の情報が記憶セルフ２１に格納される。
７に対応する。７０２はマイクロ命令レジスタの内容が
条件付き演算命令であることを表示する信号で、第６図
のＤＦＣｅｌｏで生成される信号である。７０３．７０
４はレジスタファイルの書き込み及び読み出しのタイミ
ング信号、７０５はＲＦｅ５１８がマイクロ命令のオペ
ランドとなっていることを示す信号、７０６及び７０７
はそれぞれ、ＲＦｅｌａの読み出し及び書き込み動作の
許可信号、７１５と７１６は負荷トランジスタ７１３
、７１４により通常高レベルになっているが、信号７０
７が高レベルになると、トランジスタ７１１及び７１２
が導通状態となシ、バス上のデータの値に応じてトラン
ジスタ７０９と７１０のいずれか一方が導通状態になっ
ているため、信号７１５と７１６のいずれか一方が低レ
ベルとなる。このときアドレスデコーダ７１７から出方
されたアドレス信号のうち、たとえば信号７１８が１＃
であると、トランジスタ７１９と了２ｏとが導通となり
バス上の情報が記憶セルフ２１に格納される。
以上のような構成にょシ、条件付き演算命令の実行中、
すなわち信号７０２が′０”のときは桁上げ情報信号７
０１がｏ″であれば信号７０６゜７０７は′１″′とな
りうるが、７ｏ１が。であれば信号７０６．７０７は１
″となることはなく書き込み動作は起こらない。
すなわち信号７０２が′０”のときは桁上げ情報信号７
０１がｏ″であれば信号７０６゜７０７は′１″′とな
りうるが、７ｏ１が。であれば信号７０６．７０７は１
″となることはなく書き込み動作は起こらない。
なお第６図に示したＡＬＵ６１５の出力に、第８図に示
すようにマルチプレクサＳＯＯを設け、このマルチプレ
クサ８００を桁上げ１宵報６１７で制御するよう構成し
てもよい。
すようにマルチプレクサＳＯＯを設け、このマルチプレ
クサ８００を桁上げ１宵報６１７で制御するよう構成し
てもよい。
発明の効果
以上のように本発明は演算手段により生成される条件情
報の値によって前記演算手段から出力される演算結果を
演算結果格納手段に格納するか否かを制御するよう構成
することにより、実行すべき演算の結果を条件として条
件付き演算命令を簡単かつ高速に実行できるようになり
、これによりデジタル微分解析のマルゴリズムに頻繁に
出現する演算を高速に実行することができ、その効果は
大なるものがある。
報の値によって前記演算手段から出力される演算結果を
演算結果格納手段に格納するか否かを制御するよう構成
することにより、実行すべき演算の結果を条件として条
件付き演算命令を簡単かつ高速に実行できるようになり
、これによりデジタル微分解析のマルゴリズムに頻繁に
出現する演算を高速に実行することができ、その効果は
大なるものがある。
第１図及び第３図はデジタル微分解析を説明するだめの
図、第２図は同デジタル微分解析の処理過程を示すフロ
ーチャート、第４図は従来のデジタル微分解析を行なう
演算処理装置のブロック結線図、第５図は同装置の処理
過程を示すフローチャート、第６図は本発明の一実施例
における演算処理装置のブロック結線図、第７図は同装
置の要部回路図、第８図は本発明の他の実施例における
演算処理装置の要部ブロック結線図である。 ６１５・・・・・・演算器、６１６・旧・・レジスタ
６１８・・・・・・レジスタファイル。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 ’７１← 。 第２図 第３図 第４図 第５図 第６図 第 ７ 図 βυＳ 第８図 ΔρＪ 手続補正書 昭和６９年３ 月 ｌ 日 曽 特許庁長官殿 ■事件の表示 昭和５８年１′４“許願第９８３４８号２発明の名称 演算処理装置 ３補正をする者 事件との開係 特 許 出 願 人
任 所 大阪府門真市大字門真１００６番地名 称
（５８２）松下電器産業株式会社代表者 山
下 俊 彦 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ン一＠９．−９・−二一一一 ６、補正の内容 （１）明細書第４頁第３行の［出力制御記憶部４０８」
を「出力は制御記憶部４０８」に補正します。 （２）同第６頁第１行及び同第６頁第７行の「信号４１
８」を「信号４１７」に補正します。 （（ロ）同第８頁第７行の「記す）、６１８Ｊを［記す
）６１８Ｊに補正します。 （４）同第８頁第８行の「４１６等を」を「６１５等を
」に補正します。 （６）同第９頁第１３行の「ＲＦ６１７」を「ＲＦ６１
８」に補正します。 （６）同第１０頁第１６行の「ＤＦＣ６１ｏ」を［ＤＥ
ｃｅｌｏＪに補正します。 （７）同第１０頁第８行の「第２図」を「第４図」に補
正します。 （８）同第１１頁第１６行の「信号７０６．Ｊを「信号
」に補正します。 （９）同第１１頁第１８行の［信号７０６，７０７Ｊを
「信号７ｏ７」に補正します。
図、第２図は同デジタル微分解析の処理過程を示すフロ
ーチャート、第４図は従来のデジタル微分解析を行なう
演算処理装置のブロック結線図、第５図は同装置の処理
過程を示すフローチャート、第６図は本発明の一実施例
における演算処理装置のブロック結線図、第７図は同装
置の要部回路図、第８図は本発明の他の実施例における
演算処理装置の要部ブロック結線図である。 ６１５・・・・・・演算器、６１６・旧・・レジスタ
６１８・・・・・・レジスタファイル。 代理人の氏名 弁理士 中 尾 敏 男 はが１名第１
図 ’７１← 。 第２図 第３図 第４図 第５図 第６図 第 ７ 図 βυＳ 第８図 ΔρＪ 手続補正書 昭和６９年３ 月 ｌ 日 曽 特許庁長官殿 ■事件の表示 昭和５８年１′４“許願第９８３４８号２発明の名称 演算処理装置 ３補正をする者 事件との開係 特 許 出 願 人
任 所 大阪府門真市大字門真１００６番地名 称
（５８２）松下電器産業株式会社代表者 山
下 俊 彦 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ン一＠９．−９・−二一一一 ６、補正の内容 （１）明細書第４頁第３行の［出力制御記憶部４０８」
を「出力は制御記憶部４０８」に補正します。 （２）同第６頁第１行及び同第６頁第７行の「信号４１
８」を「信号４１７」に補正します。 （（ロ）同第８頁第７行の「記す）、６１８Ｊを［記す
）６１８Ｊに補正します。 （４）同第８頁第８行の「４１６等を」を「６１５等を
」に補正します。 （６）同第９頁第１３行の「ＲＦ６１７」を「ＲＦ６１
８」に補正します。 （６）同第１０頁第１６行の「ＤＦＣ６１ｏ」を［ＤＥ
ｃｅｌｏＪに補正します。 （７）同第１０頁第８行の「第２図」を「第４図」に補
正します。 （８）同第１１頁第１６行の「信号７０６．Ｊを「信号
」に補正します。 （９）同第１１頁第１８行の［信号７０６，７０７Ｊを
「信号７ｏ７」に補正します。
Claims (1)
- 演算結果を条件とする条件付き演算を行なう演算手段と
、前記演算手段の演算結果によシ条件として生じた条件
情報を保持する条件情報保持手段と、前記条件情報の値
に応じて、前記演算手段の演算結果を格納する演算結果
格納手段とを具備した演算処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098348A JPS59223846A (ja) | 1983-06-02 | 1983-06-02 | 演算処理装置 |
| DE19843418624 DE3418624A1 (de) | 1983-05-19 | 1984-05-18 | Verfahren und einrichtung zur bilddatenverarbeitung unter anwendung von additions- und subtraktionsvorgaengen |
| US06/612,010 US4602346A (en) | 1983-05-19 | 1984-05-18 | Method and apparatus for processing image data using sum and subtract operations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58098348A JPS59223846A (ja) | 1983-06-02 | 1983-06-02 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223846A true JPS59223846A (ja) | 1984-12-15 |
Family
ID=14217391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58098348A Pending JPS59223846A (ja) | 1983-05-19 | 1983-06-02 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223846A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122747A (ja) * | 1984-11-14 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理装置 |
| JPH01109484A (ja) * | 1987-10-22 | 1989-04-26 | Iizeru:Kk | 画像処理方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394724A (en) * | 1976-12-20 | 1978-08-19 | Ibm | Device for vectoring raster scanning data |
| JPS5739472A (en) * | 1980-08-18 | 1982-03-04 | Hitachi Ltd | Operation system of digital differential analyzer |
| JPS5773455A (en) * | 1980-10-25 | 1982-05-08 | Hitachi Denshi Ltd | Overscale process system of digital differential analyzer |
-
1983
- 1983-06-02 JP JP58098348A patent/JPS59223846A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394724A (en) * | 1976-12-20 | 1978-08-19 | Ibm | Device for vectoring raster scanning data |
| JPS5739472A (en) * | 1980-08-18 | 1982-03-04 | Hitachi Ltd | Operation system of digital differential analyzer |
| JPS5773455A (en) * | 1980-10-25 | 1982-05-08 | Hitachi Denshi Ltd | Overscale process system of digital differential analyzer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122747A (ja) * | 1984-11-14 | 1986-06-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理装置 |
| JPH01109484A (ja) * | 1987-10-22 | 1989-04-26 | Iizeru:Kk | 画像処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4187539A (en) | Pipelined data processing system with centralized microprogram control | |
| JP2539199B2 (ja) | デジタルプロセッサ制御装置 | |
| US5212662A (en) | Floating point arithmetic two cycle data flow | |
| JPS6217252B2 (ja) | ||
| JP2840444B2 (ja) | 算術パイプラインをオペレーティングする方法及びデータプロセッシング装置 | |
| JPH0248931B2 (ja) | ||
| US4954947A (en) | Instruction processor for processing branch instruction at high speed | |
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPH03271829A (ja) | 情報処理装置 | |
| JPH0222413B2 (ja) | ||
| JP2856784B2 (ja) | 電子計算機 | |
| JP3088956B2 (ja) | 演算装置 | |
| JPS6389930A (ja) | マイクロプログラム制御装置 | |
| JPS623345A (ja) | 割込方式 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPS6155731A (ja) | コンデイシヨンコ−ド判定機能を備えるプロセツサ | |
| JPS6028014B2 (ja) | マイクロプロセツサ | |
| JPH0338613B2 (ja) | ||
| JPH0619713B2 (ja) | 論理型デ−タ処理装置 | |
| JPS6031646A (ja) | デ−タ処理装置 | |
| JPH0517574B2 (ja) | ||
| JPS6149695B2 (ja) | ||
| JPH0424731B2 (ja) | ||
| JPH0588890A (ja) | データ処理方法 |