JPH0424731B2 - - Google Patents
Info
- Publication number
- JPH0424731B2 JPH0424731B2 JP59171761A JP17176184A JPH0424731B2 JP H0424731 B2 JPH0424731 B2 JP H0424731B2 JP 59171761 A JP59171761 A JP 59171761A JP 17176184 A JP17176184 A JP 17176184A JP H0424731 B2 JPH0424731 B2 JP H0424731B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processing
- conditional branch
- microinstruction
- conditional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 14
- 230000010365 information processing Effects 0.000 claims description 6
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 238000003672 processing method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
- G06F9/262—Arrangements for next microinstruction selection
- G06F9/264—Microinstruction selection based on results of processing
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、パイプライン処理を制御する情報処
理装置における命令の条件分岐制御方法、特に、
処理フロー中の命令のデコード処理と次の命令の
フエツチ処理とが同時に実行されるパイプライン
処理を制御する情報処理装置におけるマイクロ命
令の条件分岐制御方法に関する。
理装置における命令の条件分岐制御方法、特に、
処理フロー中の命令のデコード処理と次の命令の
フエツチ処理とが同時に実行されるパイプライン
処理を制御する情報処理装置におけるマイクロ命
令の条件分岐制御方法に関する。
マイクロ命令による従来のパイプライン処理方
式を例にとつて説明すると、従来のマイクロ命令
によるパイプライン処理方式は、第３図に示すよ
うに、複数の処理フローPF1，PF2，……が異な
る内容の処理サイクルを時間的にオーバーラツプ
させて並列処理を行つている。
式を例にとつて説明すると、従来のマイクロ命令
によるパイプライン処理方式は、第３図に示すよ
うに、複数の処理フローPF1，PF2，……が異な
る内容の処理サイクルを時間的にオーバーラツプ
させて並列処理を行つている。
各処理フローPF1，PF2，……においては、Ｓ
サイクルで命令のフエツチを行ない、Ｄサイクル
で読み出された命令のデコードを行い、Ａサイク
ルでオペランドアドレス計算を行い、Ｔサイクル
でそのアドレスのアドレス変換を行い、Ｂサイク
ルでバツフアのアクセスを行い、Ｅサイクルで読
み出した内容に対して処理を実行し、Ｗサイクル
で処理結果の書き込みを行う。
サイクルで命令のフエツチを行ない、Ｄサイクル
で読み出された命令のデコードを行い、Ａサイク
ルでオペランドアドレス計算を行い、Ｔサイクル
でそのアドレスのアドレス変換を行い、Ｂサイク
ルでバツフアのアクセスを行い、Ｅサイクルで読
み出した内容に対して処理を実行し、Ｗサイクル
で処理結果の書き込みを行う。
各処理フローPF1，PF2等における各Ａ〜Ｗの
サイクルの処理内容は異るが、従来技術及び本発
明の技術内容の説明においては、それらを区別す
る必要はないので、以下同じサイクルには同じ符
号を付して説明する。
サイクルの処理内容は異るが、従来技術及び本発
明の技術内容の説明においては、それらを区別す
る必要はないので、以下同じサイクルには同じ符
号を付して説明する。
ところで、パイプライン処理をマイクロプログ
ラムで制御する場合、マイクロ命令の次のマイク
ロ命令のアドレス決定及び次のマイクロ命令の読
出しは、図示のように、各パイプライン処理フロ
ーの先頭サイクルS1．S2等で行われる。
ラムで制御する場合、マイクロ命令の次のマイク
ロ命令のアドレス決定及び次のマイクロ命令の読
出しは、図示のように、各パイプライン処理フロ
ーの先頭サイクルS1．S2等で行われる。
一方、マイクロ命令の条件分岐に用いる条件は
処理の実行によつて生成されるので、パイプライ
ン処理のフローの終りに近いＥサイクルで生成さ
れる。そこで、例えば、処理フローPF1における
マイクロ命令で条件を生成し、その条件をマイク
ロ命令の条件分岐の条件として用いるために、図
示のように、条件分岐を行うマイクロ命令（処理
フローPF7とする）との間に、タイミング調整の
ためのダミー・マイクロ命令の処理フローPF2〜
PF6を流すようにする。
処理の実行によつて生成されるので、パイプライ
ン処理のフローの終りに近いＥサイクルで生成さ
れる。そこで、例えば、処理フローPF1における
マイクロ命令で条件を生成し、その条件をマイク
ロ命令の条件分岐の条件として用いるために、図
示のように、条件分岐を行うマイクロ命令（処理
フローPF7とする）との間に、タイミング調整の
ためのダミー・マイクロ命令の処理フローPF2〜
PF6を流すようにする。
従来の命令の条件分岐制御方法は、前述のよう
に、条件分岐命令に関係する命令と条件分岐命令
との間にダミーのマイクロ命令の処理フローを流
すようにしていた。
に、条件分岐命令に関係する命令と条件分岐命令
との間にダミーのマイクロ命令の処理フローを流
すようにしていた。
しかしながら、このダミーの処理フローは所望
のパイプライン処理には何等関係ない処理フロー
であるから、このようなダミーの処理フローを流
すことは全く無駄であつた。
のパイプライン処理には何等関係ない処理フロー
であるから、このようなダミーの処理フローを流
すことは全く無駄であつた。
本発明は、従来のパイプライン処理を制御する
情報処理装置における命令の条件分岐制御方法の
欠点を解消し、条件設定を行なう命令と条件分岐
を行なう命令との間にダミーの処理フローを流す
必要をなくして命令を節約ように改良したパイプ
ライン処理における命令の条件分岐制御方法を提
供することを目的とする。
情報処理装置における命令の条件分岐制御方法の
欠点を解消し、条件設定を行なう命令と条件分岐
を行なう命令との間にダミーの処理フローを流す
必要をなくして命令を節約ように改良したパイプ
ライン処理における命令の条件分岐制御方法を提
供することを目的とする。
本発明、前記課題を解決するために、処理フロ
ー中の命令のデコード処理と次の命令のフエツチ
処理が同時に実行されるパイプライン処理を制御
する情報処理装置における命令の条件分岐制御方
法において、 (a) 条件分岐命令の１つ前の命令に、次の命令が
条件分岐命令であることを示す識別子を設定し
た命令を用いて処理を行い、 (b) 処理フロー中の命令の前記識別子が検出され
たときは、次の条件分岐命令のフエツチ処理を
抑止し、 (c) 前記条件分岐命令に対する条件設定命令の演
算結果が得られた時点で抑止されている前記条
件分岐命令に対するフエツチ処理を行う。
ー中の命令のデコード処理と次の命令のフエツチ
処理が同時に実行されるパイプライン処理を制御
する情報処理装置における命令の条件分岐制御方
法において、 (a) 条件分岐命令の１つ前の命令に、次の命令が
条件分岐命令であることを示す識別子を設定し
た命令を用いて処理を行い、 (b) 処理フロー中の命令の前記識別子が検出され
たときは、次の条件分岐命令のフエツチ処理を
抑止し、 (c) 前記条件分岐命令に対する条件設定命令の演
算結果が得られた時点で抑止されている前記条
件分岐命令に対するフエツチ処理を行う。
一連の処理がパイプライン処理で行なわれてい
る場合、条件分岐命令の１つ前の命令に、次の命
令が条件分岐命令であることを示す識別子を設
け、例えば次の命令が条件分岐命令であるならば
識別子のフラグを１にセツトし、条件分岐命令で
ないならば０をセツトして処理を行なわせる。
る場合、条件分岐命令の１つ前の命令に、次の命
令が条件分岐命令であることを示す識別子を設
け、例えば次の命令が条件分岐命令であるならば
識別子のフラグを１にセツトし、条件分岐命令で
ないならば０をセツトして処理を行なわせる。
一連の処理フロー中の命令に前記識別子が検出
されたときは、次の命令、すなわち条件分岐命令
のフエツチ処理を抑止する。したがつて、条件分
岐命令は処理されない。
されたときは、次の命令、すなわち条件分岐命令
のフエツチ処理を抑止する。したがつて、条件分
岐命令は処理されない。
しかし、前記識別子が検出された命令を含む以
前の命令に対してはパイプライン処理が実行され
ており、前記条件分岐命令に対する条件設定命令
の演算結果が得られた時点で抑止されていた前記
条件分岐命令に対するフエツチ処理を行ない条件
分岐処理を開始させる。
前の命令に対してはパイプライン処理が実行され
ており、前記条件分岐命令に対する条件設定命令
の演算結果が得られた時点で抑止されていた前記
条件分岐命令に対するフエツチ処理を行ない条件
分岐処理を開始させる。
以上のように、条件分岐命令の１つ前の命令に
次の条件分岐命令であることを示す識別子を設け
て処理を行なわせ、処理フロー中の命令に識別子
が検出された時は次の条件分岐命令のフエツチ処
理を抑止させ、条件分岐命令に対する条件設定命
令の演算結果が得られた時点で抑止されている条
件分岐命令に対するフエツチ処理を行なうように
させたので、条件設定命令と条件分岐命令との間
に必要としないダミーの処理フローを流す必要が
なくなり、命令の節約を図ることができる。
次の条件分岐命令であることを示す識別子を設け
て処理を行なわせ、処理フロー中の命令に識別子
が検出された時は次の条件分岐命令のフエツチ処
理を抑止させ、条件分岐命令に対する条件設定命
令の演算結果が得られた時点で抑止されている条
件分岐命令に対するフエツチ処理を行なうように
させたので、条件設定命令と条件分岐命令との間
に必要としないダミーの処理フローを流す必要が
なくなり、命令の節約を図ることができる。
本発明の実施例を図面によつて説明する。第１
図は、本発明の一実施例の構成に対するブロツク
説明図、第２図は第１図の命令の条件分岐制御動
作のタイムチヤートである。
図は、本発明の一実施例の構成に対するブロツク
説明図、第２図は第１図の命令の条件分岐制御動
作のタイムチヤートである。
第１図において、１１はパイプライン処理を行
わせるマイクロ命令が格納されている制御記憶装
置、１２は制御記憶装置１１から読み出されたマ
イクロ命令が書き込まれるデータレジスタ、１３
は各パイプライン処理フローを制御するパイプラ
インコントローラ、１４は各パイプライン処理を
実行する演算実行装置、１５は次のパイプライン
処理を行うマイクロ命令のアドレス生成回路、１
６は生成された実効アドレスが書き込まれる命令
レジスタである。
わせるマイクロ命令が格納されている制御記憶装
置、１２は制御記憶装置１１から読み出されたマ
イクロ命令が書き込まれるデータレジスタ、１３
は各パイプライン処理フローを制御するパイプラ
インコントローラ、１４は各パイプライン処理を
実行する演算実行装置、１５は次のパイプライン
処理を行うマイクロ命令のアドレス生成回路、１
６は生成された実効アドレスが書き込まれる命令
レジスタである。
なお、制御記憶装置１１から読み出されたマイ
クロ命令が書き込まれるデータレジスタとして、
１２だけが例示されている。
クロ命令が書き込まれるデータレジスタとして、
１２だけが例示されている。
本発明のマイクロ命令には、データレジスタ１
２に例示されているように、従来のマイクロ命令
の内容の他に更に次のマイクロ命令が条件分岐を
行なうマイクロ命令であるか否かを示すフラグ等
の識別子Ｆをセツトするフイールドが設けられて
いる。
２に例示されているように、従来のマイクロ命令
の内容の他に更に次のマイクロ命令が条件分岐を
行なうマイクロ命令であるか否かを示すフラグ等
の識別子Ｆをセツトするフイールドが設けられて
いる。
本実施例では、次のマイクロ命令が条件分岐を
行なうマイクロ命令であるときは識別子Ｆはオン
すなわち「１」が、そうでないときはオフすなわ
ち「０」がセツトされるものとする。
行なうマイクロ命令であるときは識別子Ｆはオン
すなわち「１」が、そうでないときはオフすなわ
ち「０」がセツトされるものとする。
次に第１図の動作を第２図の動作タイムチヤー
トを参照して説明する。
トを参照して説明する。
記憶制御装置１１から読み出されたマイクロ命
令は、データレジスタ１２に書き込まれる。アド
レス生成回路１５は、データレジスタ１２から次
のマイクロ命令のアドレスを生成する。
令は、データレジスタ１２に書き込まれる。アド
レス生成回路１５は、データレジスタ１２から次
のマイクロ命令のアドレスを生成する。
次の命令が条件分岐命令でない場合は、識別子
Ｆがオフであるので、アドレス生成回路１５は次
のマイクロ命令のアドレスを生成して命令レジス
タ１６に書き込む。命令レジスタ１６に書き込ま
れたアドレスに対応するマイクロ命令が記憶制御
装置１１より読み出されてデータレジスタ１２に
フエツチされる（第２図S1サイクル）。
Ｆがオフであるので、アドレス生成回路１５は次
のマイクロ命令のアドレスを生成して命令レジス
タ１６に書き込む。命令レジスタ１６に書き込ま
れたアドレスに対応するマイクロ命令が記憶制御
装置１１より読み出されてデータレジスタ１２に
フエツチされる（第２図S1サイクル）。
一方、データレジスタ１２の命令内容は図示し
ない命令制御装置によつて読み出され、その内容
に従つて、パイプラインコントローラ１３及び演
算実行装置１４により、第２図に示されている
Ｄ，Ａ，Ｔ，Ｂ，Ｅ，Ｗの各サイクルを実行す
る。この動作は、第３図に示した従来のパイプラ
イン処理方式と同様である。
ない命令制御装置によつて読み出され、その内容
に従つて、パイプラインコントローラ１３及び演
算実行装置１４により、第２図に示されている
Ｄ，Ａ，Ｔ，Ｂ，Ｅ，Ｗの各サイクルを実行す
る。この動作は、第３図に示した従来のパイプラ
イン処理方式と同様である。
条件設定命令が実行され、処理フローPF1の各
サイクルが実行されている間、条件設定命令に対
する条件分岐命令の条件分岐処理フローPFiの一
つ前の処理フローPFi−1までは、任意の処理フ
ローが第２図に示すように実行される。これらの
各処理フローのマイクロ命令中の識別子Ｆは、い
ずれもオフである。
サイクルが実行されている間、条件設定命令に対
する条件分岐命令の条件分岐処理フローPFiの一
つ前の処理フローPFi−1までは、任意の処理フ
ローが第２図に示すように実行される。これらの
各処理フローのマイクロ命令中の識別子Ｆは、い
ずれもオフである。
条件分岐処理フローPFiの一つ前の処理フロー
PFi−1がデータレジスタ１２に読み出されると、
その識別子Ｆはオンになつている。アドレス生成
回路１５は、識別子Ｆがオンになつていることを
検出すると、次のマイクロ命令のアドレス生成動
作を行わず、パイプラインコントローラ１３に制
御信号を送つて、処理フローPFi以降に対する処
理の実行を中止させる。この結果、第２図に示す
ようにSiサイクル以後の実行はペンデング状態と
なる。すなわち、命令レジスタ１６にアドレスが
書き込まれず、したがつてデータレジスタ１２に
次の命令がフエツチされない。
PFi−1がデータレジスタ１２に読み出されると、
その識別子Ｆはオンになつている。アドレス生成
回路１５は、識別子Ｆがオンになつていることを
検出すると、次のマイクロ命令のアドレス生成動
作を行わず、パイプラインコントローラ１３に制
御信号を送つて、処理フローPFi以降に対する処
理の実行を中止させる。この結果、第２図に示す
ようにSiサイクル以後の実行はペンデング状態と
なる。すなわち、命令レジスタ１６にアドレスが
書き込まれず、したがつてデータレジスタ１２に
次の命令がフエツチされない。
条件分岐処理フローPFi以後の処理フローがペ
ンデング状態にある間も、条件設定処理フロー
PF1を含む処理フローPFi−1はパイプラインコン
トローラ１３および演算実行装置１４によつて実
行されている。条件設定処理フローPF1のＥサイ
クル実行され条件分岐の結果が出ると、演算実行
装置１４は条件分岐処理フローに対するマイクロ
命令のアドレス情報をアドレス生成回路１５に送
る。
ンデング状態にある間も、条件設定処理フロー
PF1を含む処理フローPFi−1はパイプラインコン
トローラ１３および演算実行装置１４によつて実
行されている。条件設定処理フローPF1のＥサイ
クル実行され条件分岐の結果が出ると、演算実行
装置１４は条件分岐処理フローに対するマイクロ
命令のアドレス情報をアドレス生成回路１５に送
る。
アドレス生成回路１５は、このアドレス情報を
受けると、識別子Ｆをオフにし、条件分岐処理フ
ローPFiに対するマイクロ命令に対するアドレス
を生成して命令レジスタ１６に書き込む。
受けると、識別子Ｆをオフにし、条件分岐処理フ
ローPFiに対するマイクロ命令に対するアドレス
を生成して命令レジスタ１６に書き込む。
この生成されたマイクロ命令に従つて条件分岐
処理フローPFiのマイクロ命令がデータレジスタ
１２に読み出され、条件分岐処理フローPFiが実
行される。
処理フローPFiのマイクロ命令がデータレジスタ
１２に読み出され、条件分岐処理フローPFiが実
行される。
なお、条件確定のタイミングは、条件設定フロ
ーPF1と条件分岐処理フローPFiとの間に実行さ
れる所望の任意処理フローの数により変動させる
ことができる。
ーPF1と条件分岐処理フローPFiとの間に実行さ
れる所望の任意処理フローの数により変動させる
ことができる。
以上の説明は、マイクロ命令によるパイプライ
ン処理の場合について説明したが、本発明はマイ
クロ命令以外の命令によるパイプライン処理にお
いても実施できるものである。
ン処理の場合について説明したが、本発明はマイ
クロ命令以外の命令によるパイプライン処理にお
いても実施できるものである。
以上説明したように、本発明によれば次の効果
が得られる。
が得られる。
条件分岐命令の１つ前の命令に次の条件分岐命
令であることを示す識別子を設けて処理を行なわ
せ、処理フロー中の命令に識別子が検出された時
は次の条件分岐命令のフエツチ処理を抑止させ、
条件分岐命令に対する条件設定命令の演算結果が
得られた時点で抑止されている条件分岐命令に対
するフエツチ処理を行なうようにさせたので、条
件設定命令と条件分岐命令との間に必要としない
ダミーの処理フローを流す必要がなくなり、命令
の節約を図ることができる。
令であることを示す識別子を設けて処理を行なわ
せ、処理フロー中の命令に識別子が検出された時
は次の条件分岐命令のフエツチ処理を抑止させ、
条件分岐命令に対する条件設定命令の演算結果が
得られた時点で抑止されている条件分岐命令に対
するフエツチ処理を行なうようにさせたので、条
件設定命令と条件分岐命令との間に必要としない
ダミーの処理フローを流す必要がなくなり、命令
の節約を図ることができる。
第１図は本発明の一実施例の説明図、第２図は
同実施例の動作タイムチヤートの説明図、第３図
は従来のパイプライン処理を制御する情報処理装
置における命令の条件分岐制御方法の説明図であ
る。 第１図において、１１……制御記憶装置、１２
……データレジスタ、１３……パイプラインコン
トローラ、１４……演算実行装置、１５……アド
レス生成回路、１６……命令レジスタ。
同実施例の動作タイムチヤートの説明図、第３図
は従来のパイプライン処理を制御する情報処理装
置における命令の条件分岐制御方法の説明図であ
る。 第１図において、１１……制御記憶装置、１２
……データレジスタ、１３……パイプラインコン
トローラ、１４……演算実行装置、１５……アド
レス生成回路、１６……命令レジスタ。
Claims (1)
- 【特許請求の範囲】 １ 処理フロー中の命令のデコード処理と次の命
令のフエツチ処理が同時に実行されるパイプライ
ン処理を制御する情報処理装置における命令の条
件分岐制御方法において、 (a) 条件分岐命令の１つ前の命令に、次の命令が
条件分岐命令であることを示す識別子を設定し
た命令を用いて処理を行い、 (b) 処理フロー中の命令の前記識別子が検出され
たときは、次の条件分岐命令のフエツチ処理を
抑止し、 (c) 前記条件分岐命令に対する条件設定命令の演
算結果が得られた時点で抑止されている前記条
件分岐命令に対するフエツチ処理を行うこと、 を特徴とする命令の条件分岐制御方法。 ２ 前記命令がマイクロ命令であることを特徴と
する特許請求の範囲第１項記載の命令の条件分岐
制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17176184A JPS6182238A (ja) | 1984-08-18 | 1984-08-18 | 命令の条件分岐制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17176184A JPS6182238A (ja) | 1984-08-18 | 1984-08-18 | 命令の条件分岐制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6182238A JPS6182238A (ja) | 1986-04-25 |
| JPH0424731B2 true JPH0424731B2 (ja) | 1992-04-27 |
Family
ID=15929189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17176184A Granted JPS6182238A (ja) | 1984-08-18 | 1984-08-18 | 命令の条件分岐制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6182238A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2525854B2 (ja) * | 1988-03-16 | 1996-08-21 | 富士通株式会社 | 命令プリフェッチ抑制装置 |
| US5450585A (en) * | 1991-05-15 | 1995-09-12 | International Business Machines Corporation | Compiler with delayed conditional branching |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130256A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Information processing unit |
| JPS57109055A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Readout control system for microinstruction |
| JPS57150040A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Pipeline computer |
-
1984
- 1984-08-18 JP JP17176184A patent/JPS6182238A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52130256A (en) * | 1976-04-26 | 1977-11-01 | Hitachi Ltd | Information processing unit |
| JPS57109055A (en) * | 1980-12-26 | 1982-07-07 | Fujitsu Ltd | Readout control system for microinstruction |
| JPS57150040A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Pipeline computer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6182238A (ja) | 1986-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111176608A (zh) | 一种用于执行向量比较运算的装置和方法 | |
| JPH03233630A (ja) | 情報処理装置 | |
| JP4160705B2 (ja) | プロセッサ及びプロセッサシステム | |
| JPH0424731B2 (ja) | ||
| JPS6217773B2 (ja) | ||
| JP2583506B2 (ja) | データ処理装置 | |
| JP2581565B2 (ja) | ガード付命令を実行するデータ処理装置 | |
| JPH04288625A (ja) | マイクロコンピュータ | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JPS6134188B2 (ja) | ||
| JP2819733B2 (ja) | 情報処理装置 | |
| JP3437135B2 (ja) | プログラム実行制御システム及びその方法 | |
| JPH0721018A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| JPS6255738A (ja) | プログラムカウンタトレ−ス機構をもつデ−タ処理装置 | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JP2944335B2 (ja) | 情報処理装置 | |
| JPH03273336A (ja) | 情報処理装置 | |
| JPS6395539A (ja) | パイプライン処理方式 | |
| JPS6221130B2 (ja) | ||
| JPH028330B2 (ja) | ||
| JPH02183333A (ja) | データ処理装置 | |
| JPS6394335A (ja) | デ−タ処理装置での先行分岐制御方法 | |
| JPH03164945A (ja) | データ処理装置 | |
| JPH05100853A (ja) | デバツグサポート機能付データ処理装置 | |
| JPS58151651A (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |