JPS6394335A - デ−タ処理装置での先行分岐制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置、特にパイプライン方式によ
る並列処理を行なうデータ処理装置の先行分岐制御方法
に関する。

〔従来の技術〕

従来、データ処理装置ではパイプライン方式による並列
処理によって高速化が計られている。

−例として、命令フェッチユニット（以下。

ＩＦと称す）、命令デコードユニット（以下、Ｄと称す
）、アドレス計算ユニット（以下、Ａと称す）、実行ユ
ニット（以下、Ｅと称す）より構成されるデータ処理装
置について第２図を利用して説明する。

ＩＦは記憶装置より命令の読出を行ない命令バッファレ
ジスタ（ＩＢＲと称す）に取込む、ＤはＩＢＲの命令を
切出し、命令の種類を識別する。

Ａは、演算命令を受付けたときはオペランドの格納され
ているアドレスを、分岐命令のときは分岐先アドレスを
算出する。Ｅユニットはオペランドの読出、及び、演算
を実行する。また、各々のユニットは第２図（ａ）のご
とく、連続した４つの命令の該当する処理を同時に実行
するため、ハードウェアは効率良く使用され、処理速度
を向上させている。このように、パイプライン方式によ
る高速化は極めて有効であるが、常に命令が順序良く流
れ、並列処理されるとは限らない、パイプライン処理を
乱す要因の１つに分岐処理がある。第２図（ｂ）は、条
件分岐命令を実行したときの条件が成立したときの命令
の流れを示す０条件判定がＥユニットで行なわれるため
、分岐先命令の命令読出は条件分岐命令が終了時点とな
る。従って分岐命令の実行速度は４マシンサイクル必要
となり、パイプラインの効果がなくなってしまう、プロ
グラムには、繰返し処理が非常に多く、条件分岐の中で
はディクリメントムブランチ等のように条件成立の可能
性が高い命令（以下、ループ命令と称す）が有り、この
ようなループ命令では分岐先の命令を先行して読出し、
パイプライン処理を少しでも乱さないようにすることが
可能である。

もちろん、この場合条件が不成立であれば、分岐先命令
を無効化し、ループ命令に続く命令を命令読出しから行
なわなければならない、第２図（ｃ）はループ命令の分
岐先アドレスが算出された時点で先行して分岐先命令の
読出を実行した場合の命令の流れを示したものである。

この場合、Ａユニットにて分岐先アドレスが算出された
時点で分岐先命令の読出を行なうため、条件成立を待つ
場合に比べて、ループ命令のＥユニット処理のマシンサ
イクルだけ、早く分岐先命令の実行を始めることができ
、実質的にループ命令を３マシンサイクルにて実行する
ことができる。また、特公昭６０−５８４８９号で述べ
られているように分岐処理専用のパイプラインを設け、
分岐先アドレスを計算することにより、高速化は可能で
あるが、ハードウェアが増大するという問題点がある。

〔発明が解決しようとする問題点〕

本発明の目的は、前記ループ命令の処理において、さら
にパイプライン処理の乱れを防ぐ方式を大規模なハード
ウェアの追加なく提供することにある。

〔問題点を解決するための手段〕

ループ命令の分岐先命令をさらに早く読み出すためには
、分岐先のアドレスを算出する前に分岐先命令を読出さ
なければならないが、それは不可能である。しかし、ル
ープ命令の分岐先アドレスは、前回実行したループ命令
の分岐先アドレスと同じ可能性が高い、従って、ループ
命令の分岐先アドレスを記憶しておき、Ｄユニットでル
ープ命令を検出したとき、記憶されている前回のループ
命令の分岐先アドレスにて命令の先行読出しを行なうこ
とにより、前記目的が達成される。もちろん、Ａユニッ
トにて算出された分岐先アドレスが、前回のループ命令
の分岐先アドレスと異なる場合は、先行読出し命令は無
効化されなければならなく、さらにＥユニットで分岐条
件不成立の場合は、ループ命令の次の命令から命令の読
出しを行なう。

〔作用〕

先行分岐先アドレスにより命令読出しを行い。

その結果で先行読出しの正誤がわかり、処理速度の向上
をはかれる。

〔実施例〕

第１図は本発明の実施例図である。第１図において、命
令フェッチユニット（ＩＦユニット）１００はフェッチ
ポインタ１０１　（ＦＰと称す）のアドレスにて記憶装
置より命令を読出し、命令バッファレジスタ１０２　（
ＩＢＲと称す）に格納すると共にその命令が有効である
ことを示すＶａｌｉｄ　Ｆｌａｇｌ　Ｏ３（Ｖ　Ｆｌａ
ｇと称す）をセットする。ＩＢＲの命令は、順次、Ｄユ
ニット１１２に渡され、命令の種類が識別される。Ｄユ
ニット１１２は命令がループ命令であることを検知する
と、前回のループ命令の分岐先アドレスを記憶している
ループポインタ１２５（ＬＰと称す）の内容をＦＰＩＯ
Ｉに書込む、ＩＦユニット１００はＦＰへの賽き込みに
より、ＩＢＲ１０２に持つ後続命令を、Ｖ　Ｆｌａｇ　
１０３をクリアすることにより無効化し、ＦＰｌｏｌに
書き込まれた前回のループ命令のアドレスにて命令の読
出しを開始する。ループ命令は、さらに、Ａユニット１
１５に渡され、分岐先アドレスが算出され、ＬＰ１２５
に記憶される前回の分岐先アドレスと比較器１２７　（
ＣＭＰと称す）で一致判定される。比較結果が不一致の
場合は、現処理ループ命令の分岐先アドレスと前回のル
ープ命令の分岐先アドレスが異なることを示す、Ａユニ
ット１１５は前記判定結果が不一致の場合のみ、算出し
た現ループ命令の分岐先アドレスをＦＰＩＯＩ及びＬＰ
１２５に書き込む、ＩＦユニット１００はＦＰＩＯＩへ
の書き込みにより、誤まって先行して読出したＩＢＲ１
０２の命令を、Ｖ　Ｆｌａｇ　１０３をクリアすること
で無効化し、ＦＰＩＯＩに書き込まれた本当の分岐先ア
ドレスより命令の読出を開始する。

第３図に本発明の一実施例の全体構成を示す。

データ処理装置１は、アドレスバス６０．リードデータ
バス６１．ライトデータバス６２．コントロールバス６
３を介してメモリ制御装置２より命令、及び、オペラン
ドデータを受は取り、命令を実行する。メモリ制御装置
２はデータ処理装置１及びＩ１０制御装置４からのアク
セスに応じてデータバス６４．アドレスバス６５．コン
トロールバス６６を介して記憶装置３の読出し及び書き
込みを制御する。Ｉ１０制御装置４は、Ｉ１０装置５と
メモリ制御装置２とのデータ転送を、６７〜７２のイン
ターフェースバスを介して制御する。

第４図にデータ処理装置１！１の内部構成を示す。

ＩＦユニット１００（ＩＦ）は、命令の読出しを行なう
、フェッチポインタ１０１　　（ＦＰ）は読出アドレス
を保持するレジスタであり、アドレス信号１０６を出力
する。命令バッファレジスタ１０２（ＩＢＲ）は１６バ
イトのレジスタであり、複数の命令を保持する。　Ｖａ
ｌｉｄフラグ１０３（Ｖと称す）は、ＩＢＲ１０２の各
々の２バイトに対応して、有効な命令が保持されている
かどうかを示すフラグであり、これは命令の最小単位が
２バイトのためである。ＩＦコントローラ１０４　（Ｉ
ＦＣＯＮＴと称す）はＶフラグの出力信号１１１により
ＩＢＲ１０２に１′空″があるかどうかを知り、゛空″
がある場合は、信号線１０８を介して、命令のリード要
求を行ない。

応答を信号２０１より受ける。　ＩＦＣＯＮＴ１０４は
応答を受けると、インクリメンタ１０５によりＦＰを更
新すると共に、読出データ１０７をＩＢＲ１０２に書き
込み、対応するＶフラグをセットする。デコードユニッ
ト１１２（Ｄと称す）は、信号線１１ｏ。

１１１を介して、命令と■フラグを受は取り、有効な命
令をデコードし、アドレス計算情報１１３と命令に対応
するマイクロプログラムの先頭アドレス１１４を生成す
る。信号！１２９はＩＦユニット１００でＩＢＲ１０２
に保持している命令の無効要求信号であり、ＩＦＣＯＮ
Ｔ１０４は信号線１２９がＯｎすると、信号ｍ３００に
よりＶフラグ１０３をクリアし、命令を無効化する。Ｅ
ユニットシーケンサ１１６はマイクロプログラム方式の
制御機楕であり、Ｅユニット実行部（Ｅと称す）を信号
線１１８を介して制御する。アドレス計算ユニット１１
５（Ａと称す）は、Ｄユニット１１２から渡されるアド
レス計算情報１１３にもとすき、オペランドの実効アド
レス、または、分岐先アドレスを算出し、Ｅユニット１
１９に信号線１１７を介して渡す、また信号線１１７は
、ＦＰＩＯＩとループポインタ１２５　（ＬＰと称す）
に接続されている。

ＬＰ１２５の出力信号１２６は、ＦＰＩＯＩと比較器１
２７（ＣＭＰと称す）に入力される。

ＣＭＰ１２７ではＬＰ１２５の出力信号１２６とＡユニ
ットで算出されたアドレス１１７が比較され一致または
不一致の結果を信号１２８を介してＡユニット１１５に
報告する。また、Ａユニット１１５は信号線１３０をｏ
ｎすることでＡユニット１１５より上流の命令を無効化
する。Ｅユニット１１９は、ＥＳＥＱ１１６からの情報
信号１１８とＡユニット１１５からのオペランド実効ア
ドレス１１７により、命令のオペランド読出し及び、演
算を実行する。オペランドの読出し、及び書き込みは、
リードデータバス１２ｏ、応答信号バス２００．要求信
号バス１２１．アドレスバス１２２．ライトデータバス
１２３を介して行なわれる。Ｅユニット１１９により分
岐を実行する場合は、ライトデータバス１２３の信号が
ＦＰＩＯＩに書き込まれ、信号線１４０によりＥユニッ
ト１１９より上流ユニットの命令を無効化する。メモリ
インターフェースコントローラ１２４（ＭＩＮＦと称す
）は、ＩＦユニット１００からの命令要求とＥユニット
からのオペランド要求のアビトレージョンを行ない、メ
モリ制御表Ｗ２とのデータ転送をインターフェース信号
６０〜６３を介して実行する。

このようなハードウェア構成において、ＩＢＲ１０２か
らの命令がＤユニット１１２で識別され、ループ命令で
あることが検知されると、Ｄユニット１１２は信号線１
２９をアクセスして、ＩＦユニット１００で保持してい
る命令を無効化すると共に、ＬＰ１２５で保持している
前回のループ命令の分岐先アドレスをＦＰＩＯＩへ書き
込む、従ってＩＦユニット１００は前回のループ命令の
分岐アドレスより、命令の読出しを開始する。次に現ル
ープ命令は、Ａユニット１１５に渡され、分岐先アドレ
スが算出される。算出された分岐先アドレスは、信号線
１１７を介してＣＭＰ１２７の一方に入力され、ＬＰ１
２５の出力である前回のループ命令の分岐先アドレス１
２６と比較される。比較結果は、信号線１２８を介して
、Ａユニット１１５に報告され、一致の場合は、すでに
ＩＦユニット１００で実行されている命令読出は、有効
であるが、不一致の場合は誤まっている。Ａユニットは
不一致の場合のみ、Ａユニットより上流のユニットの命
令を信号線１３０により無効化し、現算出。

分岐先アドレス１１７をＦＰＩＯＩ及びＬＰ１２５に書
き込み、本当の分岐先アドレスより命令の読出しを開始
させる。ループ命令はさらにＥユニット１１９に渡され
、ループ条件の判定が行なわれる。

条件が成立することを前提にＩＦユニット１００は先行
読出しを行なっており、Ｅユニット１１９で条件が不成
立のときは、Ｅユニット１１９は、信号線１４０により
Ｅユニット１１９より上流の命令を無効化すると共に、
ループ命令の次の命令のアドレスを信号線１２３を介し
てＦＰＩＯＩに書き込む。

このように動作させることにより、ループ命令の分岐先
アドレスが前回のループ命令と同じであり、かつ、ルー
プ条件が成立した場合、分岐先の命令を極めて高速に実
行させることができる０本実施例では、ループ命令を実
質上、２サイクルで実行している。

〔発明の効果〕

本発明によれば、第５図に示すように、Ｄユニットでル
ープ命令を検出した時点で分岐先の命令の読出しが行な
えるため、条件判定が実行されてから、命令の読出しを
開始する場合に比べて、アドレス計算時間、及び、条件
判定時間の分だけ速く分岐先命令が開始され、実質的に
ループ命令が高速化される。

命令の流れを示す図、第３図は本発明の一実施例の全体
構成図、第４図はデータ処理の内部構成図、第５図は１
本発明のパイプラインの命令の流れを示す図である。

１００・・・命令フェッチユニット、１０１・・・命令
フェッチポインタ、１０３　”・Ｖａｌｉｄ−Ｆｌａｇ
、　　１１２　・＝デコードユニット、１１５・・・ア
ドレス計算ユニット、１２５・・・ループポインタ、１
２７・・・比較器。

Claims (1)

1. 【特許請求の範囲】 １、命令の読出しアドレスを指定するフェッチポインタ
   と、該フェッチポインタの指定するアドレスによりメモ
   リから読出された命令を格納する命令バッファレジスタ
   と、該命令バッファレジスタから順次命令を切出して命
   令の解読を行うデコーダと、該デコーダにより特定の条
   件分岐命令解読時デコーダからの情報に従つて分岐先ア
   ドレスを計算する演算器と、この演算器で前回算出した
   分岐先アドレスを格納するループポインタと、より成る
   データ処理装置において、デコーダによる特定の条件分
   岐命令解読時に、上記ループポインタに格納した前回の
   分岐先アドレスを先行分岐先アドレスとして前記フェッ
   チポインタに送出し、該フェッチポインタによる分岐先
   アドレスでメモリをアクセスして命令を読出し、該読出
   した命令を前記命令バッファレジスタに一時格納した後
   デコーダに送り、該デコーダによる解読に基づき前記演
   算器で分岐先アドレスを算出し、該算出した分岐先アド
   レスと前記ループポインタ内に格納した前回の分岐アド
   レスとを比較し、一致であれば先行分岐先アドレスは正
   しいものとし、不一致であれば先分分岐先アドレスは誤
   つているものとし且つ新しく演算器で算出した分岐先ア
   ドレスを前記フェッチポインタに送りメモリアクセスを
   行わせることとするデータ処理装置での先行分岐制御方
   法。 ２、上記不一致の時には命令バッファレジスタ内の読出
   し命令は無効にさせるべく無効フラグを立てることとし
   た特許請求の範囲第１項記載の先行分岐制御方法。