JPH02206836A - データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は複数の命令を並列解読して処理するデータ処理
装置に関する。

従来の技術 従来のデータ処理装置において、処理の高速化をはかる
ためには、例えば２つの命令を同時に処理する場合には
２つの解読機を設けて２命令を同時に解読し、２つの演
算ユニットを同時に動作させる方法がとられている。特
開昭６３−４９８４３号では、算術演算と論理演算との
２つの命令をそれぞれ第１の解読器と第２の解読器とに
よって解読し、算術演算ユニットと論理演算ユニットと
を同時に動作させることによって性能を向上している。

また他の例では、−度解読した命令を解読済み命令バッ
フ１に一定のサイズだけ保持しておき、ループによって
解読済み命令バッファ内の命令が繰り返して使用できる
場合に限り解読済み命令バッファから複数の実行ユニッ
トに対して解読命令を与えるという方法がある。　（”
　ＴＲ０Ｎ仕様に基づく３２ビツトマイクロプロセツサ
ＴＸ３のＣＰＵアーキテクチャの検討“電子情報通信学
会技術研究報告コンピュータシステム、Ｖｏｌ、８．Ｎ
ｏ、４２２．１９８８）発明が解決しようとする課題 可変語長命令体系においては、解読中の命令に後続する
命令の位置が現在の命令の解読結果によって決定される
ため、複数の命令を同時に解読するためには解読中の命
令に後続する命令語を同時に解読する第２の解読器を複
数設けたり、あるいは第２の命令解読器に入力する命令
語を選択するセレクタを設け、第１の命令解読器の解読
結果によってセレクタを制御し、第２の命令解読器の入
力を決定するといったことを行っていた。そのため、解
読器のハードウェアが増加したり、解読に要する時間が
増加したりするという問題点があった。また、可変語長
命令体系では複数の命令の同時解読が困難であるため１
命令毎に解読した解読結果を保持しておき、実行ユニッ
トに解読結果を供給する際に２命令分を同時に与えるこ
とによって、２命令の同時実行を行っていた。そのため
、大容量の解読済み命令バッフ１が必要であった。

さらに、解読済み命令バッファに解読済み命令が蓄積さ
れるまでの間は、１命令解読のスループットに制限され
てしまうという問題点があった。

本発明の第１の目的は、可変語長命令体系において解読
ハードウェアを著しく増加させること無く複数命令の同
時解読を行うデータ処理装置を提供することである。ま
た、本発明の第２の目的は、ロード命令及びストア命令
と、それらに後続するレジスタ間演算命令を同時に解読
して実行し、ロード命令及びストア命令の実行を高速に
行うデータ処理装置を提供することである。

課題を解決するための手段 上記目的を達成するために、本発明のデータ処理装置に
おいては、可変語長命令を解読する第１の命令解読器と
、前記第１の命令解読器が解読中の命令に後続する命令
語を解読し並列解読する命令の存在を先見的に検出する
並列解読可能性検出手段と、前記並列解読命令検出手段
が検出した命令を解読する第２の命令解読器と、前期第
１の命令解読器が作る命令境界を表わす出力により並列
解読可能性検出手段が検出した命令を選択的に有効とし
、前記第２の命令解読器に供給すると同時に前記命令の
後続命令を前記第１の命°奢解読器に供給する命令供給
手段と、メモリの読み出し手段と、演算レジスタに格納
されたデータをメモリに転送する書き込み手段と、複数
のレジスタ間で演算を行う演算手段と、前期第１の命令
解読器の解読結果及び前期第２の命令解読器の解読結果
とにより前記演算手段の動作を遅延させる演算処理遅延
手段とを備える。

作　　　用 本発明は、上記手段により可変語長命令体系において解
読ハードウェアを著しく増加させること無く、複数の命
令を並列に解読し、ロード命令及びストア命令の実行時
間を見かけ上ゼロにする。

実施例 第１図は本発明の一実施例のデータ処理装置の構成を示
すブロック図である。図において、１０は実行に先立っ
てあらかじめ命令をフェッチする命令フェッチ制御部、
１１は命令フェッチ制御部１０によって用意した命令を
蓄える命令バッファであり、解読に必要な命令を解読器
に供給する。

１２は、可変語長命令を解読する第１の命令解読器であ
り、複数命令並列解読の対象となる命令を除くすべての
命令を解読する。１３は、複数命令並列解読の対象とな
る命令だけを解読する第２の命令解読器、１４及び１６
は第１の命令解読器１２が解読中の命令に後続する命令
列の中に、並列解読可能な命令が存在することを検出す
る並列解読可能性検出手段である。１０１及び１０３は
その検出結果である。１７は、第１の命令解読器１２が
解読する命令語及びそれに後続する命令語を保持する主
命令レジスタ、１８は第２の命令解読器１３が解読する
命令を保持する副命令レジスタである。１９は主命令レ
ジスタ１７及び副命令レジスタ１８をシフト制御する命
令供給手段制御部であり、並列解読可能性の検出結果１
０１及び１０３のいずれか一つを、第１の命令解読器１
２が解読した命令の命令境界を示す出力１００によって
有効とし、有効な並列解読可能を示す結果を出力した並
列解読可能性検出手段に入力されている命令を副命令レ
ジスタ１８に格納する。２０は、命令解読器１２及び１
３と、並列解読可能性検出手段１４及び１６に命令を供
給する命令供給手段である。２１は、マイクロ命令レジ
スタであり、命令解読画工２及び１３が解読したマイク
ロ命令を一時保持するバッフ１である。２２は、メモリ
に格納されたデータのアドレスを計算し、バス転送制御
部２７を介して外部メモリからデータを読み出すデータ
続出手段である。２３は、レジスタに格納された複数の
データ間の演算を行いまた、データ続出手段２２が読み
出したメモリデータをレジスタに格納する演算手段であ
る。２４は、前記演算手段２３が演算したデータをメモ
リに格納するデータ書込手段である。２５は分岐アドレ
スの計算及び分岐を制御する分岐制御手段である。

２θは、前記データ続出手段２２がメモリがら読み出し
たデータを、前記演算手段２３が使用する場合に、読出
動作が完了するまで演算動作を待たせる演算処理遅延手
段である。２７は、プロセッサ外部とのデータ転送を制
御するバス転送制御部である。

第２図は、本発明のデータ処理装置により２つの可変語
長命令を並列解読する場合の動作を説明するための図で
ある。第３図はロード命令とそれに後続するレジスタ間
演算命令（ＡＩ）を並列解読する場合のパイプライン動
作タイミング図、第４図はストア命令とそれに後続する
レジスタ間演算命令（ＡＩ）を並列解読する場合のバイ
ブライン動作タイミング図である。以下、第１図と第２
図により本発明のデータ処理装置における２命令並列解
読の動作を説明し、次に、第３図及び第４図によりロー
ド命令とレジスタ間演算命令及びストア命令とレジスタ
間演算命令との実行タイミングを説明する。

第２図（１）は実行する命令列の順序を示す図で、Ａｌ
命令から順に実行する。命令列Ａ１１ＬＩ）％　　ＡＩ
、Ａ２、のうちＡｓ命令は１６ビツトのディスプレース
メントを持ち、ロード命令（ＬＤ）とＡ１命令とが２命
令並列に解読されるものとする。第２図（２）は第１の
命令解読器がＡ１命令を解読中の主命令レジスタ１７及
び副命令レジスタ１８の状態を示す図である。主命令レ
ジスタ１７を構成する４つの１６ビツトの命令レジスタ
ＪＲＮＯ及び１１Ｍ３には命令列の順に、［ＲＭＯにＡ
ｓ命令、ＩＲＭＩにＡ＠命令のディスプレースメント、
ＩＲＭ２にＬＤ命令、１１Ｍ３にＡｌ命令が格納される
。このとき、第１の命令解読器１２はＩＲＭＯのＡ−命
令を解読し、Ａｌ命令の命令境界がＩＲＭＩとＩＲＭ２
の間であることを示す信号１００を出力する。これと並
行して並列解読可能性検出手段１４〜１６はＩＲＮＩ〜
ＩＲＭ３のそれぞれディスプレースメント、ＬＤ命令、
Ａｌ命令のうち、２命令並列解読の可能性が存在するか
否かを検査して信号線１０１〜１０３に可能性結果を出
力する。この際、並列解読可能性検出手段は命令の境界
を認識していないので、ＩＲＭＩのディスプレースメン
ト値が偶然的に２命令並列解読の対象となる命令コード
と一致する場合には、誤った並列解読可能性結果を信号
線１０１に出力する。命令供給手段制御部１９は命令の
境界を示す信号１００によって信号線１０１及び１０３
から誤った検出結果を排除し、検出結果１０２が真の検
出結果であると判断する。それに基づいて主命令レジス
タ１７及びＷｌ命令レジスタ１８の命令をシフト制御し
、ＩＲＭ２のＬＤ命令を副命令レジスタ１８に、後続す
る１１Ｍ３のＡ＋命令を命令レジスタＩＲＭＯに格納す
る。その状態を第２図（３）に示す。同図（３）の状態
で第１の命令解読器１２がＡｌ命令を解読し、第２の命
令解読器１３がＬＤ命令を解読することにより２命令の
並列解読を行う。なお、並列解読可能性検出手段は、並
列解読できる命令の存在を検査するだけであり、数ゲー
トのハードウェア（デコーダ）によって実現できる。ま
た、第２の命令解読器１３は並列解読の対象となる命令
だけを解読し、第１の命令解銃器１２は並列解読の対象
となる命令以外の命令を解読すればよいので、解読ハー
ドウェアは増加しない。

次に、第３図及び第４図により、ロード命令とレジスタ
間演算命令及びストア命令とレジスタ間演算命令とを並
列解読し、実行する場合のパイプライン動作タイミング
について説明する。

第３図はロード命令とレジスタ間演算命令とを並列に解
読し実行する場合のパイプライン動作タイミングを示し
ている。レジスタ間演算命令のパイプライン処理は、命
令フェッチ、命令解読、レジスタ読出、演算、レジスタ
書込の５段のステージから構成されている。ロード命令
のパイプライン処理は命令フェッチ、命令解読、レジス
タ続出、アドレス計算、メモリ読出、レジスタ書込の６
段のステージから構成されている。タイミング２でＡ−
命令が解読された後、タイミング３ではＬＤ命令、とＡ
Ｉ命令が並列に解読され、タイミング４でＬＤ命令のメ
モリアドレス計算に必要なレジスタとＡＩ命令のレジス
タ演算に必要なソースレジスタとデイスティネーシ日ソ
レジスタの内容をそれぞれ読み出す。データ読み出し手
段２２はタイミング５でロードするアドレスを計算し、
タイミング６でバス転送制御部２７を介してメモリの読
み出しを行う。そして、読み出したデータをタイミング
７でレジスタに書き込む。一方演算手段２３はタイミン
グ５でレジスタ間演算を行い、タイミング６で演算結果
をレジスタに書き込む。このように並列解読されたロー
ド命令とその命令の直後のレジスタ間演算命令は、それ
ぞれデータ読み出し手段２２と演算手段２３により並列
に処理される。

第４図はストア命令とレジスタ間演算命令とを並列に解
読し実行する場合のパイプライン動作タイミングを示し
ている。ストア命令（ＳＴ命令）のパイプライン処理は
命令フェッチ、命令解読、レジスタ読出、アドレス計算
、メモリ書込の５段のステージから構成されている。タ
イミング２でＢ。

命令が解読された後、タイミング３ではＳＴ命令とＢ、
命令が並列に解読され、タイミング４でＳＴ命令のメモ
リアドレス計算に必要なレジスタ及びストアするソース
レジスタとＢ＋命令のレジスタ演算に必要なソースレジ
スタ及びデイステイネ−シーンレジスタの内容をそれぞ
れ読み出す。データ書込手段２４はタイミング５でスト
アするデステイネーシロンのアドレスを計算し、タイミ
ングθでバス転送制御部２７を介してメモリへの書き込
みを行う。一方演算手段２３はタイミング５でレジスタ
間演算を行い、タイミング６で演算結果をレジスタに書
き込む。このように並列解読されたストア命令とその命
令の直後のレジスタ間演算命令は、それぞれデータ書き
込み手段２４と演算手段２３により並列に処理される。

第３図及び第４図における動作は、レジスタ資源の干渉
が発生していないが、たとえばＬＤ命令によってメモリ
から読み出したデータをＡ＋命令が使用する場合にはレ
ジスタ干渉が発生し、並列解読したＡ＋命令の実行をメ
モリのデータが読み出されるまで遅延させる必要がある
。第５図は演算処理遅延手段２６の構成を示した図であ
る。並列解読可能性検出手段の動作と並行して命令レジ
スタＩＲＩｆ−ＩＲＭ３の命令コードのレジスタフィー
ルドをチエツクし、ロード命令のデスティネーシ日ンレ
ジスタが後続する命令のソースに指定されているか否か
を命令供給手段制御部に通知する。通知を受けた命令供
給手段制御部１９は、第１の命令解読器１２が出力する
命令の境界信号１００に基づいて並列解読可能性結果と
同様に真の通知を選択し、ロード命令の実行が終了する
まで次の命令供給を停止する。第６図にこのときのパイ
プライン動作タイミングを示す。タイミング６でＬＤ命
令の命令読み出しが完了するまで、並列解読したＡ１命
令のレジスタ読み出し動作が待たされている。

以上説明した本発明のデータ処理装置の例は２命令の並
列解読であるが、副命令レジスタを複数設けることによ
り、３命令以上の並列解読を行うことが出来る。第７図
は４命令の並列解読を行う場合の副命令レジスタの構成
を示す。この場合においても複数の第２の命令解読器は
並列解読する命令だけを解読するだけでよく、解読のハ
ードウェアは著しく増加しない。

本発明は以上説明したように、可変語長命令体系におい
て解読ハードウェアを著しく増加させることなく複数命
令の並列解読を行い、また、ロード命令及びストア命令
を高速に実行するデータ処理装置を提供することを目的
としている。そのために、可変語長命令体系の命令を解
読する第１の命令解読器と、可変語長命令体系のうち複
数命令の並列解読が可能なロード命令及びストア命令を
解読する第２の命令解読器と、第１の命令解読器が解読
中に後続する命令列の中に第２の命令解読器によって解
読可能な命令の存在を先見的に検出する並列解読可能性
検出手段と、前記第１の命令解読器が出力する命令境界
を表わす信号により並列解読可能性検出手段が検出した
命令を選択的に有効とし、前記第２の命令解読器に供給
すると同時に前記命令の後続命令を前記第１の命令解読
器に供給する命令供給手段と、メモリの読み出し手段と
、演算レジスタに格納されたデータをメモリに転送する
書き込み手段と、複数のレジスタ間で演算を行う演算手
段と、前記第１の命令解読器の解読結果及び前記第２の
命令解読器の解読結果とにより前記演算手段の動作を遅
延させる演算処理遅延手段とを備えることにより、解読
ハードウェアを著しく増加させることなくロード命令と
レジスタ間演算命令あるいはストア命令とレジスタ間演
算命令とを並列に解読して実行することを可能とし、ロ
ード命令及びストア命令の実行時間を見かけ上ゼロにす
る。

発明の効果 以上述べたよう本発明によれば、並列解読可能性検出手
段を設けて、先見的に複数の並列解読できる命令の存在
を検出することにより、解読ハードウェアの著しい増加
を抑えて可変語長命令における複数命令の並列解読を可
能にし、処理の高速化が図れる。さらに、データ読み出
し手段及びデータ書き込み手段を設けることにより、ロ
ード命令とそれに後続するレジスタ間演算命令あるいは
ストア命令とそれに後続するレジスタ間演算命令とを並
列に解読して実行し、ロード命令及びストア命令の処理
の高速化が可能である。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ処理装置の構
成図、第２図は本発明のデータ処理装置により可変語長
命令を２命令並列解読する場合の動作説明図、第３図は
ロード命令とそれに後続するレジスタ間演算命令とを並
列解読し実行する場合のパイプライン動作タイミング図
、第４図はストア命令とそれに後続するレジスタ間演算
命令とを並列解読し実行する場合のパイプライン動作図
、第５図は演算処理遅延制御部の構成図、第６図はレジ
スタ干渉が発生した場合のロード命令とそれに後続する
レジスタ間演算命令とのパイプライン動作図、第７図は
第２の命令解読器の第２の構成例を示した図である。 １０・・・命令フェッチ制御部、 １１・・・命令バッフハ　１２・・・第１の命令解読器
、１３・・・第２の命令解読器、 １４．１５．１８・・・並列解読可能性検出手段、２０
・・・命令供給手段、 ２２・・・データ読み出し手段、２３・・・演算手段、
２４・・・データ書き込み手段、 ２６・・・演算処理遅延手段。 代理人の氏名　弁理士　粟野重孝　はか１名第 図 データ ７Ｐ：νス 第 図 第 図 データ１１（み）」牝 第 図 と１２ ４Ａ黄行順序 ｒ３＞　　ＬＤ４４とＡｒ１−トの結浄岨乞第 図

Claims (1)

【特許請求の範囲】
1. 可変長命令を解読する第１の命令解読器と、前記第１の
   命令解読器が解読中の命令に後続する命令語を解読し並
   列解読する命令の存在を先見的に検出する並列解読可能
   性検出手段と、前記並列解読可能性検出手段が検出した
   命令を解読する第２の命令解読器と、前記第１の命令解
   読器が出力する命令境界を表わす信号により並列解読命
   令検出手段が検出した命令を選択的に有効とし、前記第
   ２の命令解読器に供給すると同時に前記命令の後続命令
   を前記第１の命令解読器に供給する命令供給手段と、メ
   モリの読み出し手段と、演算レジスタに格納されたデー
   タをメモリに転送する書き込み手段と、複数のレジスタ
   間で演算を行う演算手段と、前記第１の命令解読器の解
   読結果及び前記第２の命令解読器の解読結果とにより前
   記演算手段の動作を遅延させる演算処理遅延手段とを備
   え、メモリデータの読み出し命令またはメモリへのデー
   タ書き込み命令と、後続するレジスタ間演算命令とを並
   列に解読し、処理することを特徴とするデータ処理装置
   。