JP3057732B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JP3057732B2 JP3057732B2 JP2220250A JP22025090A JP3057732B2 JP 3057732 B2 JP3057732 B2 JP 3057732B2 JP 2220250 A JP2220250 A JP 2220250A JP 22025090 A JP22025090 A JP 22025090A JP 3057732 B2 JP3057732 B2 JP 3057732B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- type
- program
- register
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、特に制御記憶部のマイ
クロプログラムで実現される第１種の命令とこの第１種
の命令で構成される命令プログラムにより実現される第
２種の命令とからなるソフトウェアプログラムを実行す
る情報処理装置に関する。
クロプログラムで実現される第１種の命令とこの第１種
の命令で構成される命令プログラムにより実現される第
２種の命令とからなるソフトウェアプログラムを実行す
る情報処理装置に関する。
従来、情報処理装置では処理性能の向上をはかるため
に、マイクロプログラムを構成するマイクロ命令が１ス
テップで実行する機能を多くし並列処理性を高めたビッ
ト構成の大きないわゆる水平型マイクロ命令化が顕著で
ある。特に基本演算命令など使用頻度の高いのについて
は水平型マイクロ命令の特徴が最大限に生かせるように
ハードウェアの構造も最適化されるのでマイクロプログ
ラムステップ数はきわめて少なくて実現される。しかし
他の多くの命令、例えば各種制御命令や主記憶上でのデ
ータ操作を繰り返すようなリスト処理命令などではシー
ケンシャルな処理が多く、この様な機能に対して高度に
水平化されたマイクロ命令を使用しても１ステップで実
行する機能の並列度が高くないのでマイクロ命令の未使
用フィールドが多くなり、マイクロプログラムを格納す
る制御記憶のワード方向の利用効率が悪いという欠点が
あった。
に、マイクロプログラムを構成するマイクロ命令が１ス
テップで実行する機能を多くし並列処理性を高めたビッ
ト構成の大きないわゆる水平型マイクロ命令化が顕著で
ある。特に基本演算命令など使用頻度の高いのについて
は水平型マイクロ命令の特徴が最大限に生かせるように
ハードウェアの構造も最適化されるのでマイクロプログ
ラムステップ数はきわめて少なくて実現される。しかし
他の多くの命令、例えば各種制御命令や主記憶上でのデ
ータ操作を繰り返すようなリスト処理命令などではシー
ケンシャルな処理が多く、この様な機能に対して高度に
水平化されたマイクロ命令を使用しても１ステップで実
行する機能の並列度が高くないのでマイクロ命令の未使
用フィールドが多くなり、マイクロプログラムを格納す
る制御記憶のワード方向の利用効率が悪いという欠点が
あった。
この欠点を克服するためにマイクロプログラムで実現
される基本演算命令から構成される命令プログラムによ
りそのほかの各種制御命令などを実現する方式がとられ
る。
される基本演算命令から構成される命令プログラムによ
りそのほかの各種制御命令などを実現する方式がとられ
る。
第２図は従来の情報処理装置の一例のブロック図であ
る。
る。
第２図の従来例は、主記憶部１と、命令フェッチ回路
２と、命令解析用メモリ３と、制御記憶回路４とを有し
て構成される。
２と、命令解析用メモリ３と、制御記憶回路４とを有し
て構成される。
主記憶部１には所定の処理を行なうソフトウェアプロ
グラム11と、第１種の命令で記述された複数の命令プロ
グラム群12とが格納されている。制御記憶回路４にはマ
イクロプログラムが格納されており、制御記憶回路４か
らマイクロ命令レジスタ44に読みだしたマイクロ命令を
デコーダ45でデコードした信号99により、第１種の命令
で定義された機能を実現するため各種の演算処理を制御
する。
グラム11と、第１種の命令で記述された複数の命令プロ
グラム群12とが格納されている。制御記憶回路４にはマ
イクロプログラムが格納されており、制御記憶回路４か
らマイクロ命令レジスタ44に読みだしたマイクロ命令を
デコーダ45でデコードした信号99により、第１種の命令
で定義された機能を実現するため各種の演算処理を制御
する。
主記憶部１のソフトウェアプログラム11は命令アドレ
スレジスタ（IAR）21で示されたアドレスによって主記
憶部１から読みだされ、命令バッファレジスタ（IBR）2
2に格納される。命令の取り出しはプリフェッチと称し
て、実際にその命令を実行するタイミングには命令バッ
ファレジスタ22にすでに到着済みであるように先取りさ
れている。
スレジスタ（IAR）21で示されたアドレスによって主記
憶部１から読みだされ、命令バッファレジスタ（IBR）2
2に格納される。命令の取り出しはプリフェッチと称し
て、実際にその命令を実行するタイミングには命令バッ
ファレジスタ22にすでに到着済みであるように先取りさ
れている。
制御記憶上のマイクロプログラムで実現される第１種
の命令は、水平型マイクロ命令の並列処理の効果が十分
に発揮できる基本命令であり、ソフトウェアプログラム
に使用される頻度が格段に高いものである。命令バッフ
ァレジスタ22に格納された命令の命令コード部222は命
令解析用メモリ３に供給されて、命令処理のマイクロプ
ログラム制御に必要な初期値として情報31,32,33,34を
ここから読みだしてくる。情報32はこの命令が第１種ま
たは第２種のいずれかを示す情報であり、マイクロ命令
シーケンサ（SEQ）42に提供される。情報34はこの命令
が定義されているか、未定義かを示す情報で不正命令コ
ードフラグと呼ばれ、やはりマイクロ命令シーケンサ42
に提供される。第１種の命令であればマイクロ命令シー
ケンサ42は情報31の命令処理を実現するマイクロプログ
ラムの先頭番地として制御記憶41の読みだしを行い、読
みだされたマイクロ命令は一旦マイクロ命令レジスタ
（RD）44に格納され、かつ、デコーダ45に提供され、デ
コーダ45によりデコードした出力信号により演算を制御
する。
の命令は、水平型マイクロ命令の並列処理の効果が十分
に発揮できる基本命令であり、ソフトウェアプログラム
に使用される頻度が格段に高いものである。命令バッフ
ァレジスタ22に格納された命令の命令コード部222は命
令解析用メモリ３に供給されて、命令処理のマイクロプ
ログラム制御に必要な初期値として情報31,32,33,34を
ここから読みだしてくる。情報32はこの命令が第１種ま
たは第２種のいずれかを示す情報であり、マイクロ命令
シーケンサ（SEQ）42に提供される。情報34はこの命令
が定義されているか、未定義かを示す情報で不正命令コ
ードフラグと呼ばれ、やはりマイクロ命令シーケンサ42
に提供される。第１種の命令であればマイクロ命令シー
ケンサ42は情報31の命令処理を実現するマイクロプログ
ラムの先頭番地として制御記憶41の読みだしを行い、読
みだされたマイクロ命令は一旦マイクロ命令レジスタ
（RD）44に格納され、かつ、デコーダ45に提供され、デ
コーダ45によりデコードした出力信号により演算を制御
する。
なお、マイクロ命令レジスタ44に格納されたマイクロ
命令には次のマイクロ命令を読み出すアドレスの決定方
法あるいはアドレスそのものの情報が含まれており、こ
れはマイクロ命令シーケンサ42に供給されて次のマイク
ロ命令を読みだし、以下逐次的に目的のマイクロプログ
ラムを実行していく。
命令には次のマイクロ命令を読み出すアドレスの決定方
法あるいはアドレスそのものの情報が含まれており、こ
れはマイクロ命令シーケンサ42に供給されて次のマイク
ロ命令を読みだし、以下逐次的に目的のマイクロプログ
ラムを実行していく。
次に、第１種の命令からなるソフトプログラムで実現
される第２種の命令は、マイクロプログラムで実現しよ
うとすると水平型マイクロ命令の並列処理の効果がそれ
ほど発揮できないものであり、むしろ垂直型のマイクロ
命令に近い使い方になるものである。
される第２種の命令は、マイクロプログラムで実現しよ
うとすると水平型マイクロ命令の並列処理の効果がそれ
ほど発揮できないものであり、むしろ垂直型のマイクロ
命令に近い使い方になるものである。
第２種の命令であることが命令解析用メモリ３の出力
情報32によってマイクロ命令シーケンサ42に伝えられる
と制御記憶（CS）41からのマイクロ命令レジスタ44への
マイクロ命令の読みだしは停止し、マイクロ命令レジス
タ44にはNOP（ノーオペレーション）のマイクロ命令が
格納されて演算動作が一時中断される。同時に情報32は
分岐アドレス生成回路23に提供されており、第２種の命
令であれば情報33は当該命令の処理をする命令プログラ
ムの開始番地として命令アドレスレジスタ21に格納さ
れ、同時にこのアドレスによって主記憶部１の命令プロ
グラム群12から命令を読み出す動作を起動し、この命令
プログラムの第１命令が命令バッファレジスタ22に格納
される。さらに情報32は、はじめの第２種の命令の命令
カウンタ（命令のアドレス）25の値を命令カウンタ待避
レジスタ26へ格納することを指示する。
情報32によってマイクロ命令シーケンサ42に伝えられる
と制御記憶（CS）41からのマイクロ命令レジスタ44への
マイクロ命令の読みだしは停止し、マイクロ命令レジス
タ44にはNOP（ノーオペレーション）のマイクロ命令が
格納されて演算動作が一時中断される。同時に情報32は
分岐アドレス生成回路23に提供されており、第２種の命
令であれば情報33は当該命令の処理をする命令プログラ
ムの開始番地として命令アドレスレジスタ21に格納さ
れ、同時にこのアドレスによって主記憶部１の命令プロ
グラム群12から命令を読み出す動作を起動し、この命令
プログラムの第１命令が命令バッファレジスタ22に格納
される。さらに情報32は、はじめの第２種の命令の命令
カウンタ（命令のアドレス）25の値を命令カウンタ待避
レジスタ26へ格納することを指示する。
次に、第３図は第１種の命令をAn、第２種の命令をBn
で示し第２種の命令B1によって、これを実行するための
命令プログラムAa→Ab→Ac→Adの最初の命令Aaが命令バ
ッファ22に格納されている。Aaは第１種の命令であり、
制御記憶41上のマイクロプログラムによって実現され、
以下Ab→Acも同様である。Adは第１種の命令であるが、
第２種の命令B1を実現するための命令プログラムの最後
の命令であり、元のソフトウェアプログラムシーケンス
上でB1の次の命令A3に戻るための役割を果たす。
で示し第２種の命令B1によって、これを実行するための
命令プログラムAa→Ab→Ac→Adの最初の命令Aaが命令バ
ッファ22に格納されている。Aaは第１種の命令であり、
制御記憶41上のマイクロプログラムによって実現され、
以下Ab→Acも同様である。Adは第１種の命令であるが、
第２種の命令B1を実現するための命令プログラムの最後
の命令であり、元のソフトウェアプログラムシーケンス
上でB1の次の命令A3に戻るための役割を果たす。
次に、第２図を参照して命令Adの動作を説明する。命
令Adは命令カウンタ待避レジスタ（ICR）26に保存され
る番地をベースにした相対分岐命令として定義される。
命令カウンタ待機レジスタ26には第３図の命令B1の命令
カウンタ値が保存されているので、相対分岐命令の変位
として命令B1の命令語長を設定することにより分岐アド
レス生成回路23において命令シーケンス上の命令B1の次
の命令すなわち、命令A3の命令アドレスが生成されて命
令アドレスレジスタ21に格納され、同時にこのアドレス
によって主記憶部１のソフトウェアプログラム11から命
令を読みだす動作を起動し、この命令が命令バッファレ
ジスタ22に格納される。A3は第１種の命令であるので制
御記憶41上のマイクロプログラム上の命令を実行してい
く。
令Adは命令カウンタ待避レジスタ（ICR）26に保存され
る番地をベースにした相対分岐命令として定義される。
命令カウンタ待機レジスタ26には第３図の命令B1の命令
カウンタ値が保存されているので、相対分岐命令の変位
として命令B1の命令語長を設定することにより分岐アド
レス生成回路23において命令シーケンス上の命令B1の次
の命令すなわち、命令A3の命令アドレスが生成されて命
令アドレスレジスタ21に格納され、同時にこのアドレス
によって主記憶部１のソフトウェアプログラム11から命
令を読みだす動作を起動し、この命令が命令バッファレ
ジスタ22に格納される。A3は第１種の命令であるので制
御記憶41上のマイクロプログラム上の命令を実行してい
く。
また、未定義の命令コードがソフトウェアプログラム
に出現した場合にハードウェアが誤動作することを防ぐ
ために、命令コードの正当性を確認しながらソフトウェ
アプログラムを実行する。また、命令コードな正当性の
確認において、命令解析メモリ３から読みだされた情報
34は不正命令コードフラグと呼ばれ、未定義の命令コー
ドに対応するものは１に、定義される命令コードに対応
するものは０になるようあらかじめ初期設定されてい
る。
に出現した場合にハードウェアが誤動作することを防ぐ
ために、命令コードの正当性を確認しながらソフトウェ
アプログラムを実行する。また、命令コードな正当性の
確認において、命令解析メモリ３から読みだされた情報
34は不正命令コードフラグと呼ばれ、未定義の命令コー
ドに対応するものは１に、定義される命令コードに対応
するものは０になるようあらかじめ初期設定されてい
る。
また、不正命令コードフラグ34が０の場合、すなわち
命令バッファレジスタ22中の命令の命令コードが定義さ
れている場合はマイクロ命令シーケンサ42は命令解析情
報31を起動アドレスとしてマイクロプログラム（命令解
析情報32が第１種の命令を示す場合）または命令プログ
ラム（命令解析情報32が第２種の命令を示す場合）を起
動する。
命令バッファレジスタ22中の命令の命令コードが定義さ
れている場合はマイクロ命令シーケンサ42は命令解析情
報31を起動アドレスとしてマイクロプログラム（命令解
析情報32が第１種の命令を示す場合）または命令プログ
ラム（命令解析情報32が第２種の命令を示す場合）を起
動する。
また、不正命令コードフラグ34が１の場合、すなわち
命令バッファレジスタ22中の命令の命令コードが未定義
の場合は、命令解析情報31を起動アドレスとしないで、
命令解析情報32の内容に関わらず、固定番地から始まる
例外処理のマイクロプログラムは起動する。これにより
通常の命令の動作を制御するマイクロプログラムまたは
命令プログラムを起動されずに、不正命令コード例外が
発生する。
命令バッファレジスタ22中の命令の命令コードが未定義
の場合は、命令解析情報31を起動アドレスとしないで、
命令解析情報32の内容に関わらず、固定番地から始まる
例外処理のマイクロプログラムは起動する。これにより
通常の命令の動作を制御するマイクロプログラムまたは
命令プログラムを起動されずに、不正命令コード例外が
発生する。
上述した従来の情報処理装置は、ハードウェアを直接
制御することが必要な命令を命令プログラムにより実現
しようとすると、第１種の命令の持つ機能だけでは足り
ない。例えば、ファームウェアにより制御可能だがソフ
トウェアからは制御不可能なレジスタを更新するような
命令は、第１種の命令をどのように組み合わせてもその
レジスタを制御することは不可能であるため、命令プロ
グラムにより実現できない。このようなレジスタを命令
プログラムにより制御可能とするためには、新たな命令
を追加定義しなくてはならない。この新たに定義される
命令は第１種の命令とも第２種の命令とも異なるため、
以後第３種の命令と呼ぶ。第３種の命令は命令プログラ
ムの記述の便宜のために追加された命令であるから、ソ
フトウェアには公開されない。言い替えれば、ソフトウ
ェアの命令セットには定義されず、不正命令コードに分
類されるべきものである。しかし、第３種の命令に対応
する命令解析メモリの不正命令コードフラグを１にして
しまうと、命令プログラム中で第３種の命令が出現した
場合にも不正命令コード例外が発生してしまうので第３
種の命令を追加できず、ハードウェアを直接制御するこ
とが必要な命令は命令プログラムによる実現を諦めて、
マイクロプログラムにより実現していた。
制御することが必要な命令を命令プログラムにより実現
しようとすると、第１種の命令の持つ機能だけでは足り
ない。例えば、ファームウェアにより制御可能だがソフ
トウェアからは制御不可能なレジスタを更新するような
命令は、第１種の命令をどのように組み合わせてもその
レジスタを制御することは不可能であるため、命令プロ
グラムにより実現できない。このようなレジスタを命令
プログラムにより制御可能とするためには、新たな命令
を追加定義しなくてはならない。この新たに定義される
命令は第１種の命令とも第２種の命令とも異なるため、
以後第３種の命令と呼ぶ。第３種の命令は命令プログラ
ムの記述の便宜のために追加された命令であるから、ソ
フトウェアには公開されない。言い替えれば、ソフトウ
ェアの命令セットには定義されず、不正命令コードに分
類されるべきものである。しかし、第３種の命令に対応
する命令解析メモリの不正命令コードフラグを１にして
しまうと、命令プログラム中で第３種の命令が出現した
場合にも不正命令コード例外が発生してしまうので第３
種の命令を追加できず、ハードウェアを直接制御するこ
とが必要な命令は命令プログラムによる実現を諦めて、
マイクロプログラムにより実現していた。
また、命令プログラム実行中は不正命令コード例外の
検出を抑止することにより未定義の命令コードを第３種
の命令に割り当てる方法もあるが、その場合には命令プ
ログラムの破壊や設計の誤りにより命令プログラム実行
中に未定義の命令コードが現れてもそれを検出できず、
動作を保証できないという問題があった。
検出を抑止することにより未定義の命令コードを第３種
の命令に割り当てる方法もあるが、その場合には命令プ
ログラムの破壊や設計の誤りにより命令プログラム実行
中に未定義の命令コードが現れてもそれを検出できず、
動作を保証できないという問題があった。
本発明の情報処理装置は、制御記憶上のマイクロプロ
グラムで実現される第１種の命令とこの第１種の命令で
構成される命令プログラムにより実現される第２種の命
令とからなるソフトウェアプログラムを実行する情報処
理装置において、前記第１種および前記第２種の命令を
格納する主記憶部と、この主記憶部から読みだした前記
第１種および前記第２種の命令コードを保持する命令レ
ジスタと、この命令レジスタが保持した前記命令コード
により索引され前記マイクロプログラムまたは前記命令
プログラムの開始アドレスと前記命令レジスタが保持し
た命令コードの命令プログラム実行中でないときに定義
されるか否かおよびマイクロプログラム実行中に定義さ
れるか否かを区別するための不正命令コードフラグとを
含む命令コードのデコード情報を格納する命令解析用メ
モリと、前記第２種の命令を実現するための前記命令プ
ログラムの開始によりセットし前記命令プログラムの終
了によりリセットして命令プログラム実行中であること
を示すモードレジスタとを有し、前記モードレジスタの
内容と前記命令レジスタが保持した前記命令コードから
索引された前記命令解析用メモリ中の前記不正命令コー
ドフラグとにより命令プログラム実行中か否かを区別し
て不正命令コード例外を発生するよう制御することを特
徴とする。
グラムで実現される第１種の命令とこの第１種の命令で
構成される命令プログラムにより実現される第２種の命
令とからなるソフトウェアプログラムを実行する情報処
理装置において、前記第１種および前記第２種の命令を
格納する主記憶部と、この主記憶部から読みだした前記
第１種および前記第２種の命令コードを保持する命令レ
ジスタと、この命令レジスタが保持した前記命令コード
により索引され前記マイクロプログラムまたは前記命令
プログラムの開始アドレスと前記命令レジスタが保持し
た命令コードの命令プログラム実行中でないときに定義
されるか否かおよびマイクロプログラム実行中に定義さ
れるか否かを区別するための不正命令コードフラグとを
含む命令コードのデコード情報を格納する命令解析用メ
モリと、前記第２種の命令を実現するための前記命令プ
ログラムの開始によりセットし前記命令プログラムの終
了によりリセットして命令プログラム実行中であること
を示すモードレジスタとを有し、前記モードレジスタの
内容と前記命令レジスタが保持した前記命令コードから
索引された前記命令解析用メモリ中の前記不正命令コー
ドフラグとにより命令プログラム実行中か否かを区別し
て不正命令コード例外を発生するよう制御することを特
徴とする。
次に本発明について図面を参照して説明する。第１図
は本発明の一実施例を示すブロック図である。
は本発明の一実施例を示すブロック図である。
本実施例の情報処理装置は、制御記憶上のマイクロプ
ログラムで実現される第１種の命令とこの第１種の命令
で構成される命令プログラムにより実現される第２種の
命令とからなるソフトウェアプログラムを実行する場合
において、第１種および第２種の命令を格納する主記憶
部１と、主記憶部１から読みだした第１種および第２種
の命令コードを保持する命令フェツチ回路２のバッファ
レジスタ22と、命令バッファレジスタ22が保持した命令
コードにより索引されるマイクロプログラムまたは命令
プログラムの開始アドレスと命令バッファレジスタ22が
保持した命令コードの命令プログラム実行中でないとき
に定義されるか否かおよびマイクロプログラム実行中に
定義されるか否かを区別するための不正命令コードフラ
グとを含む命令コードのデコード情報を格納する命令解
析用メモリ３と、第２種の命令を実現するための命令プ
ログラムの開始によりセットし命令プログラムの終了に
よりリセットして命令プログラム実行中であること示す
モードレジスタ５とを有し、モードレジスタ５の内容と
命令バッファレジスタ22が保持した命令コードから索引
された命令解析用メモリ３中の不正命令コードフラグと
により命令プログラム実行中か否かを区別して不正命令
コード例外を発生するよう制御する。
ログラムで実現される第１種の命令とこの第１種の命令
で構成される命令プログラムにより実現される第２種の
命令とからなるソフトウェアプログラムを実行する場合
において、第１種および第２種の命令を格納する主記憶
部１と、主記憶部１から読みだした第１種および第２種
の命令コードを保持する命令フェツチ回路２のバッファ
レジスタ22と、命令バッファレジスタ22が保持した命令
コードにより索引されるマイクロプログラムまたは命令
プログラムの開始アドレスと命令バッファレジスタ22が
保持した命令コードの命令プログラム実行中でないとき
に定義されるか否かおよびマイクロプログラム実行中に
定義されるか否かを区別するための不正命令コードフラ
グとを含む命令コードのデコード情報を格納する命令解
析用メモリ３と、第２種の命令を実現するための命令プ
ログラムの開始によりセットし命令プログラムの終了に
よりリセットして命令プログラム実行中であること示す
モードレジスタ５とを有し、モードレジスタ５の内容と
命令バッファレジスタ22が保持した命令コードから索引
された命令解析用メモリ３中の不正命令コードフラグと
により命令プログラム実行中か否かを区別して不正命令
コード例外を発生するよう制御する。
次に動作について説明する。制御記憶上のマイクロプ
ログラムで実現される第１種の命令は、水平型マイクロ
命令の並列処理の効果が十分に発揮できる基本命令であ
り、ソフトウェアプログラムに使用される頻度が格段に
高いものである。命令バッファレジスタ（IBR）22に格
納された命令の命令コード部222は命令解析用メモリ３
に供給されて、命令処理のマイクロプログラム制御に必
要な初期値として情報31,32,33,34,35をここから読みだ
してくる。情報32はこの命令が第１種のときに０とな
り、第２種のときに１となる情報であり、マイクロ命令
シーケンサ（SEQ）42に提供される。情報34,35はこの命
令が定義されているか、未定義かを示す情報で不正命令
コードフラグと呼ばれ、マイクロ命令シーケンサ42に提
供される。第１種の命令であればマイクロ命令シーケン
サ42は情報31が命令処理を実現するマイクロプログラム
の先頭番地として制御記憶（CS）41の読みだしをおこな
い読みだされたマイクロ命令は一旦マイクロ命令レジス
タ（RD）44に格納されて、各演算回路に提供される。な
お、このマイクロ命令には次のマイクロ命令を読み出す
アドレスの決定方法やあるいはアドレスそのものの情報
が含まれており、これはマイクロ命令シーケンサ42に供
給されて次のマイクロ命令を読みだし、以下逐次的に目
的のマイクロプログラムを実行していく。
ログラムで実現される第１種の命令は、水平型マイクロ
命令の並列処理の効果が十分に発揮できる基本命令であ
り、ソフトウェアプログラムに使用される頻度が格段に
高いものである。命令バッファレジスタ（IBR）22に格
納された命令の命令コード部222は命令解析用メモリ３
に供給されて、命令処理のマイクロプログラム制御に必
要な初期値として情報31,32,33,34,35をここから読みだ
してくる。情報32はこの命令が第１種のときに０とな
り、第２種のときに１となる情報であり、マイクロ命令
シーケンサ（SEQ）42に提供される。情報34,35はこの命
令が定義されているか、未定義かを示す情報で不正命令
コードフラグと呼ばれ、マイクロ命令シーケンサ42に提
供される。第１種の命令であればマイクロ命令シーケン
サ42は情報31が命令処理を実現するマイクロプログラム
の先頭番地として制御記憶（CS）41の読みだしをおこな
い読みだされたマイクロ命令は一旦マイクロ命令レジス
タ（RD）44に格納されて、各演算回路に提供される。な
お、このマイクロ命令には次のマイクロ命令を読み出す
アドレスの決定方法やあるいはアドレスそのものの情報
が含まれており、これはマイクロ命令シーケンサ42に供
給されて次のマイクロ命令を読みだし、以下逐次的に目
的のマイクロプログラムを実行していく。
次に、第２種の命令はマイクロプログラムで実現しよ
うとすると水平型マイクロ命令の並列処理の効果がそれ
ほど発揮できないものであり、むしろ垂直型のマイクロ
命令に近い使い方になるものである。
うとすると水平型マイクロ命令の並列処理の効果がそれ
ほど発揮できないものであり、むしろ垂直型のマイクロ
命令に近い使い方になるものである。
第２種の命令であるこが命令解析用メモリ３の出力情
報32によってマイクロ命令シーケンサ42に伝えられると
制御記憶41からのマイクロ命令レジスタ44へのマイクロ
命令の読みだしは停止され、マイクロ命令レジスタ44に
はNOP（ノーオペレーション）のマイクロ命令が格納さ
れてマイクロ命令により制御される演算動作が一時中断
される。同時に情報32は分岐アドレス生成回路23に提供
されており、第２種の命令であれば情報33が命令処理を
する命令プログラムの開始番地として命令アドレスレジ
スタ21に格納され、同時にこのアドレスによって主記憶
部１の命令プログラム群11から命令を読み出す動作を起
動し、この命令プログラムの第１命令が命令バッファレ
ジスタ22に格納される。さらに情報32は、はじめの第２
種の命令の命令カウンタ（命令のアドレス）25の値を命
令カウンタ待避レジスタ（ICR）26へ格納することを指
示するとともに、レジスタ５を１にセットする。
報32によってマイクロ命令シーケンサ42に伝えられると
制御記憶41からのマイクロ命令レジスタ44へのマイクロ
命令の読みだしは停止され、マイクロ命令レジスタ44に
はNOP（ノーオペレーション）のマイクロ命令が格納さ
れてマイクロ命令により制御される演算動作が一時中断
される。同時に情報32は分岐アドレス生成回路23に提供
されており、第２種の命令であれば情報33が命令処理を
する命令プログラムの開始番地として命令アドレスレジ
スタ21に格納され、同時にこのアドレスによって主記憶
部１の命令プログラム群11から命令を読み出す動作を起
動し、この命令プログラムの第１命令が命令バッファレ
ジスタ22に格納される。さらに情報32は、はじめの第２
種の命令の命令カウンタ（命令のアドレス）25の値を命
令カウンタ待避レジスタ（ICR）26へ格納することを指
示するとともに、レジスタ５を１にセットする。
第３図では第１種の命令をAn、第２種の命令をBnで示
し、第２種の命令B1によって、これを実行するための命
令プログラムAa→Ab→Ac→Adの最初の命令Aaが命令バッ
ファ22に格納される。Aaは第１種の命令なので、制御記
憶41上のマイクロプログラムによって実現され、以下Ab
→Acも同様である。Adは第１種の命令であるが、第２種
の命令B1を実現するための命令プログラムの最後の命令
であり、元のソフトウェアプログラムシーケンス上でB1
の次の命令A3に戻るための役割を果たす。
し、第２種の命令B1によって、これを実行するための命
令プログラムAa→Ab→Ac→Adの最初の命令Aaが命令バッ
ファ22に格納される。Aaは第１種の命令なので、制御記
憶41上のマイクロプログラムによって実現され、以下Ab
→Acも同様である。Adは第１種の命令であるが、第２種
の命令B1を実現するための命令プログラムの最後の命令
であり、元のソフトウェアプログラムシーケンス上でB1
の次の命令A3に戻るための役割を果たす。
また、命令Adは、命令カウンタ待機レジスタ（ICR）2
6に保存される番地をベースにした相対分岐命令として
定義され、命令解析用メモリ３の出力33によりレジスタ
５が０にリセットされ、制御記憶41上のマイクロプログ
ラムによって命令カウンタ待避レジスタ26に保持された
第３図の命令B1の命令カウンタ値に、相対分岐命令の変
位として命令B1の命令語長を加算することにより分岐ア
ドレス生成回路23において命令シーケンス上の命令B1の
次の命令すなわち、命令A3の命令アドレスが生成され
る。生成された命令アドレスは命令アドレスレジスタ21
に格納され、同時にこのアドレスによって主記憶部１の
ソフトウェアプログラム11から命令を読みだす動作を起
動し、この命令が命令バッファレジスタ22に格納され
る。以下逐次的にソフトウェアプログラム上の命令を実
行していく。本実施例では命令解析用メモリ３の出力に
よりレジスタ５のリセットを行なっているが例えばマイ
クロ命令によりレジスタ５のリセットを行なってもかま
わない。
6に保存される番地をベースにした相対分岐命令として
定義され、命令解析用メモリ３の出力33によりレジスタ
５が０にリセットされ、制御記憶41上のマイクロプログ
ラムによって命令カウンタ待避レジスタ26に保持された
第３図の命令B1の命令カウンタ値に、相対分岐命令の変
位として命令B1の命令語長を加算することにより分岐ア
ドレス生成回路23において命令シーケンス上の命令B1の
次の命令すなわち、命令A3の命令アドレスが生成され
る。生成された命令アドレスは命令アドレスレジスタ21
に格納され、同時にこのアドレスによって主記憶部１の
ソフトウェアプログラム11から命令を読みだす動作を起
動し、この命令が命令バッファレジスタ22に格納され
る。以下逐次的にソフトウェアプログラム上の命令を実
行していく。本実施例では命令解析用メモリ３の出力に
よりレジスタ５のリセットを行なっているが例えばマイ
クロ命令によりレジスタ５のリセットを行なってもかま
わない。
次に、不正命令コード例外の検出と第３種の命令の実
行について説明する。第３種の命令に対応する命令解析
用メモリ３中の不正命令コードフラグ34が１に、不正命
令コードフラグ35が０に、そして命令解析情報32は第１
種の命令を示すようにあらかじめ設定しておく。
行について説明する。第３種の命令に対応する命令解析
用メモリ３中の不正命令コードフラグ34が１に、不正命
令コードフラグ35が０に、そして命令解析情報32は第１
種の命令を示すようにあらかじめ設定しておく。
次に、命令プログラムを実行していない場合について
説明する。命令プログラムを実行中でない場合にはレジ
スタ５が０を保持する。この場合に主記憶部１から命令
バッファレジスタ22に読みだされた命令が第３種の命令
だった場合、命令コードで命令解析用メモリ３を索引し
た出力である不正命令コードフラグ34が１に、不正命令
コードフラグ35が０になる。このときレジスタ５は０を
出力しているのでセレクタ６は不正命令コードフラグ34
を選択し、セレクタ６の出力は１になる。セレクタ６の
出力が１になるとマイクロ命令シーケンサ42は命令解析
情報31により、固定番地から始まる例外処理のマイクロ
プログラムを起動する。これにより通常の命令の動作を
制御するマイクロプログラムは起動されずに、不正命令
コード例外が発生する。これは第４図の命令C5の動作に
相当する。
説明する。命令プログラムを実行中でない場合にはレジ
スタ５が０を保持する。この場合に主記憶部１から命令
バッファレジスタ22に読みだされた命令が第３種の命令
だった場合、命令コードで命令解析用メモリ３を索引し
た出力である不正命令コードフラグ34が１に、不正命令
コードフラグ35が０になる。このときレジスタ５は０を
出力しているのでセレクタ６は不正命令コードフラグ34
を選択し、セレクタ６の出力は１になる。セレクタ６の
出力が１になるとマイクロ命令シーケンサ42は命令解析
情報31により、固定番地から始まる例外処理のマイクロ
プログラムを起動する。これにより通常の命令の動作を
制御するマイクロプログラムは起動されずに、不正命令
コード例外が発生する。これは第４図の命令C5の動作に
相当する。
次に命令プログラムを実行している場合について説明
する。第２種の命令の実行により命令プログラムへの分
岐が行われると同時にレジスタ５が１にセットされ、命
令プログラム実行中に主記憶部１から命令バッファレジ
スタ22に読みだされた命令が第３種の命令だった場合に
は命令コードで命令解析用メモリ３を索引した出力であ
る不正命令コードフラグ34が１に、不正命令コードフラ
グ35が０になる。このときレジスタ５は１を出力してい
るためセレクタ６は不正命令コードフラグ35を選択し、
その出力は０となる。セレクタ６の出力が０であると、
マイクロ命令シーケンサ42は命令バッファレジスタ22中
の命令コードが定義されている場合と同様に、命令解析
情報31を起動アドレスとしてマイクロプログラム（命令
解析情報32が第１種の命令を示すため）を起動する、こ
れは第４図の命令Caの動作に相当する。
する。第２種の命令の実行により命令プログラムへの分
岐が行われると同時にレジスタ５が１にセットされ、命
令プログラム実行中に主記憶部１から命令バッファレジ
スタ22に読みだされた命令が第３種の命令だった場合に
は命令コードで命令解析用メモリ３を索引した出力であ
る不正命令コードフラグ34が１に、不正命令コードフラ
グ35が０になる。このときレジスタ５は１を出力してい
るためセレクタ６は不正命令コードフラグ35を選択し、
その出力は０となる。セレクタ６の出力が０であると、
マイクロ命令シーケンサ42は命令バッファレジスタ22中
の命令コードが定義されている場合と同様に、命令解析
情報31を起動アドレスとしてマイクロプログラム（命令
解析情報32が第１種の命令を示すため）を起動する、こ
れは第４図の命令Caの動作に相当する。
次に第１種，第２種，第３種のいずれの命令としても
定義されていない命令コードが出現した場合の動作につ
いて説明する。このような命令コードに対応する命令解
析用メモリ３中の不正命令コードフラグ34および不正命
令コードフラグ35はともに１にあらかじめ設定してお
く。主記憶部１から命令バッファレジスタ22に読みださ
れた命令が未定義の命令だった場合、命令コードで命令
解析用メモリ３から索引した出力である不正命令コード
フラグ34,35,はともに１になり、レジスタ５の内容に関
わらずセレクタ６の出力が１になる。セレクタ６の出力
が１になるとマイクロ命令シーケンサ42は命令解析情報
31により固定番地から始まる例外処理のマイクロプログ
ラムを起動する。これにより命令プログラム実行中か否
かに関わらず、通常の命令の動作を制御するマイクロプ
ログラムが起動されずに不正命令コード例外が発生す
る。
定義されていない命令コードが出現した場合の動作につ
いて説明する。このような命令コードに対応する命令解
析用メモリ３中の不正命令コードフラグ34および不正命
令コードフラグ35はともに１にあらかじめ設定してお
く。主記憶部１から命令バッファレジスタ22に読みださ
れた命令が未定義の命令だった場合、命令コードで命令
解析用メモリ３から索引した出力である不正命令コード
フラグ34,35,はともに１になり、レジスタ５の内容に関
わらずセレクタ６の出力が１になる。セレクタ６の出力
が１になるとマイクロ命令シーケンサ42は命令解析情報
31により固定番地から始まる例外処理のマイクロプログ
ラムを起動する。これにより命令プログラム実行中か否
かに関わらず、通常の命令の動作を制御するマイクロプ
ログラムが起動されずに不正命令コード例外が発生す
る。
このようにすると、第３種の命令の出現により命令プ
ログラム実行中でない場合には不正命令コード例外が発
生し（命令C5）、命令プログラム実行中は正しくマイク
ロプログラムが起動する（命令Ca）ので、未定義の命令
コードが出現した場合に命令プログラム実行中か否かに
関わらず不正命令コード例外が発生する。
ログラム実行中でない場合には不正命令コード例外が発
生し（命令C5）、命令プログラム実行中は正しくマイク
ロプログラムが起動する（命令Ca）ので、未定義の命令
コードが出現した場合に命令プログラム実行中か否かに
関わらず不正命令コード例外が発生する。
なお、本実施例では不正命令コードフラグ34は第１
種，第２種のいずれでもないことを、不正命令コードフ
ラグ35は第１種，第２種，第３種のいずれでもないこと
を示すよう設定されているが、本発明はこれに限定する
ものでなく、例えば不正命令コードフラグ34は第１種，
第２種のいずれでもないことにし、不正命令コードフラ
グ35は第３種の命令であることを示すよう設定すること
も可能である。その場合にはセレクタ６の代わりに、レ
ジスタ５の出力と不正命令コードフラグ35の論理積と、
不正命令コードフラグ34の論理和を出力する回路とを用
意し、その出力により例外処理のマイクロプログラムを
起動すればよい。
種，第２種のいずれでもないことを、不正命令コードフ
ラグ35は第１種，第２種，第３種のいずれでもないこと
を示すよう設定されているが、本発明はこれに限定する
ものでなく、例えば不正命令コードフラグ34は第１種，
第２種のいずれでもないことにし、不正命令コードフラ
グ35は第３種の命令であることを示すよう設定すること
も可能である。その場合にはセレクタ６の代わりに、レ
ジスタ５の出力と不正命令コードフラグ35の論理積と、
不正命令コードフラグ34の論理和を出力する回路とを用
意し、その出力により例外処理のマイクロプログラムを
起動すればよい。
以上説明したように本発明は、マイクロプログラムで
実現すると水平型マイクロ命令の並列処理の効果をあま
り発揮できない第２種の命令を、水平型マイクロ命令の
並列処理の効果が十分に発揮できる基本的な命令である
第１種の命令からなる命令プログラムの実行により命令
プログラム実行中のみ定義され、命令プログラム実行中
でない場合には不正命令コード例外となるような第３種
の命令を定義することができる。この命令によりハード
ウェアを直接制御すれば、ハードウェアを直接制御する
必要がある命令についても第３種の命令を含む命令プロ
グラムにより実現することが可能となり、命令プログラ
ムの利用範囲を広げることができる効果がある。
実現すると水平型マイクロ命令の並列処理の効果をあま
り発揮できない第２種の命令を、水平型マイクロ命令の
並列処理の効果が十分に発揮できる基本的な命令である
第１種の命令からなる命令プログラムの実行により命令
プログラム実行中のみ定義され、命令プログラム実行中
でない場合には不正命令コード例外となるような第３種
の命令を定義することができる。この命令によりハード
ウェアを直接制御すれば、ハードウェアを直接制御する
必要がある命令についても第３種の命令を含む命令プロ
グラムにより実現することが可能となり、命令プログラ
ムの利用範囲を広げることができる効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
の情報処理装置の一例のブロック図、第３図は第２種の
命令を実現するための命令プログラムの実行を示す図、
第４図は第２種の命令を実現するための命令プログラム
中に第３種の命令が出現した場合の実行を示す図であ
る。 １……主記憶部、２……命令フェッチ回路、３……命令
解析用メモリ、４……制御記憶回路、５……レジスタ、
６……セレクタ、41……制御記憶、42……マイクロ命令
シーケンサ、43……マイクロアドレスレジスタ、44……
マイクロ命令レジスタ、45……デコーダ。
の情報処理装置の一例のブロック図、第３図は第２種の
命令を実現するための命令プログラムの実行を示す図、
第４図は第２種の命令を実現するための命令プログラム
中に第３種の命令が出現した場合の実行を示す図であ
る。 １……主記憶部、２……命令フェッチ回路、３……命令
解析用メモリ、４……制御記憶回路、５……レジスタ、
６……セレクタ、41……制御記憶、42……マイクロ命令
シーケンサ、43……マイクロアドレスレジスタ、44……
マイクロ命令レジスタ、45……デコーダ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 9/22 310 G06F 9/22 380
Claims (1)
- 【請求項１】制御記憶上のマイクロプログラムで実現さ
れる第１種の命令とこの第１種の命令で構成される命令
プログラムにより実現される第２種の命令とからなるソ
フトウェアプログラムを実行する情報処理装置におい
て、前記第１種および前記第２種の命令を格納する主記
憶部と、この主記憶部から読みだした前記第１種および
前記第２種の命令コードを保持する命令レジスタと、こ
の命令レジスタが保持した前記命令コードにより索引さ
れ前記マイクロプログラムまたは前記命令プログラムの
開始アドレスと前記命令レジスタが保持した命令コード
の命令プログラム実行中でないときに定義されるか否か
およびマイクロプログラム実行中に定義されるか否かを
区別するための不正命令コードフラグとを含む命令コー
ドのデコード情報を格納する命令解析用メモリと、前記
第２種の命令を実現するための前記命令プログラムの開
始によりセットし前記命令プログラムの終了によりリセ
ットして命令プログラム実行中であることを示すモード
レジスタとを有し、前記モードレジスタの内容と前記命
令レジスタが保持した前記命令コードから索引された前
記命令解析用メモリ中の前記不正命令コードフラグとに
より命令プログラム実行中か否かを区別して不正命令コ
ード例外を発生するよう制御することを特徴とする情報
処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220250A JP3057732B2 (ja) | 1990-08-22 | 1990-08-22 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220250A JP3057732B2 (ja) | 1990-08-22 | 1990-08-22 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102921A JPH04102921A (ja) | 1992-04-03 |
| JP3057732B2 true JP3057732B2 (ja) | 2000-07-04 |
Family
ID=16748246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220250A Expired - Fee Related JP3057732B2 (ja) | 1990-08-22 | 1990-08-22 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3057732B2 (ja) |
-
1990
- 1990-08-22 JP JP2220250A patent/JP3057732B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04102921A (ja) | 1992-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5235686A (en) | Computer system having mixed macrocode and microcode | |
| US8589664B2 (en) | Program flow control | |
| JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
| US6009509A (en) | Method and system for the temporary designation and utilization of a plurality of physical registers as a stack | |
| JPS58219644A (ja) | 命令実行方式 | |
| US4287561A (en) | Address formulation interlock mechanism | |
| US5095426A (en) | Data processing system for effectively handling exceptions during execution of two different types of instructions | |
| EP0279953B1 (en) | Computer system having mixed macrocode and microcode instruction execution | |
| JPS61221936A (ja) | データ処理装置 | |
| JP4160705B2 (ja) | プロセッサ及びプロセッサシステム | |
| JP3057732B2 (ja) | 情報処理装置 | |
| WO1988007239A1 (en) | Apparatus and method for synchronization of arithmetic exceptions in parallel pipelined execution units | |
| KR970012141A (ko) | 파이프라인 처리를 수행하는 데이터 처리 장치 | |
| JPH056281A (ja) | 情報処理装置 | |
| KR900010552A (ko) | 명령을 페치(fetch)하기 위한 제어 시스템 | |
| JP2000194556A (ja) | 命令ルックアヘッドシステムおよびハ―ドウェア | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| JP2536615B2 (ja) | 情報処理装置 | |
| JP2545594B2 (ja) | オペランドデータ先取り方式 | |
| JPH04130925A (ja) | 情報処理装置 | |
| JPH0424731B2 (ja) | ||
| JPH03164945A (ja) | データ処理装置 | |
| JPH01310440A (ja) | データ処理装置 | |
| JPH0425937A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |