JPH056281A - 情報処理装置 - Google Patents

Abstract

(57)【要約】 【目的】割り込み処理起動時および復帰時に所定の汎用
レジスタの退避，復元を同時に行うようにしたもの。 【構成】メモリ３に割り込み要因に対応したレジスタ指
定ビットを割り付ける。割り込み処理起動時のマイクロ
プログラム処理によりレジスタ指定ビットで“１”に指
定されている汎用レジクタ１０のレジスタコードを順次
コードレジスタ１８に設定しながら汎用レジスタを選択
し、内容をスタック領域に退避する。また、割り込み処
理からの復帰命令ではスタック領域のデータをレジスタ
指定ビットの内容に基づき所定の汎用レジスタ１０に書
き戻す。 【効果】割り込み処理の起動時のプログラム処理のオー
バヘッドを最小限に抑えることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は情報処理装置に関し、特
に割り込み処理機能を備えた情報処理装置に関する。

【０００２】

【従来の技術】近年、プリンタ，ディスク装置等のＯＡ
機器や、エンジン制御等の自動車電装機器を始めとし
て、マイクロコンピュータの応用分野はますます広がり
つつあるが、これらの装置が高性能化するのに伴い、マ
イクロコンピュータが処理すべき情報量も増大化し、処
理速度のより一層の高速化が望まれている。

【０００３】さらに、このような分野の装置組み込みの
用途では、装置自体が小型化，低価格化が進むなか、マ
イクロコンピュータもより安価でコンパクトな機器構成
が可能なものが望まれている。

【０００４】一般に、上述のマイクロコンピュータ等の
情報処理装置において割り込みが発生した場合、プログ
ラムステータスワード（ＰＳＷ），プログラムカウンタ
（ＰＣ）の内容を一時的にスタックメモリ等に退避した
後、割り込みのプログラム処理を開始し、終了後、退避
したデータを再びＰＳＷ，ＰＣに戻すことにより、中断
していた本来のプログラム処理を再開する。

【０００５】従来、この種の情報処理装置では、スタッ
クメモリと汎用レジスタ間のデータ転送命令を備え、割
り込みのプログラム処理の開始時には汎用レジスタ内容
のスタックメモリへの退避命令を実行して所定の汎用レ
ジスタのデータを保持させ、また、割り込みのプログラ
ム処理の終了時にはスタックメモリから汎用レジスタへ
の復帰命令を実行して汎用レジスタのデータを回復させ
るようにしていた。これにより、割り込みのプログラム
処理を、本来のプログラム処理で使用していた汎用レジ
スタの内容を破壊することなく、任意の汎用レジスタを
使用して実行することができる。

【０００６】一方、このような割り込み処理は、通常の
プログラム処理を一時中断して即座に実行させる必要が
あり、装置全体の性能を向上させるには、この割り込み
処理の高速化が不可欠な要素となっている。

【０００７】

【発明が解決しようとする課題】上述の従来の情報処理
装置では、割り込み処理の実行毎に汎用レジスタの退避
と復帰の命令を実行することになり、そのための命令フ
ェッチ，デコードの時間がオーバーヘッドとなり、割り
込み処理トータルの実行速度の低下を招いていた。

【０００８】また、上記問題を解決する手法として、汎
用レジスタ群を複数バンク備え、割り込み発生時に他の
レジスタバンクに切り替える方式があるが、この場合、
レジスタバンク数を割り込み要因の数だけ備える必要が
あり、ハードウェア規模の面で効率的でない。

【０００９】本発明は、このような従来の情報処理装置
における問題点を改善すべくなされたものであって、高
速な割り込み処理を最小限のハードウェアで実現する情
報処理装置を提供することを目的としている。

【００１０】

【課題を解決するための手段】本発明の情報処理装置
は、複数の汎用レジスタと、各種命令処理を実現する命
令実行手段と、割り込み発生時に割り込みの処理を起動
する割り込み処理起動手段と、割り込み処理の終了後に
割り込みの処理から復帰する割り込み処理復帰手段とを
備えた中央処理部と、命令処理に関わる処理データを記
憶するデータメモリとを含む情報処理装置であって、割
り込み発生時に割り込みの処理の実行に先立って退避が
必要な前記汎用レジスタを指定するレジスタ指定手段を
備え、割り込み処理起動手段は、割り込み処理の起動に
先立ってレジスタ指定手段により指定された汎用レジス
タのデータをデータメモリに退避する手段を含み、割り
込み処理復帰手段は、割り込み処理の終了後にレジスタ
指定手段により指定された汎用レジスタのデータメモリ
から復元する手段を含むものである。

【００１１】また、レジスタ指定手段はデータメモリに
割り付けられたデータで構成されているものである。

【００１２】

【実施例】以下に、本発明について図面を参照して説明
する。図１は本発明の一実施例を示す情報処理装置の内
部構成のブロック図である。中央処理部（ＣＰＵ）１
は、システムバス５を介してメモリ３から読み込んだ命
令コードに基づき、所定のマイクロプログラムを順次実
行することにより命令処理を実現する。割り込み制御部
２は、周辺装置４が発生する割り込み信号ＩＮＴＡ４
１，ＩＮＴＢ４２，ＩＮＴＣ４３を入力すると、優先順
位を制御してＣＰＵ１に対する割り込み要求信号２１を
発生するとともに、受け付けた割り込み要因の識別を行
うための割り込み受付コード２２をシステムバス５に出
力する。割り込み受付コード２２は、２ビットで構成さ
れており、各割り込み信号に対応して図２に示す各コー
ドを出力する。

【００１３】ＣＰＵ１は、Ｒ０からＲ７の８本の汎用レ
ジスタから構成される汎用レジスタ群１０，フェッチし
た命令コードを記憶する命令レジスタ（ＩＲ）１１，命
令毎のマイクロプログラムを記憶するマイクロＲＯＭ１
３，読み出されたマイクロ命令を順次記憶するマイクロ
命令レジスタ１４，ＰＣ１６及びＰＳＷ１７を備えてい
る。マイクロ命令レジスタ１４の各ビットは、ＣＰＵ制
御フィールド１４ａ，レジスタ指定フィールド１４ｂ，
次アドレス指定フィールド１４ｃから構成される。

【００１４】ＣＰＵ制御フィールド１４ａは、デコーダ
１５にて解読後、ＣＰＵ１内部の各種制御回路に供給さ
れ、データ転送，算術論理演算等の命令処理を実現す
る。レジスタ指定フィールド１４ｂは、汎用レジスタ群
１０に供給され、命令処理で使用する汎用レジスタを直
接指定する。また、汎用レジスタは、図３に示すような
コードレジスタ１８に対して３ビットのレジスタコード
をシステムバス５を介して指定することにより、間接指
定が可能である。次アドレス指定フィールド１４ｃは、
ＩＲ１１，割り込み要求信号２１とともにマイクロアド
レス生成部１２に入力し、マイクロＲＯＭ１３に対する
マイクロアドレスの生成に用いられる。

【００１５】メモリ３は、ＣＰＵ１が実行するプログラ
ム（命令群）及び処理データを記憶し、さらに、スタッ
ク領域と、図４に示すように、割り込み処理の開始アド
レスを示す割り込みベクタアドレスと、割り込み処理に
おいて使用する汎用レジスタ、すなわち割り込み処理起
動時に退避すべき汎用レジスタを指定するレジスタ指定
ビットとが割り込み制御テーブルとして各割り込み要因
毎に割り付けられている。

【００１６】レジスタ指定ビットは、図５に示すよう
に、各１ビットがそれぞれＲ０からＲ７の８本の汎用レ
ジスタに対応するように構成されている。

【００１７】周辺装置４が割り込み信号ＩＮＴ４１〜４
３のいずれかを発生すると、割り込み制御部２はこれを
受け付けると同時に、割り込み要求信号２１をマイクロ
アドレス生成部１２に出力する。マイクロアドレス生成
部１２は、割り込み要求信号２１に基づき割り込み処理
起動のマイクロプログラムの開始アドレスを生成する。
以降、実行していたプログラム処理を一時中断し、割り
込み処理起動のマイクロプログラムの実行により、次の
制御を行う。

【００１８】ＰＳＷ１７，ＰＣ１６をスタック領域に退
避した後、割り込み制御部２から割り込み受付コード２
２を読み出し、これをマイクロプログラム中で判別し
て、メモリ３から図４に示すような受け付けた割り込み
要因に対応する割り込み制御テーブルのレジスタ指定ビ
ットデータを読み出す。次に、レジスタ指定ビットで
“１”に指定されている汎用レジスタのレジスタコード
を順次コードレジスタ１８に設定しながら汎用レジスタ
を選択し、その内容をスタック領域に退避する。続いて
レジスタ指定ビットのデータをスタック領域に退避した
後、割り込みベクタアドレスのデータをＰＣ１６にロー
ドし、割り込み処理の開始アドレスに分岐して割り込み
処理を実行する。

【００１９】割り込み処理は、割り込みからの復帰命令
の実行により終了する。復帰命令では、割り込み起動時
にスタック領域に退避したレジスタ指定ビットのデータ
に基づき、同じくスタック領域に退避した各汎用レジス
タのデータを書き戻し、さらに、ＰＣ，ＰＳＷ値をそれ
ぞれＰＣ１６，ＰＳＷ１７に書き戻すことにより、割り
込み処理により中断していたプログラム処理を再開す
る。

【００２０】例えば、割り込み信号ＩＮＴＡ４１を受け
付けると、割り込み制御部２から対応する割り込み受付
コード２２として０１Ｂ（Ｂはバイナリデータであるこ
とを示す）が出力され、マイクロプログラム中でこれを
判別して１番目の割り込み制御テーブルからデータを読
み出す。レジスタ指定ビットデータが、例えば１０１０
００１１Ｂの場合、汎用レジスタＲ０，Ｒ１，Ｒ５，Ｒ
７のそれぞれのレジスタコード０００Ｂ，００１Ｂ，１
０１Ｂ，１１１Ｂを順次コードレジスタ１８に設定して
選択しながら各汎用レジスタ内容をスタック領域に退避
する。

【００２１】割り込みからの復帰時には、スタック領域
に退避されたレジスタ指定ビットデータに基づき、同じ
くスタック領域に退避されたデータを読み出し、順次Ｒ
７，Ｒ５，Ｒ１，Ｒ０に書き戻す。ここで図６に上記例
におけるスタック領域のデータ構成を示す。

【００２２】次に、本発明の第２の実施例について図面
を参照して説明する。第２の実施例の情報処理装置は、
第１の実施例の情報処理装置における割り込み受付コー
ド２２をスタック領域に退避するようにしたものであ
り、その構成は第１の実施例の情報処理装置と同じであ
るため、以下図１を引用してその動作を説明する。

【００２３】本実施例では、割り込み処理起動のマイク
ロプログラムの実行により、次の制御を行う。ＰＳＷ１
７，ＰＣ１６をスタック領域に退避した後、割り込み制
御部２から割り込み受付コード２２を読み出し、これを
判別して、メモリ３から受け付けた割り込み要因に対応
する割り込み制御テーブルのデータを読み出す。次に、
レジスタ指定ビットで“１”に指定されている汎用レジ
スタのレジスタコードを順次コードレジスタ１８に設定
しながら汎用レジスタを選択し、その内容をスタック領
域に退避する。続いて割り込み受付コード２２のデータ
をスタック領域に退避した後、割り込みベクタアドレス
のデータをＰＣ１６にロードし、割り込み処理の開始ア
ドレスに分岐して割り込み処理を実行する。

【００２４】割り込み処理は、割り込みからの復帰命令
の実行により終了する。復帰命令では、割り込み起動時
にスタック領域に退避した割り込み受付コード２２のデ
ータに基づき、同じくスタック領域に退避した各汎用レ
ジスタのデータを書き戻し、さらに、ＰＣ，ＰＳＷ値を
それぞれＰＣ１６，ＰＳＷ１７に書き戻すことにより、
割り込み処理により中断していたプログラム処理を再開
する。

【００２５】例えば、割り込み信号ＩＮＴＢ４２を受け
付けると、割り込み制御部２から対応する割り込み受付
コード２２として１０Ｂが出力され、マイクロプログラ
ム中でこれを判別して２番目の割り込み制御テーブルか
らデータを読み出す。レジスタ指定ビットデータが、例
えば０１００１０１０Ｂの場合、汎用レジスタＲ１，Ｒ
３，Ｒ６のそれぞれのレジスタコード００１Ｂ，０１１
Ｂ，１１０Ｂを順次コードレジスタ１８に設定して選択
しながら各汎用レジスタ内容をスタック領域に退避す
る。

【００２６】割り込みからの復帰時には、スタック領域
に退避された割り込み受付コード２２のデータを判別し
て対応する割り込み制御テーブルからレジスタ指定ビッ
トデータを再び読み出し、これに基づき同じくスタック
領域に退避されたデータを読み出し、順次Ｒ６，Ｒ３，
Ｒ１に書き戻す。ここで図７に上記例におけるスタック
領域のデータ構成を示す。

【００２７】なお、以上説明した実施例では、簡単のた
め、８本の汎用レジスタを備えた構成について説明して
いるが、スタック領域に退避する汎用レジスタの指定に
関わるデータを割り込み受付コードにしているため、汎
用レジスタの指定部分のスタック領域の消費量が、汎用
レジスタの数によらず一定であり、汎用レジスタを多く
備えている中央処理部を備えた情報処理装置において最
適である。

【００２８】また、本発明の第３の実施例について図面
を参照して説明する。第３の実施例の情報処理装置は、
第１の実施例の情報処理装置におけるレジスタ指定ビッ
トをメモリ３上の任意のアドレスに割り付けるようにし
たものであり、その構成は第１の実施例の情報処理装置
と同じであるため、以下図１を引用してその動作を説明
する。

【００２９】図８は、本実施例におけるメモリ３の割り
込み制御テーブルの構成を示した図であり、割り込み処
理の開始アドレスを示す割り込みベクタアドレスと、第
１の実施例と同様の割り込み処理起動時に退避すべき汎
用レジスタを指定するレジスタ指定ビットを記憶してい
るメモリアドレスを示すメモリポインタとが割り込み制
御テーブルとして各割り込み要因毎に割り付けられてい
る。

【００３０】本実施例では、割り込み処理起動のマイク
ロプログラムの実行により、次の制御を行う。ＰＳＷ１
７，ＰＣ１６をスタック領域に退避した後、割り込み制
御部２から割り込み受け付けコード２２を読み出し、こ
れを判別して、メモリ３から受け付けた割り込み要因に
対応する割り込み制御テーブルのデータを読み出す。次
に、割り込み制御テーブルのメモリポインタ値をアドレ
スとしてメモリ３からレジスタ指定ビット情報を読み出
し、“１”に指定されている汎用レジスタを選択し、そ
の内容をスタック領域に退避する。続いてレジスタ指定
ビットのデータをスタック領域に退避した後、割り込み
ベクタアドレスのデータをＰＣ１６にロードし、割り込
み処理の開始アドレスに分岐して割り込み処理を実行す
る。

【００３１】割り込み処理は、割り込みからの復帰命令
の実行により終了するが、その動作は第１の実施例の動
作と同一であり、詳細な説明は省略する。

【００３２】本実施例では、割り込み制御テーブルを含
むプログラムをＲＯＭで構成し、レジスタ指定ビットを
ＲＡＭにマッピングしてプログラム処理により動的に書
き換えることが可能である。

【００３３】

【発明の効果】以上説明したように、本発明の情報処理
装置は、割り込み発生時の汎用レジスタの退避及び復帰
を割り込み処理起動時及び終了時のマイクロプログラム
にて行うことにより、従来のレジスタ転送命令の実行に
伴う命令フェッチ，デコード等のオーバヘッドをなく
し、高速な割り込み処理を実現できる。

【００３４】また、複数の割り込み要因について、それ
ぞれの割り込み処理で使用するため保護が必要な汎用レ
ジスタのみを個別に指定して退避，復帰するため、処理
速度及びスタック領域などのハードウェア資源の両面で
効率のよい装置を提供できる。

【００３５】さらに、汎用レジスタの選択，退避及び復
帰のための特別のハードウェアを必要とせず、従来のハ
ードウェア資産を活用しているなど、本発明の実用的効
果は極めて高い。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図。

【図２】図１の割り込み信号と割り込み受付コードとの
対応を示した図。

【図３】図１のコードレジスタに設定するレジスタコー
ドと選択される汎用レジスタとの対応を示した図。

【図４】図１のメモリに割り付けられた割り込み制御テ
ーブルのフォーマットを示した図。

【図５】図４の割り込み制御テーブルのレジスタ指定ビ
ットのフォーマットを示した図。

【図６】第１の実施例におけるスタック領域の構成図。

【図７】第２の実施例におけるスタック領域の構成図。

【図８】第３の実施例におけるメモリ３の割り込み制御
テーブルのフォーマットを示した図。

【符号の説明】

１ 中央処理部 ２ 割り込み制御部 ３ メモリ ４ 周辺装置 ５ システムバス １０ 汎用レジスタ １１ ＩＲ １２ マイクロアドレス生成部 １３ マイクロＲＯＭ １４ マイクロ命令レジスタ １４ａ ＣＰＵ制御フィールド １４ｂ レジスタ指定フィールド １４ｃ 次アドレス指定フィールド １５ デコーダ １６ ＰＣ １７ ＰＳＷ １８ コードレジスタ ２１ 割り込み要求信号 ２２ 割り込み受付コード ４１ 割り込み信号ＩＮＴＡ ４２ 割り込み信号ＩＮＴＢ ４３ 割り込み信号ＩＮＴＣ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の汎用レジスタと、割り込み発生時
   に該割り込みの処理を起動する割り込み処理起動手段
   と、割り込み処理の終了後に該割り込みの処理から復帰
   する割り込み処理復帰手段とを備えた中央処理部と、命
   令処理に関わる処理データを記憶するデータメモリとを
   含む情報処理装置であって、前記割り込み発生時に前記
   割り込みの処理の実行に先立って退避が必要な前記汎用
   レジスタを指定するレジスタ指定手段を備え、前記割り
   込み処理起動手段は、前記割り込み処理の起動に先立っ
   て前記レジスタ指定手段により指定された前記汎用レジ
   スタのデータを前記データメモリに退避する手段を含
   み、前記割り込み処理復帰手段は前記割り込み処理の終
   了後に前記レジスタ指定手段により指定された前記汎用
   レジスタのデータを前記データメモリから復元する手段
   を含むことを特徴とする情報処理装置。
2. 【請求項２】 前記レジスタ指定手段は前記データメモ
   リに割り付けられたデータで構成されていることを特徴
   とする請求項１記載の情報処理装置。