JP2672955B2 - 付加プロセッサ制御方式 - Google Patents
付加プロセッサ制御方式Info
- Publication number
- JP2672955B2 JP2672955B2 JP63006373A JP637388A JP2672955B2 JP 2672955 B2 JP2672955 B2 JP 2672955B2 JP 63006373 A JP63006373 A JP 63006373A JP 637388 A JP637388 A JP 637388A JP 2672955 B2 JP2672955 B2 JP 2672955B2
- Authority
- JP
- Japan
- Prior art keywords
- additional processor
- instruction
- additional
- interrupt
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は，マイクロプロセッサ等における付加プロセ
ッサ（コプロセッサ）を制御する付加プロセッサ制御方
式に関するものである。
ッサ（コプロセッサ）を制御する付加プロセッサ制御方
式に関するものである。
一般に，マイクロプロセッサ・システムでは，マイク
ロプロセッサ単体ではサポートできない機能（例えば浮
動小数点演算）を専用の付加プロセッサにより実現して
おり，この付加プロセッサの動作を制御するため特定の
命令（付加プロセッサ起動命令）群を有している。
ロプロセッサ単体ではサポートできない機能（例えば浮
動小数点演算）を専用の付加プロセッサにより実現して
おり，この付加プロセッサの動作を制御するため特定の
命令（付加プロセッサ起動命令）群を有している。
このようなマイクロプロセッサは，命令シーケンス中
に付加プロセッサ起動命令を検出すると，該命令の命令
コードおよび必要なデータ等を付加プロセッサに通知
し，付加プロセッサの動作を開始させる。
に付加プロセッサ起動命令を検出すると，該命令の命令
コードおよび必要なデータ等を付加プロセッサに通知
し，付加プロセッサの動作を開始させる。
第３図に，従来のマイクロプロセッサでの，付加プロ
セッサ未接続割込み時におけるハードウエアやソフトウ
エアでの処理の流れを示す。
セッサ未接続割込み時におけるハードウエアやソフトウ
エアでの処理の流れを示す。
付加プロセッサが接続されていない場合，ユーザプロ
グラムの互換性を保証するため，通常，システム・モニ
タが付加プロセッサの動作をシミュレーションする。
グラムの互換性を保証するため，通常，システム・モニ
タが付加プロセッサの動作をシミュレーションする。
付加プロセッサ未接続状態で付加プロセッサ起動命令
を検出したとき，マイクロプロセッサは，付加プロセッ
サ未接続割込みを発生し，割込みの原因となった付加プ
ロセッサ起動命令のアドレス（Ａ）を割込みスタックに
格納（PUSH）（処理）した後，メモリ上の割込みベク
タの決められた番地（Ｂ）に格納されている命令アドレ
ス（C:付加プロセッサ未接続割込み処理ルーチンの先頭
アドレス）を読出して命令カウンタにセットし（処理
），該命令アドレス（Ｃ）から命令実行を開始する
（処理）。
を検出したとき，マイクロプロセッサは，付加プロセッ
サ未接続割込みを発生し，割込みの原因となった付加プ
ロセッサ起動命令のアドレス（Ａ）を割込みスタックに
格納（PUSH）（処理）した後，メモリ上の割込みベク
タの決められた番地（Ｂ）に格納されている命令アドレ
ス（C:付加プロセッサ未接続割込み処理ルーチンの先頭
アドレス）を読出して命令カウンタにセットし（処理
），該命令アドレス（Ｃ）から命令実行を開始する
（処理）。
未接続割込み処理ルーチンでは，割込みスタックに格
納されている命令アドレス（Ａ）を読出（POP）し（処
理），割込みの原因となった付加プロセッサ起動命令
の命令コードを調べ（処理），その命令コードに対応
したシミュレーション・ルーチンに分岐する（処理
）。
納されている命令アドレス（Ａ）を読出（POP）し（処
理），割込みの原因となった付加プロセッサ起動命令
の命令コードを調べ（処理），その命令コードに対応
したシミュレーション・ルーチンに分岐する（処理
）。
このように，従来のマイクロプロセッサ・システムで
は，付加プロセッサ未接続割込み時，割込み原因となっ
た命令の命令コードの判別，および対応するシミュレー
ション・ルーチンへの分岐制御をソフトウエア（システ
ム・モニタ）が行っているため，以下のような問題があ
った。
は，付加プロセッサ未接続割込み時，割込み原因となっ
た命令の命令コードの判別，および対応するシミュレー
ション・ルーチンへの分岐制御をソフトウエア（システ
ム・モニタ）が行っているため，以下のような問題があ
った。
未接続割込み処理ルーチンでの付加プロセッサ起動
命令の命令コードのチェックに要する命令ステップ数が
多く，このため，シミュレーション・ルーチンの実行を
開始するまでに時間がかかっていた。
命令の命令コードのチェックに要する命令ステップ数が
多く，このため，シミュレーション・ルーチンの実行を
開始するまでに時間がかかっていた。
接続する付加プロセッサの種類が変わり，付加プロ
セッサ起動命令の命令コードが変わると，未接続割込み
処理ルーチンの変更が必要となっていた。このため，シ
ステム間でのモニタの互換が保証できない。
セッサ起動命令の命令コードが変わると，未接続割込み
処理ルーチンの変更が必要となっていた。このため，シ
ステム間でのモニタの互換が保証できない。
本発明は，付加プロセッサ未接続時のシミュレーショ
ン・ルーチンへの分岐を高速に行うことによりシステム
処理の高速化を図るとともに，付加プロセッサ種別の変
更による割込み処理ルーチンへの影響をなくすることに
よりモニタのシステム間での互換を図ることである。
ン・ルーチンへの分岐を高速に行うことによりシステム
処理の高速化を図るとともに，付加プロセッサ種別の変
更による割込み処理ルーチンへの影響をなくすることに
よりモニタのシステム間での互換を図ることである。
付加プロセッサ未接続状態で付加プロセッサ起動命令
を検出したとき，マイクロプロセッサは，付加プロセッ
サ未接続割込みを発生し，割込みの原因となった付加プ
ロセッサ起動命令の命令アドレス（Ａ）の割込みスタッ
クへの格納（PUSH）後，メモリ上の固定番地（Ｂ）から
読み出したアドレス（Ｃ）に，割込みの原因となった付
加プロセッサ起動命令の命令コードおよび該命令で指定
される付加プロセッサ種別IDを加算し，その結果得られ
た命令アドレスから命令実行を開始する。
を検出したとき，マイクロプロセッサは，付加プロセッ
サ未接続割込みを発生し，割込みの原因となった付加プ
ロセッサ起動命令の命令アドレス（Ａ）の割込みスタッ
クへの格納（PUSH）後，メモリ上の固定番地（Ｂ）から
読み出したアドレス（Ｃ）に，割込みの原因となった付
加プロセッサ起動命令の命令コードおよび該命令で指定
される付加プロセッサ種別IDを加算し，その結果得られ
た命令アドレスから命令実行を開始する。
第１図は本発明に用いる付加プロセッサ起動命令の一
実施例形式を示す図である。図中１−0,1−１は夫々起
動命令,2は命令コード,3はオペランド部,4は付加プロセ
ッサIDを表している。命令コード部の上位４ビットは，
付加プロセッサ起動命令と他の命令を識別する部分であ
り，付加プロセッサ起動命令では，“1110"となる。命
令モードの下位４ビットは，付加プロセッサでの動作を
指定する部分である。オペランドアドレス部は，付加プ
ロセッサで処理されるデータのアドレスを示す。付加プ
ロセッサID部は，複数の付加プロセッサ（例えば，浮動
小数点演算用付加プロセッサ，アドレス変換制御用付加
プロセッサ，等）が接続可能なマイクロプロセッサにお
いて，マイクロプロセッサが起動を行う付加プロセッサ
を示す部分である。
実施例形式を示す図である。図中１−0,1−１は夫々起
動命令,2は命令コード,3はオペランド部,4は付加プロセ
ッサIDを表している。命令コード部の上位４ビットは，
付加プロセッサ起動命令と他の命令を識別する部分であ
り，付加プロセッサ起動命令では，“1110"となる。命
令モードの下位４ビットは，付加プロセッサでの動作を
指定する部分である。オペランドアドレス部は，付加プ
ロセッサで処理されるデータのアドレスを示す。付加プ
ロセッサID部は，複数の付加プロセッサ（例えば，浮動
小数点演算用付加プロセッサ，アドレス変換制御用付加
プロセッサ，等）が接続可能なマイクロプロセッサにお
いて，マイクロプロセッサが起動を行う付加プロセッサ
を示す部分である。
第２図は本発明における一実施例であって付加プロセ
ッサ未接続状態でマイクロプロセッサが付加プロセッサ
起動命令を検出した時のハードウエアやソフトウエアの
動作の流れを示す図である。
ッサ未接続状態でマイクロプロセッサが付加プロセッサ
起動命令を検出した時のハードウエアやソフトウエアの
動作の流れを示す図である。
マイクロプロセッサは，付加プロセッサ起動命令を検
出する（処理）と，まず指定された付加プロセッサが
接続されているか否かを判別し（処理），付加プロセ
ッサが接続されている場合には付加プロセッサ起動命令
の命令コードや指定オペランドデータ等を付加プロセッ
サに通知し，付加プロセッサでの処理の開始を指示す
る。
出する（処理）と，まず指定された付加プロセッサが
接続されているか否かを判別し（処理），付加プロセ
ッサが接続されている場合には付加プロセッサ起動命令
の命令コードや指定オペランドデータ等を付加プロセッ
サに通知し，付加プロセッサでの処理の開始を指示す
る。
付加プロセッサが未接続の場合には，付加プロセッサ
起動命令の命令アドレス（Ａ）を割込みスタックに格納
（PUSH）（処理）した後，メモリ上の割込みベクタの
決められた番地（Ｂ）に格納されている命令アドレス
（Ｃ）を読出し（処理），当該命令アドレス（Ｃ）と
付加プロセッサ起動命令の命令コードの下位４ビットの
内容を４倍（基本命令語長を4Bと仮定）した値を加算し
（処理），得られた値（Ｄ）を命令カウンタにセット
し（処理），該命令アドレス（Ｄ）から命令実行を開
始する（処理）。
起動命令の命令アドレス（Ａ）を割込みスタックに格納
（PUSH）（処理）した後，メモリ上の割込みベクタの
決められた番地（Ｂ）に格納されている命令アドレス
（Ｃ）を読出し（処理），当該命令アドレス（Ｃ）と
付加プロセッサ起動命令の命令コードの下位４ビットの
内容を４倍（基本命令語長を4Bと仮定）した値を加算し
（処理），得られた値（Ｄ）を命令カウンタにセット
し（処理），該命令アドレス（Ｄ）から命令実行を開
始する（処理）。
アドレス（Ｄ）には，付加プロセッサ起動命令の命令
コードに対応したシミュレーション・ルーチンへの分岐
命令が格納されており，これにより，付加プロセッサ未
接続割込みの発生後直ちに付加プロセッサ起動命令のシ
ミュレーションが実行可能となる。
コードに対応したシミュレーション・ルーチンへの分岐
命令が格納されており，これにより，付加プロセッサ未
接続割込みの発生後直ちに付加プロセッサ起動命令のシ
ミュレーションが実行可能となる。
また,1つのマイクロプロセッサに種類の異なる複数の
付加プロセッサを接続可能とし，付加プロセッサ起動命
令において起動する付加プロセッサを指定する付加プロ
セッサID部を設けたシステムでは，付加プロセッサ起動
命令の命令コードが同じでも，起動する付加プロセッサ
により異なった動作を行う（例えば，同じ制御レジスタ
のメモリへの退避／回復指示に対して，付加プロセッサ
により退避／回復するレジスタ数が異なる）。このよう
なシステムでは，付加プロセッサ未接続時のプログラム
によるシミュレーョン動作を，起動する付加プロセッサ
に対応させて変更する必要がある。
付加プロセッサを接続可能とし，付加プロセッサ起動命
令において起動する付加プロセッサを指定する付加プロ
セッサID部を設けたシステムでは，付加プロセッサ起動
命令の命令コードが同じでも，起動する付加プロセッサ
により異なった動作を行う（例えば，同じ制御レジスタ
のメモリへの退避／回復指示に対して，付加プロセッサ
により退避／回復するレジスタ数が異なる）。このよう
なシステムでは，付加プロセッサ未接続時のプログラム
によるシミュレーョン動作を，起動する付加プロセッサ
に対応させて変更する必要がある。
このようなシステムにおいて，付加プロセッサ未接続
状態で付加プロセッサ起動命令が実行された場合，割込
み時の実行命令アドレス（Ｄ）の計算において，メモリ
上の割込みベクタの決められた番地（Ｂ）に格納されて
いる命令アドレス（Ｃ）に付加プロセッサ起動命令の命
令コードの下位４ビットと付加プロセッサIDを連結した
値（７ビット）を４倍（基本命令語長を4Bと仮定）した
値を加算することにより，付加プロセッサ起動命令の命
令コードが同じであっても，起動する付加プロセッサに
応じて異なったシミュレーション・ルーチンの実行が付
加プロセッサ未接続を割込みの発生直後に可能である。
状態で付加プロセッサ起動命令が実行された場合，割込
み時の実行命令アドレス（Ｄ）の計算において，メモリ
上の割込みベクタの決められた番地（Ｂ）に格納されて
いる命令アドレス（Ｃ）に付加プロセッサ起動命令の命
令コードの下位４ビットと付加プロセッサIDを連結した
値（７ビット）を４倍（基本命令語長を4Bと仮定）した
値を加算することにより，付加プロセッサ起動命令の命
令コードが同じであっても，起動する付加プロセッサに
応じて異なったシミュレーション・ルーチンの実行が付
加プロセッサ未接続を割込みの発生直後に可能である。
さらに,1つのマイクロプロセッサに同一種類の付加プ
ロセッサを複数接続可能とし，付加プロセッサ起動命令
のID部により起動する付加プロセッサを指定し，かつ各
々の付加プロセッサがそれぞれ独立なリソースを使って
並列に運転可能なようにしたシステムでは，付加プロセ
ッサ起動命令の命令コードが同じでも，起動する付加プ
ロセッサにより処理されるデータが異なる。このような
システムでは，付加プロセッサ未接続時のプログラムに
よるシミュレーションにおいて，処理するデータを起動
する付加プロセッサに対応させて変更する必要がある。
ロセッサを複数接続可能とし，付加プロセッサ起動命令
のID部により起動する付加プロセッサを指定し，かつ各
々の付加プロセッサがそれぞれ独立なリソースを使って
並列に運転可能なようにしたシステムでは，付加プロセ
ッサ起動命令の命令コードが同じでも，起動する付加プ
ロセッサにより処理されるデータが異なる。このような
システムでは，付加プロセッサ未接続時のプログラムに
よるシミュレーションにおいて，処理するデータを起動
する付加プロセッサに対応させて変更する必要がある。
このようなシステムにおいて，付加プロセッサ未接続
状態で付加プロセッサ起動命令が実行された場合，上記
と同様に，割込み時の実行命令アドレス（Ｄ）の計算に
おいて，メモリ上の割込みベクタの決められた番地
（Ｂ）に格納されている命令アドレス（Ｃ）に付加プロ
セッサ起動命令の命令コードの下位４ビットと付加プロ
セッサIDを連結した値（７ビット）を４倍（基本命令語
長を4Bと仮定）した値を加算することにより，起動する
付加プロセッサに応じてシミュレーション・ルーチンが
異なったデータを処理することが可能である。
状態で付加プロセッサ起動命令が実行された場合，上記
と同様に，割込み時の実行命令アドレス（Ｄ）の計算に
おいて，メモリ上の割込みベクタの決められた番地
（Ｂ）に格納されている命令アドレス（Ｃ）に付加プロ
セッサ起動命令の命令コードの下位４ビットと付加プロ
セッサIDを連結した値（７ビット）を４倍（基本命令語
長を4Bと仮定）した値を加算することにより，起動する
付加プロセッサに応じてシミュレーション・ルーチンが
異なったデータを処理することが可能である。
以上の説明では，未接続割込み後のシミュレーション
動作をソフトウエアが行うことを前提としたが，マイク
ロプロセッサでの命令処理動作を制御するマイクロプロ
グラムによりシミュレーションを行う場合にも，付加プ
ロセッサ未接続時に実行するマイクロプログラム命令ア
ドレスを付加プロセッサ命令の命令コードおよび付加プ
ロセッサIDにより決定することにより，起動対象の付加
プロセッサに対応したシミュレーション・ルーチンの選
択を高速で行うことができる。
動作をソフトウエアが行うことを前提としたが，マイク
ロプロセッサでの命令処理動作を制御するマイクロプロ
グラムによりシミュレーションを行う場合にも，付加プ
ロセッサ未接続時に実行するマイクロプログラム命令ア
ドレスを付加プロセッサ命令の命令コードおよび付加プ
ロセッサIDにより決定することにより，起動対象の付加
プロセッサに対応したシミュレーション・ルーチンの選
択を高速で行うことができる。
以上説明したように，本発明によれば，付加プロセッ
サ未接続割込み発生時，付加プロセッサ起動命令の命令
コード判定をハードウエアにより自動的に行うため，割
込み後，直ちにシミュレーション・ルーチンの実行開始
ができ，システム性能の向上が図れる。
サ未接続割込み発生時，付加プロセッサ起動命令の命令
コード判定をハードウエアにより自動的に行うため，割
込み後，直ちにシミュレーション・ルーチンの実行開始
ができ，システム性能の向上が図れる。
また，付加プロセッサの種類が変わった場合，単にシ
ミュレーション・ルーチンの追加，変更のみで対処可能
となるため，モニタ等のソフトウエア開発工数の削減が
図れる。
ミュレーション・ルーチンの追加，変更のみで対処可能
となるため，モニタ等のソフトウエア開発工数の削減が
図れる。
第１図は本発明に用いる付加プロセッサ起動命令の一実
施例形式，第２図は本発明における一実施例であって付
加プロセッサ未接続割込み時の動作の流れを示す図，第
３図は従来のマイクロプロセッサ・システムでの付加プ
ロセッサ未接続割込み時の処理フローである。 図中１は起動命令,2は命令コード,3はオペランド部,4は
付加プロセッサIDを示す。
施例形式，第２図は本発明における一実施例であって付
加プロセッサ未接続割込み時の動作の流れを示す図，第
３図は従来のマイクロプロセッサ・システムでの付加プ
ロセッサ未接続割込み時の処理フローである。 図中１は起動命令,2は命令コード,3はオペランド部,4は
付加プロセッサIDを示す。
Claims (2)
- 【請求項１】プロセッサに特定機能を実行する１つ又は
複数の付加プロセッサの接続を可能とし、プロセッサは
付加プロセッサ起動命令群のいずれかの命令を検出した
とき指定された付加プロセッサの起動動作を行い、もし
指定された付加プロセッサが接続されていない場合には
命令例外割込みを生じさせることにより付加プロセッサ
の未接続をプログラムで認識できるようにした情報処理
装置において、付加プロセッサ未接続の命令例外割込み
により実行開始する命令のアドレスを、命令例外割込み
ベクタで指定されたメモリ上のアドレスに格納されてい
る命令アドレスをベースとして、それに割込みの原因と
なった付加プロセッサ起動命令の命令コードの一部また
は全部を加算することにより決定することを特徴とする
付加プロセッサ制御方式。 - 【請求項２】前記（１）項の情報処理装置において、付
加プロセッサ起動命令中に、起動対象となる付加プロセ
ッサを指定するフラグ部を設け、付加プロセッサ未接続
の命令例外割込みにより実行開始する命令のアドレス
を、命令例外割込みベクタで指定されたメモリ上のアド
レスに格納されている命令アドレスをベースとして、そ
れに割込みの原因となった付加プロセッサ起動命令の命
令コードの一部または全部と付加プロセッサ指定フラグ
部の内容を加算することにより決定することを特徴とす
る付加プロセッサ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63006373A JP2672955B2 (ja) | 1988-01-14 | 1988-01-14 | 付加プロセッサ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63006373A JP2672955B2 (ja) | 1988-01-14 | 1988-01-14 | 付加プロセッサ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01181149A JPH01181149A (ja) | 1989-07-19 |
| JP2672955B2 true JP2672955B2 (ja) | 1997-11-05 |
Family
ID=11636572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63006373A Expired - Fee Related JP2672955B2 (ja) | 1988-01-14 | 1988-01-14 | 付加プロセッサ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2672955B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135266A (en) * | 1980-03-26 | 1981-10-22 | Omron Tateisi Electronics Co | Data processing system |
| JPS6278630A (ja) * | 1985-10-02 | 1987-04-10 | Hitachi Ltd | 情報処理装置 |
-
1988
- 1988-01-14 JP JP63006373A patent/JP2672955B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01181149A (ja) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| JPH06324849A (ja) | オペレーティング・システム環境の起動方法およびシステム | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPH0795278B2 (ja) | 処理装置の割込制御方式 | |
| EP0279953B1 (en) | Computer system having mixed macrocode and microcode instruction execution | |
| JP2672955B2 (ja) | 付加プロセッサ制御方式 | |
| JPS62226231A (ja) | プロセツサ | |
| CA1304823C (en) | Apparatus and method for synchronization of arithmetic exceptions in central processing units having pipelined execution units simultaneously executing instructions | |
| JPH056281A (ja) | 情報処理装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JPH0754467B2 (ja) | データ処理装置 | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| JP2525492B2 (ja) | プログラマブルコントロ―ラ | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JP3334613B2 (ja) | 調速方法と調速装置及びマイクロプログラム制御装置 | |
| JPH0638238B2 (ja) | 仮想計算機システム | |
| JPH0340013A (ja) | 中央演算処理装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPS62276634A (ja) | 仮想計算機システム | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JP2002333985A (ja) | レジスタ退避復旧方法 | |
| JPH0683640A (ja) | 割込応答処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |