JP2525492B2 - プログラマブルコントロ―ラ - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、汎用の中央処理装置（Central Proccessin
g Unit;以下、CPUとも略称する）と１ビット演算用の演
算処理装置（Bit Proccessing Unit;以下、BPUとも略称
する）との組合せからなるプログラマブルコントローラ
に関する。

従来の技術 第２図は、従来のプログラマブルコントローラの概略
的な構成を示すブロック図である。ユーザプログラムメ
モリ１は、このプログラマブルコントローラの利用者に
よって用意される特定の処理プログラムが書き込まれた
メモリであり、データメモリ２はその処理プログラムの
実行に用いられるデータが書き込まれたメモリである。

BPU3は１ビット演酸機能を持つ演算処理装置であっ
て、データバッファ４およびアドレスデータバス５を介
してユーザプログラムメモリ１のユーザプログラムを読
み出し、そのユーザプログラムの命令が１ビット演算処
理の命令であった場合にその命令を実行する機能を担
う。このBPUもデータメモリー２と接続されており、ビ
ツトデータを書込み／読出ししている。

汎用CPU6は、データバス11およびデータバッファ４を
介してユーザプログラムメモリ１およびデータメモリ２
に接続されており、BPU3によって読み出されたユーザプ
ログラムの命令がデータ処理の命令であった場合にその
命令を実行する機能を担う。システムROM（Read Only M
emory;読出し専用メモリ）７は、汎用CPU6の制御動作の
ためのプログラムが書き込まれたメモリであり、データ
バス11を介して汎用CPU6に接続されている。

入出力装置８は、このプログラマブルコントローラと
外部装置との間でのデータの授受をはかるための装置で
あり、データバス11を介して汎用CPU6に接続されてい
る。

周辺機器９は、BPU3や汎用CPU6とともにこのプログラ
マブルコントローラを構成する装置であり、周辺インタ
フェース10およびデータバス11を介して汎用CPU6に接続
されている。

第３図は、上記ユーザプログラムメモリ１から読み出
されるデータ処理命令の一例を模式的に示す図であり、
その命令を実行すべきか否かを決めるための実行入力情
報ｅ、演算その他の命令を表す命令オペコード、命令操
作の対象となる数値などを指定するオペランドa,b,cを
含んでいる。

上記プログラマブルコントローラにおいて、ユーザプ
ログラムメモリ１からユーザプログラムを読み出すBPU3
では、そのBPU3に含まれるインストラクションデコーダ
によってそのユーザプログラムがどのような種類の命令
であるかを判断するためのデータが生成される。

このデータに基づき、汎用CPU6ではユーザプログラム
の命令がデータ処理命令か否かの判定が行われる。その
命令がデータ処理命令であると判定された場合には、直
ちにメモリアクセス権がBPU3から汎用CPU6に渡され、汎
用CPU6によって再度その命令の読出しが行われる。

この後、汎用CPU6では命令に含まれる実行入力情報を
参照することによって、そのデータ処理命令を実行すべ
きか否かの判断が行われる。

この判断は次のようにして行われる。このときのデー
タ処理命令が第３図に示すような４語命令だとすると、
まずその命令に含まれる１ビットの実行入力情報ｅと１
語目の命令つまり命令オペコードｆが読み取られた時点
で、その命令オペコードｆからこの場合の命令がデータ
加算処理命令であると分類される。同時に、ユーザプロ
グラムメモリ１の入力変化検出用記憶領域に書き込まれ
ている１スキャン前の実行入力情報E0の読出しが行わ
れ、データ処理命令から解読して得られる現在の実行入
力情報E1と前回の実行入力情報E0とが比較され、その比
較結果から実行条件が判断される。処理を実行すべき条
件つまり実行条件は各命令ごとに異なり、具体的には例
えば実行入力情報がオン時、オフ→オン変化時あるいは
オン→オフ変化時などが実行条件となる。いま、上記デ
ータ処理命令の実行条件がオフ→オンだとすると、入力
変化検出用記憶領域から読み出された前回の実行入力情
報E0が「０」で現在の実行入力情報E1が「１」の場合に
は実行条件成立と判断され、それ以外の条件では実行条
件不成立と判断される。

なお、第３図のデータ処理命令の実行では、２語目の
命令語ａにしたがってデータメモリ２の記憶領域Ａのデ
ータが読み出され、また３語目の命令語ｂにしたがって
データメモリ２の記憶領域Ｂのデータが読み出され、こ
れらのデータは１語目の命令オペコードｆにしたがって
加算され、その演算結果は４語目の命令語ｃにしたがっ
てデータメモリ２の記憶領域Ｃに書き込まれる。

汎用CPU6によって実行条件不成立が確認された場合に
は上記データ処理は実行されず、このときBPU3に含まれ
るプログラムカウンタは汎用CPU6によって次のユーザプ
ログラムの命令を読み出す状態にセットされ、メモリア
クセス権は汎用CPU6からBPU3に返される。これによっ
て、BPU3による次の命令の読出しが開始される。

発明が解決しようとする課題 しかしながら、上述した従来のプログラマブルコント
ローラでは、データ処理命令の実行条件の判断を汎用CP
U6でのプログラムの実行によって行うようにしているの
で、非実行の場合でもその判断処理に時間がかかってし
まうという問題点があった。

したがって、本発明の目的は、データ処理命令の実行
／非実行の判定処理を高速で行うことのできるプログラ
マブルコントローラを提供することである。

課題を解決するための手段 本発明は、ユーザプログラムをストアするとともに、
入力変化検出用記憶領域を有するメモリ21と、 メモリ21にストアされているユーザプログラムを読み
出し、そのユーザプログラムの命令が１ビット演算処理
命令のとき、その演算処理を実行し、メモリ21のユーザ
プログラムの読み出しをセットするプログラムカウンタ
を有する基本回路32と、 ユーザプログラムの命令がデータ処理命令を含む１ビ
ット演算処理以外の命令のときその命令を実行する汎用
中央処理装置26と、 メモリ21から読み取ったユーザプログラムの命令がデ
ータ処理命令のとき、その命令に含まれる命令実行条件
の種別を判別するデータ処理命令デコーダ33と、 メモリ21から読み取ったユーザプログラムの現在の命
令に含まれる情報の演算結果から得られる実行入力情報
E1と、前記入力変化検出用記憶領域にストアされている
前回の実行入力情報E0とを比較して、現在の実行入力情
報E1の入力状態を解析するとともに、この現在の実行入
力情報E1を入力変化検出用記憶領域に書き込む入力情報
解析回路34と、 データ処理命令デコーダ33による判別結果と、入力情
報解析回路34による解析結果とに基づき、ユーザプログ
ラムの命令が実行すべきデータ処理命令か否かを判定す
る実行／非実行判定回路35と、 実行／非実行判定回路35によるデータ処理命令の非実
行時に、ユーザプログラムの次の命令の読み出しを開始
する状態に前記プログラムカウンタをセットする非実行
処理回路37と、 実行／非実行判定回路35に出力に応答し、ユーザプロ
グラムの命令が実行すべきデータ処理命令であることを
判定したとき、基本回路32に対し命令実行時の動作を開
始させ、ユーザプログラムの命令が実行すべきデータ処
理命令でないことを判定したとき、非実行処理回路37に
対し命令非実行の動作を開始させるシーケンサ36とを含
み、 基本回路32は、シーケンサ36から命令実行の開始が行
われたとき、汎用中央処理装置26によるデータ処理命令
の実行を行わせることを特徴とするプログラマブルコン
トローラである。

作 用 本発明に従えば、汎用中央処理装置26に、基本回路3
2、データ処理命令デコーダ33、入力情報解析回路34、
実行／非実行判定回路35、シーケンサ36および非実行処
理回路37が設けられて演算動作をハードウエアによって
達成することができるので、その演算処理を高速度で行
うことができ、特に非実行時の処理を、前述の先行技術
に比べて高速度で行うことができる。

すなわち本発明に従えば、メモリ21にストアされてい
るユーザプログラムを基本回路32で読み出して、その命
令が１ビット演算処理命令のときその演算処理を基本回
路32で実行する。このメモリ21から読み取ったユーザプ
ログラムの命令が、１ビット演算処理命令ではなく、デ
ータ処理命令であるときには、データ処理命令デコーダ
33において、その命令実行条件の種別を判別し、入力情
報解析回路34では、現在の実行入力情報E1と、メモリ21
に設けてある入力変化検出用記憶領域にストアされてい
る前回の実行入力情報E0とを比較して、現在の実行入力
情報E1の入力状態を解析し、この現在の実行入力情報E1
を入力変化検出用記憶領域に書き込み、実行／非実行判
定回路35は、ユーザプログラムの命令が実行すべきデー
タ処理命令であるとき、シーケンサ36は基本回路32に対
し、命令実行時の動作を開始させ、これによって汎用中
央処理装置26は基本回路32の出力に応答して、データ処
理命令の実行を行い、実行／非実行判定回路35によるデ
ータ処理命令の非実行時には、非実行処理回路37は基本
回路32に備えられているプログラムカウンタを、次の命
令の読み出しを開始する状態に、たとえばインクリメン
トするなどしてセットし、これによって基本回路32はこ
の非実行の開始が行われることによって、プログラムカ
ウンタを、次の命令を読み出す状態に、上述のようにた
とえばインクリメントするなどして、セットする。こう
してメモリ21にストアされているユーザプログラムの命
令が、１ビット演算処理命令であれば、基本回路32によ
ってその演算処理を実行し、それ以外のデータ処理命令
であるときには、データ処理命令デコーダ33、入力情報
解析回路34、実行／非実行判定回路35、シーケンサ36お
よび非実行処理回路37の組み合わせの働きによって、命
令非実行のときには、非実行処理回路37によって、基本
回路32のプログラムカウンタを、次の命令の読み出しの
開始のためにセットするだけとして、演算処理時間を短
縮することを可能にしている。

実施例 第１図は、本発明の一実施例であるプログラマブルコ
ントローラの概略的な構成を示すブロック図である。

このプログラマブルコントローラにおいて、上述した
従来のプログラマブルコントローラと異なるのはBPU23
だけであり、ユーザプログラムメモリ21、データメモリ
22、データバッファ24、アドレスデータバス25、汎用CP
U26、システムROM27、入出力装置28、周辺機器29、周辺
インターフェース30、データバス31などは従来の場合と
同じである。

すなわち、ユーザプトグラムメモリ21は、このプログ
ラマブルコントローラの利用者によって用意される特定
の処理プログラムが書き込まれたメモリであり、データ
メモリ22はその処理プログラムの実行に用いられるデー
タが書き込まれたメモリである。

汎用CPU26は、データバス31およびデータバッファ24
を介してユーザプログラムメモリ21およびデータメモリ
24に接続されており、BPU23によって読み出されたユー
ザプログラムの命令がデータ処理の命令であった場合に
その命令を実行する機能を担う。

システムROM27は、汎用CPU26の制御動作のためのプロ
グラムが書き込まれたメモリであり、データバス31を介
して汎用CPU26に接続されている。

入出力装置28は、このプログラマブルコントローラと
外部装置と間でのデータの授受をはかるための装置であ
り、データバス31を介して汎用CPU26に接続されてい
る。

周辺機器29は、BPU23や汎用CPU26と共にこのプログラ
マブルコントローラを構成する装置であり、データバス
周辺インタフェース30およびデータバス31を介して汎用
CPU2に接続されている。

BPU23は１ビット演算機能を持つ演算処理装置であつ
て、データバッファ24およびアドレスデータバス25を介
してユーザプログラムメモリ21のユーザプログラムを読
み出し、そのユーザプログラムの命令が１ビット演算処
理の命令であった場合にその命令を実行する機能を担
う。

上記BPU（すなわち前述した第２図の参照符３で示す
回路）23には、従来のプログラマブルコントローラにお
けるBPUと同じ機能を有する基本回路32の外に、データ
処理命令デコーダ33、入力情報解析回路34、実行／非実
行判定回路35、シーケンサ36および非実行処理回路37の
各論理回路が設けられている。

データ処理命令デコーダ33は、ユーザプログラムメモ
リ21から読み出されたユーザプログラムの命令がデータ
処理命令の場合に、その命令のオペランドの語数や命令
の実行条件の種別を判別する機能を持つ回路であり、そ
の判別結果は実行／非実行判定回路35に送られる。

入力情報解析回路34は現在の命令に含まれる情報のビ
ット演算結果から得られる実行入力情報E1とユーザプロ
グラムメモリ21の入力変化検出用記憶領域に書き込まれ
ている前回の実行入力情報E0とを比較することによっ
て、実行入力情報E1に入力状態がオン維持状態である
か、オフ→オンの立上がり状態であるか、オン→オフの
立下がり状態であるかを解析する機能とを持ち、その解
析結果は実行／非実行判定回路35に送られる。

実行／非実行判定回路35は、データ処理命令デコーダ
33から送られてくる命令実行条件の種別と入力情報解析
回路34から送られてくる解析結果とに基づきデータ処理
命令の実行／非実行を判定する機能を持つ回路であり、
その判定結果はシーケンサ36に送られる。

シーケンサ36は、実行／非実行判定回路35から与えら
れる判定結果に応じて基本回路32に対し命令実行時の開
始させたり、非実行処理回路37に対し命令非実行時の動
作を開始させたりする機能を持つ回路である。

非実行処理回路37は、データ処理命令の非実行時に基
本回路32に含まれるプログラムカウンタをデータ処理命
令のオペランドの語数分だけインクリメントして、ユー
ザプログラムメモリ21から次の命令の読出しを開始する
状態にセットする機能を持つ回路である。

次に上記プログラマブルコントローラにおけるデータ
処理命令読出し時の動作について説明する。

BPU23によってユーザプログラムメモリ21から読み出
されたユーザプログラムの命令は、BPU23の基本回路32
によって１ビットの系の演算命令かデータ処理命令かを
判定される。１ビット系の演算命令の場合、そのまま基
本回路32でその命令が実行されるが、データ処理命令の
場合にはデータ処理命令デコーダ33によってさらにオペ
ランドの語数と命令の実行条件の種別の判定とが行われ
る。

これと並行して、入力情報解析回路34ではその命令に
含まれる情報についてのビット演算が行われ、さらにそ
のビット演算結果つまり現在の実行入力情報E1とユーザ
プログラムメモリ21の入力変化検出用記憶領域に書き込
まれている前回の実行入力情報E0とを突き合わせること
によって実行入力情報の変化つまり実行条件情報が生成
される。すなわち、実行入力情報E0から実行入力情報E1
への変化がオン維持か、オフ→オンの立上がり変化か、
オン→オフの立下がり変化かが解析される。また、この
ときの実行入力情報E1は次回の実行条件生成のためにユ
ーザプログラムメモリ21の入力変化検出用記憶領域に書
き込まれる。

実行／非実行判定回路35では、データ処理命令デコー
ダ33で判定された命令の実行条件の種別と、入力情報解
析回路34で解析された実行条件情報とを突き合わせるこ
とによって、その命令を実行すべきか否かの判定が行わ
れ、その判定結果はシーケンサ36に入力される。

その判定結果が命令実行の判定である場合には、シー
ケンサ36から基本回路32に対してその旨の情報が入力さ
れる。その結果、基本回路32から汎用CPU26に対し実行
すべきデータ処理命令を読み取った旨の情報が与えら
れ、メモリアクセス権は以後汎用CPU26に渡されて汎用C
PU26によるデータ処理命令の実行が行われる。この間、
BPU23は停止状態となる。

一方、実行／非実行判定回路35の判定結果が非実行の
判定である場合には、シーケンサ36から非実行処理回路
37に対してその旨の情報が入力される。その結果、基本
回路32に含まれるプログラムカウンタはこのときのデー
タ処理命令のオペランドの語数分だけ非実行処理回路33
によってインクリメントされ、次の命令を読み出す状態
にセットされる。つまり、命令非実行時の処理はすべて
BPU23側で行われ、汎用CPU26での処理は行われない。た
だし、非実行時においてもカウンタなどリセット条件の
ある命令、あるいはラベル命令、エンド命令など入力条
件のない命令については、その旨の情報が無条件で汎用
CPU26に入力され汎用CPU26でそれらの処理が行われる。

発明の効果 本発明によれば、メモリ21にストアされているユーザ
プログラムの１ビット演算処理命令を実行する基本回路
36とともに、データ処理命令デコーダ33、入力情報解析
回路34、実行／非実行判定回路35、シーケンサ36および
非実行処理回路37を、ハードウエアによって実現するこ
とによって、１ビット演算処理命令の実行を高速で行う
ことができるのは勿論、ユーザプログラムの命令がデー
タ処理命令であるとき、命令実行条件の種別をデータ処
理命令デコーダ33で判別し、現在の実行入力情報E1の入
力状態を入力状態解析回路34によって解析し、これによ
って実行／非実行判定回路35では、そのユーザプログラ
ムの命令が実行すべき処理命令か否かを判定し、実行す
べきデータ処理命令であれば、基本回路32に対し、命令
実行時の動作を開始させて基本回路32は汎用中央処理装
置26によってデータ処理命令の実行を行わせるけれど
も、データ処理命令の非実行であることが判定される
と、シーケンサ36が非実行処理回路37に対して、命令非
実行の動作を開始させ、これによって非実行処理回路37
は、基本回路32に備えられているプログラムカウンタ
を、次の命令の読み出しを開始する状態にセットし、こ
れらの命令実行条件の種別を判別する動作以降の各動作
は、上述のようにハードウエアによって処理することが
できるので、先行技術に比べて、命令実行条件の判定に
関して、高速化を図ることができるという優れた効果が
達成される。

また本発明によれば、入力情報解析回路34は、現在の
実行入力情報E1をメモリ21の入力変化検出用記憶領域に
書き込み、このことによってもまた、ハードウエアによ
り処理の高速化を図ることができる。

こうして特に本発明では、メモリ21にストアされてい
るユーザプログラムの命令がデータ処理命令であって、
非実行であるものと判定されたときの処理を高速化する
ことができ、効率の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるプログラマブルコント
ローラの概略的な構成を示すブロック図、第２図はその
プログラマブルコントローラで実行されるデータ処理命
令を模式的に示す図、第３図は従来のプログラマブルコ
ントローラの概略的な構成を示すブロック図である。 21……ユーザプログラムメモリ、22……データメモリ、
23……BPU、26……汎用CPU、27……システムROM、28…
…入出力装置、29……周辺機器、30……周辺インフェー
ス

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ユーザプログラムをストアするとともに、
   入力変化検出用記憶領域を有するメモリ21と、 メモリ21にストアされているユーザプログラムを読み出
   し、そのユーザプログラムの命令が１ビット演算処理命
   令のとき、その演算処理を実行し、メモリ21のユーザプ
   ログラムの読み出しをセットするプログラムカウンタを
   有する基本回路32と、 ユーザプログラムの命令がデータ処理命令を含む１ビッ
   ト演算処理以外の命令のときその命令を実行する汎用中
   央処理装置26と、 メモリ21から読み取ったユーザプログラムの命令がデー
   タ処理命令のとき、その命令に含まれる命令実行条件の
   種別を判別するデータ処理命令デコーダ33と、 メモリ21から読み取ったユーザプログラムの現在の命令
   に含まれる情報の演算結果から得られる実行入力情報E1
   と、前記入力変化検出用記憶領域にストアされている前
   回の実行入力情報E0を比較して、現在の実行入力情報E1
   の入力状態を解析するとともに、この現在の実行入力情
   報E1を入力変化検出用記憶領域に書き込む入力情報解析
   回路34と、 データ処理命令デコーダ33による判別結果と、入力情報
   解析回路34による解析結果とに基づき、ユーザプログラ
   ムの命令が実行すべきデータ処理命令か否かを判定する
   実行／非実行判定回路35と、 実行／非実行判定回路35によるデータ処理命令の非実行
   時に、ユーザプログラムの次の命令の読み出しを開始す
   る状態に前記プログラムカウンタをセットする非実行処
   理回路37と、 実行／非実行判定回路35に出力に応答し、ユーザプログ
   ラムの命令が実行すべきデータ処理命令であることを判
   定したとき、基本回路32に対し命令実行時の動作を開始
   させ、ユーザプログラムの命令が実行すべきデータ処理
   命令でないことを判定したとき、非実行処理回路37に対
   し命令非実行の動作を開始させるシーケンサ36とを含
   み、 基本回路32は、シーケンサ36から命令実行の開始が行わ
   れたとき、汎用中央処理装置26によるデータ処理命令の
   実行を行わせることを特徴とするプログラマブルコント
   ローラ。