JPH03271829A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH03271829A JPH03271829A JP2071127A JP7112790A JPH03271829A JP H03271829 A JPH03271829 A JP H03271829A JP 2071127 A JP2071127 A JP 2071127A JP 7112790 A JP7112790 A JP 7112790A JP H03271829 A JPH03271829 A JP H03271829A
- Authority
- JP
- Japan
- Prior art keywords
- data length
- information
- processing data
- storage means
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 26
- 230000010365 information processing Effects 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/223—Execution means for microinstructions irrespective of the microinstruction function, e.g. decoding of microinstructions and nanoinstructions; timing of microinstructions; programmable logic arrays; delays and fan-out problems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Document Processing Apparatus (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
コンピュータを用いた情報処理装置に係り、特に処理デ
ータ長の異なる命令を用いる情報処理装置における処理
データ長の判定手段の改良に関し、マイクロプログラム
を格納するＲＯＭの占有面積を縮少化しうる情報処理装
置を提供することを目的とし、 データ長の異なる２以上の命令を、前記データ長の命令
による間接指定または前記データ長の命令のマイクロプ
ログラムによる直接指定によつ−を子処理データ長を判
定し、処理する情報処理装置において、前記命令のデー
タ長を表示する情報を記憶する第１の記憶手段と、前記
命令のデータ長の指定方式について直接指定または間接
指定のいずれかを表示する情報を記憶する第２の記憶手
段と、前記直接指定によるデータ長情報と間接指定によ
るデータ長情報のいずれかを指定する処理データ長指定
手段と、前記処理データ長指定手段の出力と前記第１の
記憶手段の出力のいずれかを選択して出力する選択手段
と、を備えて構成する。
ータ長の異なる命令を用いる情報処理装置における処理
データ長の判定手段の改良に関し、マイクロプログラム
を格納するＲＯＭの占有面積を縮少化しうる情報処理装
置を提供することを目的とし、 データ長の異なる２以上の命令を、前記データ長の命令
による間接指定または前記データ長の命令のマイクロプ
ログラムによる直接指定によつ−を子処理データ長を判
定し、処理する情報処理装置において、前記命令のデー
タ長を表示する情報を記憶する第１の記憶手段と、前記
命令のデータ長の指定方式について直接指定または間接
指定のいずれかを表示する情報を記憶する第２の記憶手
段と、前記直接指定によるデータ長情報と間接指定によ
るデータ長情報のいずれかを指定する処理データ長指定
手段と、前記処理データ長指定手段の出力と前記第１の
記憶手段の出力のいずれかを選択して出力する選択手段
と、を備えて構成する。
本発明は、コンピュータを用いた情報処理装置に係り、
特に処理データ長の異なる命令を用いる情報処理装置に
おける処理データ長の判定手段の改良に関する。
特に処理データ長の異なる命令を用いる情報処理装置に
おける処理データ長の判定手段の改良に関する。
情報処理装置においては、データ処理の効率化等のため
にデータ長（バイト長、ワード長）の異なる命令が用い
られる。情報処理装置を正しく動作させるためには、情
報処理装置の内部構成要素の各部に適合するデータ長の
命令を正しく転送したり、書込む必要がある。そのデー
タ長の判定のために、データ長判定回路が用いられる。
にデータ長（バイト長、ワード長）の異なる命令が用い
られる。情報処理装置を正しく動作させるためには、情
報処理装置の内部構成要素の各部に適合するデータ長の
命令を正しく転送したり、書込む必要がある。そのデー
タ長の判定のために、データ長判定回路が用いられる。
近年のコンピュータシステムに要求される高機能化に伴
ない、データ長判定回路の判定動作の高速化、回路構成
の縮少化が望まれている。
ない、データ長判定回路の判定動作の高速化、回路構成
の縮少化が望まれている。
〔従来の技術〕
従来、処理データ長の判定方法には、２通りの方法が知
られている。その一つは、命令のプログラムごとにその
データ長を直接指定する方法である。他の一つは、命令
のマイクロプログラムから直接指定するだけでなく、命
令コードから間接的に指定可能な方法である。
られている。その一つは、命令のプログラムごとにその
データ長を直接指定する方法である。他の一つは、命令
のマイクロプログラムから直接指定するだけでなく、命
令コードから間接的に指定可能な方法である。
コンピュータを開発する場合、全く同じ動作をして処理
データ長のみが異なる２つの命令を用意する場合がある
。この場合、上記命令ごとに処理データ長を直接指定す
る方法では、２つの命令のそれぞれに対してマイクロプ
ログラムを用意することが必要となる。その結果、マイ
クロプログラムを格納するマイクロプログラムＲＯＭの
容量が大きくなり、ＲＯＭの占める面積が大きくなって
しまう問題があった。
データ長のみが異なる２つの命令を用意する場合がある
。この場合、上記命令ごとに処理データ長を直接指定す
る方法では、２つの命令のそれぞれに対してマイクロプ
ログラムを用意することが必要となる。その結果、マイ
クロプログラムを格納するマイクロプログラムＲＯＭの
容量が大きくなり、ＲＯＭの占める面積が大きくなって
しまう問題があった。
また、上記命令コードから処理データ長を間接的に指定
する方法では、完全に２つのマイクロプログラムを作る
必要はなく、一つのマイクロプログラムによって処理デ
ータ長の異なる２つの命令を表現することは可能である
。しかし、例えば、割込み処理のような命令コードによ
る処理データ長の間接指定を行なえない処理の場合、処
理データ長の情報の入ったビットをＡＬＵ等を使って判
定し、その判定結果によってマイクロプログラムを分岐
させるような方法を採らなければならない。
する方法では、完全に２つのマイクロプログラムを作る
必要はなく、一つのマイクロプログラムによって処理デ
ータ長の異なる２つの命令を表現することは可能である
。しかし、例えば、割込み処理のような命令コードによ
る処理データ長の間接指定を行なえない処理の場合、処
理データ長の情報の入ったビットをＡＬＵ等を使って判
定し、その判定結果によってマイクロプログラムを分岐
させるような方法を採らなければならない。
このことは、やはり、マイクロプログラムＲＯＭの面積
の増大に結びつくことになる。また、処理に要する実行
ステートが長くなる問題もあった。
の増大に結びつくことになる。また、処理に要する実行
ステートが長くなる問題もあった。
本発明の目的は、マイクロプログラムを格納す〔課題を
解決するための手段〕 第１図に、本発明の原理説明図を示す。本発明による情
報処理装置は、データ長の異なる２以上の命令を、前記
データ長の命令による間接指定または前記データ長の命
令のマイクロプログラムによる直接指定によって処理デ
ータ長を判断し、処理する情報処理装置において、前記
命令のデータ長を表示する情報を記憶する第１の記憶手
段５と、前記命令のデータ長の指定方式について直接指
定または間接指定のいずれかを表示する情報を記憶する
第２の記憶手段６と、前記直接指定によるデータ長情報
２と間接指定によるデータ長情報３のいずれかを指定す
る処理データ長指定手段４と、前記処理データ長指定手
段４の出力と前記第１の記憶手段５の出力のいずれかを
選択して出力する選択手段７と、を備えて構成する。
解決するための手段〕 第１図に、本発明の原理説明図を示す。本発明による情
報処理装置は、データ長の異なる２以上の命令を、前記
データ長の命令による間接指定または前記データ長の命
令のマイクロプログラムによる直接指定によって処理デ
ータ長を判断し、処理する情報処理装置において、前記
命令のデータ長を表示する情報を記憶する第１の記憶手
段５と、前記命令のデータ長の指定方式について直接指
定または間接指定のいずれかを表示する情報を記憶する
第２の記憶手段６と、前記直接指定によるデータ長情報
２と間接指定によるデータ長情報３のいずれかを指定す
る処理データ長指定手段４と、前記処理データ長指定手
段４の出力と前記第１の記憶手段５の出力のいずれかを
選択して出力する選択手段７と、を備えて構成する。
本発明によれば、第１の記憶手段５には命令の処理デー
タ長を表示する情報が記憶され選択回路７に出力される
。第２の記憶手段６にはデータ長の指定方式を表示する
情報が記憶される。処理デ−タ長指定手段４は、直接指
定によるデータ長情報２と間接指定によるデータ長情報
３のいずれかを指定する。その指定情報は選択回路７に
出力される。選択回路７は、入力された第１の記憶手段
５からの処理データ長表示情報と、処理データ長指定回
路４からの指定情報のいずれかを第２記憶手段６からの
処理データ長指定方式選択情報に基づいて選択して出力
する。
タ長を表示する情報が記憶され選択回路７に出力される
。第２の記憶手段６にはデータ長の指定方式を表示する
情報が記憶される。処理デ−タ長指定手段４は、直接指
定によるデータ長情報２と間接指定によるデータ長情報
３のいずれかを指定する。その指定情報は選択回路７に
出力される。選択回路７は、入力された第１の記憶手段
５からの処理データ長表示情報と、処理データ長指定回
路４からの指定情報のいずれかを第２記憶手段６からの
処理データ長指定方式選択情報に基づいて選択して出力
する。
このように、第２の記憶手段６にデータ長の指定方式を
記憶させておき、その記憶情報を使ってデータ長の指定
方式を通常のデータ長の入力方法と異なったデータ長の
直接指定方法を実行することにより第１の記憶素子５か
らデータ長表示情報を取出すことができるので、データ
長の判定が可能となり、従来のようにＲＯＭ面積を増大
させることがない。
記憶させておき、その記憶情報を使ってデータ長の指定
方式を通常のデータ長の入力方法と異なったデータ長の
直接指定方法を実行することにより第１の記憶素子５か
らデータ長表示情報を取出すことができるので、データ
長の判定が可能となり、従来のようにＲＯＭ面積を増大
させることがない。
次に、本発明の好適な実施例を図面に基づいて説明する
。
。
第２図に情報処理装置の概要ブロック図を示す。
情報処理装置は、ＣＰＵ１０、マイクロプログラムＲＯ
ＭＩ ５、デコーダ１６に加え、処理データ長判定回路
１を有して構成される。ＣＰＵｌ０は、データバス１１
およびアドレスバス１２に接続された複数のレジスタ１
３、ＡＬＵ１４を有している。ＡＬＵ１４はマイクロプ
ログラムＲＯＭ１５に格納されたマイクロプログラムに
従って演算動作を実行する。処理データ長判定回路１に
はマイクロプログラムＲＯＭ１５およびデコーダ１６が
接続され、処理データ長判定回路１はＡＬＵ１４に接続
されている。マイクロプログラムＲＯＭ１５は格納スる
マイクロプログラムによる直接指定処理データ長出力３
を処理データ長判定回路１に出力する。デコーダ１６は
命令の間接指定のためのデコーダであり、例えば、バイ
ト／ワードの区別をデコードし、その指定情報すなわち
間接指定処理データ長出力２を処理データ長判定回路１
に出力する。処理データ長判定回路１は、直接指定処理
データ長出力３および間接指定処理データ長出力２に基
づいて処理データ長を判定し、その判定結果である処理
データ長出力データＤ をｕｔ ＣＰＵＩＯのＡＬＵ１４に出力する。
ＭＩ ５、デコーダ１６に加え、処理データ長判定回路
１を有して構成される。ＣＰＵｌ０は、データバス１１
およびアドレスバス１２に接続された複数のレジスタ１
３、ＡＬＵ１４を有している。ＡＬＵ１４はマイクロプ
ログラムＲＯＭ１５に格納されたマイクロプログラムに
従って演算動作を実行する。処理データ長判定回路１に
はマイクロプログラムＲＯＭ１５およびデコーダ１６が
接続され、処理データ長判定回路１はＡＬＵ１４に接続
されている。マイクロプログラムＲＯＭ１５は格納スる
マイクロプログラムによる直接指定処理データ長出力３
を処理データ長判定回路１に出力する。デコーダ１６は
命令の間接指定のためのデコーダであり、例えば、バイ
ト／ワードの区別をデコードし、その指定情報すなわち
間接指定処理データ長出力２を処理データ長判定回路１
に出力する。処理データ長判定回路１は、直接指定処理
データ長出力３および間接指定処理データ長出力２に基
づいて処理データ長を判定し、その判定結果である処理
データ長出力データＤ をｕｔ ＣＰＵＩＯのＡＬＵ１４に出力する。
第３図に、処理データ長判定回路１の実施例を示す。第
３図中、第１図と対応する部分には同一の符号を使用し
である。第３図において、処理データ長判定回路１は処
理データ長指定回路４を有している。この処理データ長
指定回路４にはデコーダ１６からの間接指定処理データ
長出力２（ＡＯＯ２）が入力され、かつ、マイクロプロ
グラムＲＯＭ１５からの直接指定処理データ長出力３（
ＡＯＯ３）が入力される。処理データ長指定回路４は選
択回路７に接続されており、命令による処理データ長指
定信号（ＡＯＯＩ）を選択回路７に出力する。
３図中、第１図と対応する部分には同一の符号を使用し
である。第３図において、処理データ長判定回路１は処
理データ長指定回路４を有している。この処理データ長
指定回路４にはデコーダ１６からの間接指定処理データ
長出力２（ＡＯＯ２）が入力され、かつ、マイクロプロ
グラムＲＯＭ１５からの直接指定処理データ長出力３（
ＡＯＯ３）が入力される。処理データ長指定回路４は選
択回路７に接続されており、命令による処理データ長指
定信号（ＡＯＯＩ）を選択回路７に出力する。
一方、処理データ長判定回路１は処理データ長情報記憶
素子５を有している。処理データ長情報記憶索子５は、
処理データ長の情報を含む１〜数ビツトの記憶手段であ
り、ラッチ５−１．５−２、およびインバータ５−３を
有して構成される。ラッチ５−１のＤ入力には処理デー
タ長入力データＤＡＴＡが与えられ、インバータ５−３
にはクロック信号ＫＡが与えられる。ラッチ５−２は、
処理データ長情報を記憶（例えば、半ステートラッチ）
し、処理データ長表示ビット（Ａ ＯＯＣ’）を選択回
路７に出力する。
素子５を有している。処理データ長情報記憶索子５は、
処理データ長の情報を含む１〜数ビツトの記憶手段であ
り、ラッチ５−１．５−２、およびインバータ５−３を
有して構成される。ラッチ５−１のＤ入力には処理デー
タ長入力データＤＡＴＡが与えられ、インバータ５−３
にはクロック信号ＫＡが与えられる。ラッチ５−２は、
処理データ長情報を記憶（例えば、半ステートラッチ）
し、処理データ長表示ビット（Ａ ＯＯＣ’）を選択回
路７に出力する。
さらに、処理データ長判定回路１は選択用記憶素子６を
有している。選択用記憶素子６は、処理データ長の指定
方式の選択用の１〜数ビツトの記憶手段であり、ＮＡＮ
Ｄゲート６−１、インバータ６−２、ＮＯＲゲート６−
３、ＯＲゲート６−４、ＡＮＤゲート６−５、ＮＯＲゲ
ート６−６、およびラッチ６−７を有して構成される。
有している。選択用記憶素子６は、処理データ長の指定
方式の選択用の１〜数ビツトの記憶手段であり、ＮＡＮ
Ｄゲート６−１、インバータ６−２、ＮＯＲゲート６−
３、ＯＲゲート６−４、ＡＮＤゲート６−５、ＮＯＲゲ
ート６−６、およびラッチ６−７を有して構成される。
ＮＡＮＤゲート６−１の一方の入力には、命令実行表示
信号ｌＩＯ３が入力され、他方の入力にはクロック信号
ＫＢが入力される。このクロック信号ＫＢと上記クロッ
ク信号ＫＡとはノンオーバーラツプのクロック信号であ
る。ＯＲゲート６−４の一方の入力には命令終了表示信
号ＩＲＲが入力され、他方の入力にはリセット信号Ｒ３
Ｔが入力される。ラッチ６−７は命令実行表示信号ｌＩ
Ｏ３を記憶（例えば、半ステートラッチ）し、指定方式
の選択用信号（Ａ ００ Ｄ）を出力する。
信号ｌＩＯ３が入力され、他方の入力にはクロック信号
ＫＢが入力される。このクロック信号ＫＢと上記クロッ
ク信号ＫＡとはノンオーバーラツプのクロック信号であ
る。ＯＲゲート６−４の一方の入力には命令終了表示信
号ＩＲＲが入力され、他方の入力にはリセット信号Ｒ３
Ｔが入力される。ラッチ６−７は命令実行表示信号ｌＩ
Ｏ３を記憶（例えば、半ステートラッチ）し、指定方式
の選択用信号（Ａ ００ Ｄ）を出力する。
次に、第４図を参照して第３図の概要動作を説明する。
命令実行表示信号ｌＩＯ３は命令コードにない処理を実
行中であることを示す信号であり、いま、この命令実行
表示信号ｌＩＯ３が“１”であった場合、処理データ長
入力データＤＡＴＡはクロック信号ＫＢのタイミングで
２段構成のラッチ５−１．５−２にラッチされる。同時
に命令実行表示信号ｌＩＯ３が“１”なのでクロック信
号ＫＡのクロックのタイミングで選択用記憶素子６のフ
リップフロップ（ＮＯＲゲート６−３、ＯＲゲート６−
４、ＡＮＤゲート６−５、ＮＯＲゲート６−６により構
成されるフリップフロップ）の値が“０”に転じる。つ
まり、選択用記憶素子６の記憶値は“０”である。その
結果、ラッチ６−７からの出力ＡＯＯＤは“０”である
から、処理データ長情報記憶素子５のラッチ５−２にラ
ッチされている値ＡＯＯＣが選択回路７により選択され
、ＡＯＯＪとして出力されることになる。ラッチ６−７
の値ＡＯＯＤが“０”の状態で命令終了表示信号ＩＲＲ
またはリセット信号Ｒ８Ｔが入力されると、命令実行表
示信号ｌＩＯ３が“０″にもどっているため、フリップ
フロップ（６−３〜６−６）の値は“１”にもどり、ラ
ッチ６−７の値ＡＯＯＤが“１”の状態になる。そのた
め、選択回路７は処理データ長指定回路４からの値（Ａ
ＯＯＩ）を選択し、ＡＯＯＪとして出力することになる
。
行中であることを示す信号であり、いま、この命令実行
表示信号ｌＩＯ３が“１”であった場合、処理データ長
入力データＤＡＴＡはクロック信号ＫＢのタイミングで
２段構成のラッチ５−１．５−２にラッチされる。同時
に命令実行表示信号ｌＩＯ３が“１”なのでクロック信
号ＫＡのクロックのタイミングで選択用記憶素子６のフ
リップフロップ（ＮＯＲゲート６−３、ＯＲゲート６−
４、ＡＮＤゲート６−５、ＮＯＲゲート６−６により構
成されるフリップフロップ）の値が“０”に転じる。つ
まり、選択用記憶素子６の記憶値は“０”である。その
結果、ラッチ６−７からの出力ＡＯＯＤは“０”である
から、処理データ長情報記憶素子５のラッチ５−２にラ
ッチされている値ＡＯＯＣが選択回路７により選択され
、ＡＯＯＪとして出力されることになる。ラッチ６−７
の値ＡＯＯＤが“０”の状態で命令終了表示信号ＩＲＲ
またはリセット信号Ｒ８Ｔが入力されると、命令実行表
示信号ｌＩＯ３が“０″にもどっているため、フリップ
フロップ（６−３〜６−６）の値は“１”にもどり、ラ
ッチ６−７の値ＡＯＯＤが“１”の状態になる。そのた
め、選択回路７は処理データ長指定回路４からの値（Ａ
ＯＯＩ）を選択し、ＡＯＯＪとして出力することになる
。
なお、以上の実施例では、処理データ長の判定について
説明したが、本発明は、転送用データ長やインクリメン
タ、デクリメンタ等のデータ長の判定用にも使用をする
ことができる。
説明したが、本発明は、転送用データ長やインクリメン
タ、デクリメンタ等のデータ長の判定用にも使用をする
ことができる。
以上のように、本実施例によれば、処理データ長指定回
路４により処理データ長の間接指定ができるため、全く
同じ動作で処理データ長のみが異なる２つの命令を用意
しようとする場合、同じマイクロプログラムにより命令
の記述をすることができる。また、割込み処理等の命令
コードによって処理データ長を間接指定できない処理の
場合であっても、選択用記憶素子６により処理データ長
の指定方式を通常時の処理データ長の入力方法と異なっ
た指定方法（直接指定方法）を実行することにより、処
理データ長情報記憶素子５から処理データ長のデータを
取出すことで処理データ長の判定をすることができる。
路４により処理データ長の間接指定ができるため、全く
同じ動作で処理データ長のみが異なる２つの命令を用意
しようとする場合、同じマイクロプログラムにより命令
の記述をすることができる。また、割込み処理等の命令
コードによって処理データ長を間接指定できない処理の
場合であっても、選択用記憶素子６により処理データ長
の指定方式を通常時の処理データ長の入力方法と異なっ
た指定方法（直接指定方法）を実行することにより、処
理データ長情報記憶素子５から処理データ長のデータを
取出すことで処理データ長の判定をすることができる。
したがって、従来のように、処理データ長の情報が格納
された記憶手段をＡＬＵなどを使って判定し、その結果
によってマイクロプログラムを分岐させるような方法を
採る必要がない。そして、マイクロプログラムを多用す
ることがないのでマイクロプログラムＲＯＭ１５の面積
を節約することができる。
された記憶手段をＡＬＵなどを使って判定し、その結果
によってマイクロプログラムを分岐させるような方法を
採る必要がない。そして、マイクロプログラムを多用す
ることがないのでマイクロプログラムＲＯＭ１５の面積
を節約することができる。
また、選択用記憶素子６としては、１ビツト（または数
ビット）の記憶容量があればよく、少ないハードウェア
で実現することができる。
ビット）の記憶容量があればよく、少ないハードウェア
で実現することができる。
以上の通り、本発明によれば、データ長の異なる２以上
の命令を用意しようとする場合、同じマイクロプログラ
ムにより記述することができ、マイクロプログラムＲＯ
Ｍの面積の縮少が可能である。
の命令を用意しようとする場合、同じマイクロプログラ
ムにより記述することができ、マイクロプログラムＲＯ
Ｍの面積の縮少が可能である。
第１図は本発明の原理説明図、
第２図は情報処理装置の概要ブロック図、第３図は処理
データ長判定回路の具体例を示す回路図、 第４図は第３図の各部の動作を示すタイムチャートであ
る。 １・・・処理データ長判定回路 ２・・・間接指定処理データ長出力 ３・・・直接指定処理データ長出力 ４・・・処理データ長指定回路 ５・・・処理データ長情報記憶素子 ６・・・選択用記憶素子 ７・・・選択回路 １０・・・ＣＰＵ １１・・・データパス １２・・・アドレスバス １３・・・レジスタ １４・・・ＡＬＵ １５・・・マイクロプログラムＲＯＭ １６・・・デコーダ ＫＡ・・・クロック信号 ＫＢ・・・クロック信号 ｌｌ０Ｓ・・・命令実行表示信号 ＩＲＲ・・・命令終了表示信号 Ｒ８Ｔ・・・リセット信号
データ長判定回路の具体例を示す回路図、 第４図は第３図の各部の動作を示すタイムチャートであ
る。 １・・・処理データ長判定回路 ２・・・間接指定処理データ長出力 ３・・・直接指定処理データ長出力 ４・・・処理データ長指定回路 ５・・・処理データ長情報記憶素子 ６・・・選択用記憶素子 ７・・・選択回路 １０・・・ＣＰＵ １１・・・データパス １２・・・アドレスバス １３・・・レジスタ １４・・・ＡＬＵ １５・・・マイクロプログラムＲＯＭ １６・・・デコーダ ＫＡ・・・クロック信号 ＫＢ・・・クロック信号 ｌｌ０Ｓ・・・命令実行表示信号 ＩＲＲ・・・命令終了表示信号 Ｒ８Ｔ・・・リセット信号
Claims (1)
- 【特許請求の範囲】 データ長の異なる２以上の命令を、前記データ長の命令
による間接指定または前記データ長の命令のマイクロプ
ログラムによる直接指定によって処理データ長を判定し
、処理する情報処理装置において、 前記命令のデータ長を表示する情報を記憶する第１の記
憶手段（５）と、 前記命令のデータ長の指定方式について直接指定または
間接指定のいずれかを表示する情報を記憶する第２の記
憶手段（６）と、 前記直接指定によるデータ長情報（２）と間接指定によ
るデータ長情報（３）のいずれかを指定する処理データ
長指定手段（４）と、 前記処理データ長指定手段（４）の出力と前記第１の記
憶手段（５）の出力のいずれかを選択して出力する選択
手段（７）と、 を備えたことを特徴とする情報処理装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071127A JPH03271829A (ja) | 1990-03-20 | 1990-03-20 | 情報処理装置 |
| EP91302287A EP0448317B1 (en) | 1990-03-20 | 1991-03-18 | Information processing apparatus for variable length data |
| DE69129560T DE69129560T2 (de) | 1990-03-20 | 1991-03-18 | Informationsverarbeitungsgerät für verschieden lange Daten |
| US07/671,318 US5604876A (en) | 1990-03-20 | 1991-03-19 | Apparatus for handling differing data length instructions using either directly specified or indirectly specified data lengths |
| KR1019910004401A KR940002478B1 (ko) | 1990-03-20 | 1991-03-20 | 정보 처리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2071127A JPH03271829A (ja) | 1990-03-20 | 1990-03-20 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03271829A true JPH03271829A (ja) | 1991-12-03 |
Family
ID=13451597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2071127A Pending JPH03271829A (ja) | 1990-03-20 | 1990-03-20 | 情報処理装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5604876A (ja) |
| EP (1) | EP0448317B1 (ja) |
| JP (1) | JPH03271829A (ja) |
| KR (1) | KR940002478B1 (ja) |
| DE (1) | DE69129560T2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5809273A (en) * | 1996-01-26 | 1998-09-15 | Advanced Micro Devices, Inc. | Instruction predecode and multiple instruction decode |
| US6425070B1 (en) * | 1998-03-18 | 2002-07-23 | Qualcomm, Inc. | Variable length instruction decoder |
| CN100342004C (zh) | 2002-08-19 | 2007-10-10 | 可隆株式会社 | 生产透明质酸的微生物及透明质酸的纯化方法 |
| JP3886870B2 (ja) * | 2002-09-06 | 2007-02-28 | 株式会社ルネサステクノロジ | データ処理装置 |
| EP2096533A4 (en) * | 2006-11-21 | 2011-06-22 | Nec Corp | CONTROL OPERATION CODE GENERATION SYSTEM |
| US8281109B2 (en) * | 2007-12-27 | 2012-10-02 | Intel Corporation | Compressed instruction format |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298429A (ja) * | 1985-10-25 | 1987-05-07 | Hitachi Ltd | デ−タ処理システム |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4586130A (en) * | 1983-10-03 | 1986-04-29 | Digital Equipment Corporation | Central processing unit for a digital computer |
| US4649477A (en) * | 1985-06-27 | 1987-03-10 | Motorola, Inc. | Operand size mechanism for control simplification |
-
1990
- 1990-03-20 JP JP2071127A patent/JPH03271829A/ja active Pending
-
1991
- 1991-03-18 DE DE69129560T patent/DE69129560T2/de not_active Expired - Fee Related
- 1991-03-18 EP EP91302287A patent/EP0448317B1/en not_active Expired - Lifetime
- 1991-03-19 US US07/671,318 patent/US5604876A/en not_active Expired - Fee Related
- 1991-03-20 KR KR1019910004401A patent/KR940002478B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298429A (ja) * | 1985-10-25 | 1987-05-07 | Hitachi Ltd | デ−タ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5604876A (en) | 1997-02-18 |
| KR940002478B1 (ko) | 1994-03-24 |
| DE69129560D1 (de) | 1998-07-16 |
| KR910017295A (ko) | 1991-11-05 |
| EP0448317B1 (en) | 1998-06-10 |
| EP0448317A3 (en) | 1992-01-02 |
| EP0448317A2 (en) | 1991-09-25 |
| DE69129560T2 (de) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4878174A (en) | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions | |
| KR100588790B1 (ko) | 데이터처리기에서의후속명령처리에작용하는방법및장치 | |
| US9032185B2 (en) | Active memory command engine and method | |
| US4870562A (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| JPS62197830A (ja) | デ−タ処理システム | |
| US4747045A (en) | Information processing apparatus having an instruction prefetch circuit | |
| US5497459A (en) | System for testing instruction queue circuit and central processing unit having the system | |
| JP4564011B2 (ja) | 情報処理装置、例外制御回路 | |
| JPH03271829A (ja) | 情報処理装置 | |
| US5274792A (en) | Information processing apparatus with parallel instruction decoding | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| KR910001708B1 (ko) | 중앙처리장치 | |
| US6564312B1 (en) | Data processor comprising an arithmetic logic unit | |
| EP0416345A2 (en) | Instruction decoder for a pipeline processor | |
| JPS6230455B2 (ja) | ||
| JPS60193046A (ja) | 命令例外検出方式 | |
| JP2731618B2 (ja) | エミュレータ | |
| JPS63293638A (ja) | データ処理装置 | |
| JPH05334074A (ja) | マイクロプロセッサ | |
| JPS59105148A (ja) | マイクロプログラム制御方式の中央処理装置 | |
| JPH0561660B2 (ja) | ||
| JPS6229813B2 (ja) | ||
| JPH11283362A (ja) | ＦｉＦｏメモリ制御回路及びこの制御回路を使用したマイクロプロセッサ制御回路 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS6218934B2 (ja) |