JPS6298429A - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS6298429A JPS6298429A JP60237359A JP23735985A JPS6298429A JP S6298429 A JPS6298429 A JP S6298429A JP 60237359 A JP60237359 A JP 60237359A JP 23735985 A JP23735985 A JP 23735985A JP S6298429 A JPS6298429 A JP S6298429A
- Authority
- JP
- Japan
- Prior art keywords
- size
- operand
- field
- instruction
- designating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30192—Instruction operation extension or modification according to data descriptor, e.g. dynamic data typing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、データ処理技術さらに（Ｊプログラム制御
方式のシステｌいにおける命令形式に適用して特に有効
な技術に関し、例えば、命令実行に際して２つのオペラ
ンドを用いる２オペランド命令の構成方式に利用して有
効な技術に関する。
方式のシステｌいにおける命令形式に適用して特に有効
な技術に関し、例えば、命令実行に際して２つのオペラ
ンドを用いる２オペランド命令の構成方式に利用して有
効な技術に関する。
［背景技術］
従来、［株］■立製作所製ＩＴ Ｉ−） ６８０００の
ようなマイクロプロセッサにおけるマクロ命令のセット
は、（１）ノーオペランド命令（オペランｌへを不要と
する命令）、（２）１オペラン１〜命令、（３）２オペ
ランド命令の３種類の命令形式に大別される。
ようなマイクロプロセッサにおけるマクロ命令のセット
は、（１）ノーオペランド命令（オペランｌへを不要と
する命令）、（２）１オペラン１〜命令、（３）２オペ
ランド命令の３種類の命令形式に大別される。
第２図には、ＨＤ ６８０００における命令形式のうち
２オペランド命令（例えば二−モニック記号ＡＤＤＤｏ
、ｘで示されるようなソース側とデスティネーション側
の２つのオペランドを有する命令）のフォーマツ１−が
示されている。
２オペランド命令（例えば二−モニック記号ＡＤＤＤｏ
、ｘで示されるようなソース側とデスティネーション側
の２つのオペランドを有する命令）のフォーマツ１−が
示されている。
すなわち、２オペランド命令は、オペレーションコード
指定フィール＋： ｏ ｐと、オペランドのサイズ（８
ビツト、１６ビツト、３２ビツトのようなピッ［・長）
を指定するサイズ指定フィールドＳ２およびソース側と
デスティネーション側の２つオペランドの位置を示すレ
ジスタ指定フィールドＩ）ｍと実効アドレス指定フィー
ルドＥＡ２とをより、構成されていた。（［株］日立製
作所、１９８２年９月発行、「日立マイクロコンピュー
タ、ＳＥＭＴＣＯＮＩ）ＵＣＴＥＲＤＡＴＡ ＢＯＯ
Ｋ、８／１６ビツトマイクロコンピユータ」第９４５頁
〜９５２ば参照）。このように、従来の６８０００系マ
イクロプロセツサの２オペランド命令は、一つのサイズ
指定フィールドＳｚＬが有していない。この場合、例え
ばＡＤＤＤｏ、ｘのような命令は、Ｘおよびｒ） ｏで
示されるオペランドが同じピッｌ−長でなければ実行す
ることができない。
指定フィール＋： ｏ ｐと、オペランドのサイズ（８
ビツト、１６ビツト、３２ビツトのようなピッ［・長）
を指定するサイズ指定フィールドＳ２およびソース側と
デスティネーション側の２つオペランドの位置を示すレ
ジスタ指定フィールドＩ）ｍと実効アドレス指定フィー
ルドＥＡ２とをより、構成されていた。（［株］日立製
作所、１９８２年９月発行、「日立マイクロコンピュー
タ、ＳＥＭＴＣＯＮＩ）ＵＣＴＥＲＤＡＴＡ ＢＯＯ
Ｋ、８／１６ビツトマイクロコンピユータ」第９４５頁
〜９５２ば参照）。このように、従来の６８０００系マ
イクロプロセツサの２オペランド命令は、一つのサイズ
指定フィールドＳｚＬが有していない。この場合、例え
ばＡＤＤＤｏ、ｘのような命令は、Ｘおよびｒ） ｏで
示されるオペランドが同じピッｌ−長でなければ実行す
ることができない。
そのため、例えばＸのオペランドを８ビツト長、Ｉ）
ｏのオペランドを３２ビツト長としてＡｒ）Ｄ演算を実
行するには、前もってＸのオペランドを８ビツト長から
３２ビツト長に変更（８ビツトのオペランドの頭に３バ
イト分の゛′０″ビットを付加）してから、ＡＤＤ演算
を実行する必要があった。
ｏのオペランドを３２ビツト長としてＡｒ）Ｄ演算を実
行するには、前もってＸのオペランドを８ビツト長から
３２ビツト長に変更（８ビツトのオペランドの頭に３バ
イト分の゛′０″ビットを付加）してから、ＡＤＤ演算
を実行する必要があった。
その結果、マツＥｌプログラムのステップが長くなると
ともに、本来１バイトで済むオペランド（８ピッｌ−長
の場合）を入れておくのに２ワー１く分のメモリ領域が
必要となる。従って、プログラムの実行速度が、命令の
形式によって遅くなるとともに、メモリの使用効率も低
下するという不都合があることが本発明者らによって明
らかにされた。
ともに、本来１バイトで済むオペランド（８ピッｌ−長
の場合）を入れておくのに２ワー１く分のメモリ領域が
必要となる。従って、プログラムの実行速度が、命令の
形式によって遅くなるとともに、メモリの使用効率も低
下するという不都合があることが本発明者らによって明
らかにされた。
［発明の目的］
この発明の目的は、プログラム制御方式のシステムにお
けるプログラムの実行速度を向上させ得るような命令形
式を提供することをある。
けるプログラムの実行速度を向上させ得るような命令形
式を提供することをある。
この発明の他の目的は、プログラム制御方式のシステム
におけるメモリの使用効率髪向−■−させ得るような命
令形式を提供することをある。
におけるメモリの使用効率髪向−■−させ得るような命
令形式を提供することをある。
この発明の前記ならびにそのほかの［１的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。
については、本明細書の記述および添附図面から明らか
になるであろう。
［発明の概要］
３一
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、２つのオペランド髪有する命令において、オ
ペレーションワード内にソースオペランＩへのサイズ差
指定するフィールドとともに、オペレーションのサイズ
を指定するフィールドを設け、それらのサイズ情報に基
づいてハードウェアでオペラン１〜のビット長の変更を
行なうようにする。
ペレーションワード内にソースオペランＩへのサイズ差
指定するフィールドとともに、オペレーションのサイズ
を指定するフィールドを設け、それらのサイズ情報に基
づいてハードウェアでオペラン１〜のビット長の変更を
行なうようにする。
これによって、２つのオペランドをそれぞれ本来の形（
ビット長）でメモリやレジスタに入れておけるようにし
、かつマクロ命令でオペランドの長さを変更する必要が
ないようにして、プログラムの実行速度を向−１こさせ
るとともに、メモリの使用効率髪向−■−させるという
−Ｉユ記目的を達成するものである。
ビット長）でメモリやレジスタに入れておけるようにし
、かつマクロ命令でオペランドの長さを変更する必要が
ないようにして、プログラムの実行速度を向−１こさせ
るとともに、メモリの使用効率髪向−■−させるという
−Ｉユ記目的を達成するものである。
［実施例］
第１図には、本発明により提案された新しい２オペラン
１−命令のフォーマットの一例が示されている。
１−命令のフォーマットの一例が示されている。
すなわち、同図（Ａ）に示されているように、オペレー
ションヨー１〜指定フィールドＯＰに続いてオペレーシ
ョンのサイズすなわち演算等の命令を実行する際のビッ
ト長を指定するオペ１ノージヨンサイズ指定フイールド
Ｓｚ１が設けられている。
ションヨー１〜指定フィールドＯＰに続いてオペレーシ
ョンのサイズすなわち演算等の命令を実行する際のビッ
ト長を指定するオペ１ノージヨンサイズ指定フイールド
Ｓｚ１が設けられている。
このオペレーションサイズ指定フィールドＳｚ。
に続いてデスティネーションオペランドの位置を示す実
効アドレスフィールドＥＡｄが設けられている。さらに
、この実効アドレス指定フィールドＥＡｄに続いてソー
スオペランドのビット長を指定するソースサイズ指定フ
ィールドＳｚ２が、また、これに続いてソースオペラン
ドの位置を示す実効アドレス指定フィールドＥ Ａ ｓ
が設けられている。
効アドレスフィールドＥＡｄが設けられている。さらに
、この実効アドレス指定フィールドＥＡｄに続いてソー
スオペランドのビット長を指定するソースサイズ指定フ
ィールドＳｚ２が、また、これに続いてソースオペラン
ドの位置を示す実効アドレス指定フィールドＥ Ａ ｓ
が設けられている。
上記各実効アドレス指定フィールドＥＡｄとＥＡｓは、
例えば３ビツトのアドレシングモード指定ビットと、４
ピツｉ・のレジスタ指定ビットとをより構成される。
例えば３ビツトのアドレシングモード指定ビットと、４
ピツｉ・のレジスタ指定ビットとをより構成される。
上記命令フォーマツ１〜において、サイズ指定フィール
ドＳｚ、 が、デスティネーションオペランドのサイズ
髪指定する構成でなく、オペレーションのサイズすなわ
ち演算されるデータの長さを指定する構成にされるのは
、次の理由による。すなわち、オペレーション実行の際
に問題となるのは演算されるデータの長さであって、Ａ
Ｌ Ｕ等においてピノ］〜長の異なるデータ同士を足
したり引いたりすることはできないからである。通常オ
ペレーションサイズはデスティネーションオペラン１へ
のサイズと同じである。従ってオペレーションのサイズ
に指定すればＡ Ｔ、、 ｔＪ等における演算が何ら支
承なく実行される。Ｓｚ、の他にデスティネーションオ
ペランドのサイズを指定するフィールドを設けてやれば
演算処理後にデータの一部のみを格納するようなことも
できるようになる。
ドＳｚ、 が、デスティネーションオペランドのサイズ
髪指定する構成でなく、オペレーションのサイズすなわ
ち演算されるデータの長さを指定する構成にされるのは
、次の理由による。すなわち、オペレーション実行の際
に問題となるのは演算されるデータの長さであって、Ａ
Ｌ Ｕ等においてピノ］〜長の異なるデータ同士を足
したり引いたりすることはできないからである。通常オ
ペレーションサイズはデスティネーションオペラン１へ
のサイズと同じである。従ってオペレーションのサイズ
に指定すればＡ Ｔ、、 ｔＪ等における演算が何ら支
承なく実行される。Ｓｚ、の他にデスティネーションオ
ペランドのサイズを指定するフィールドを設けてやれば
演算処理後にデータの一部のみを格納するようなことも
できるようになる。
なお、１６ビツトマイクロプロセツサでは、オペレーシ
ョンサイズやソースオペランドのサイズがバイト長（８
ビツト）であるのか、ワード長（１６ビツト）あるいは
ロングワード長（３２ピッ１−）であるのか区別できれ
ばよいので、第１図における各サイズ指定フィールドＳ
ｚ、とＳｚ２は、それぞれ２ビツトで構成すればよい。
ョンサイズやソースオペランドのサイズがバイト長（８
ビツト）であるのか、ワード長（１６ビツト）あるいは
ロングワード長（３２ピッ１−）であるのか区別できれ
ばよいので、第１図における各サイズ指定フィールドＳ
ｚ、とＳｚ２は、それぞれ２ビツトで構成すればよい。
本発明に係る２オペランド命令のフィールドは、第１図
（Ａ）に示すようなものに限定されず、各フィールドの
配列は任意の構成をとることができる。例えば、第１図
（Ｂ）に示すごとく、オペレーションサイズ指定フィー
ルドＳ Ｚ １ の後にソースオペランドの実行アドレ
ス指定フィールドＲＡＳ、デスティネーションオペラン
ドの実効アドレス指定フィールドＥＡｄを設けたような
配列にすることができる。
（Ａ）に示すようなものに限定されず、各フィールドの
配列は任意の構成をとることができる。例えば、第１図
（Ｂ）に示すごとく、オペレーションサイズ指定フィー
ルドＳ Ｚ １ の後にソースオペランドの実行アドレ
ス指定フィールドＲＡＳ、デスティネーションオペラン
ドの実効アドレス指定フィールドＥＡｄを設けたような
配列にすることができる。
さらに、アドレッシングモーＩくによっては、実行アド
レス指定フィールドＥＡｄ、Ｆ、Ａｓに拡張フィールド
を付加してやる必要がある場合がある。
レス指定フィールドＥＡｄ、Ｆ、Ａｓに拡張フィールド
を付加してやる必要がある場合がある。
その場合の２オペランド命令のフォーマットは第１図（
Ｃ）のようにされる。同図の各拡張フィールド（拡張部
）には、アドレッシングモードに応じて、例えば１〜４
バイトのディスプレースメントｄ （オフセット値）、
１〜４バイ１〜のイミーディエイトデータ＃、１〜４バ
イトの絶対アドレス＠あるいはインデックスレジスタ指
定バイトχが入る。
Ｃ）のようにされる。同図の各拡張フィールド（拡張部
）には、アドレッシングモードに応じて、例えば１〜４
バイトのディスプレースメントｄ （オフセット値）、
１〜４バイ１〜のイミーディエイトデータ＃、１〜４バ
イトの絶対アドレス＠あるいはインデックスレジスタ指
定バイトχが入る。
次に、−１−記のようなフォーマットにされた２オペラ
ンド命令の実行を可能にするマイクロプロセッサのハー
ドウェア構成の一例を第３図を用いて説明する。
ンド命令の実行を可能にするマイクロプロセッサのハー
ドウェア構成の一例を第３図を用いて説明する。
この実施例のマイクロプロセッサは、マイクロプログラ
ム制御方式の制御部を備えている。すなオ）ち、マイク
ロプロセッサを構成するＬＳＩチップ１内には、マイク
ロプログラムが格納されたマイクロ？＜ＯＭ（リード・
オンリ・メモＩＪ）２が設けられている。マイクロＲＯ
Ｍ２は、マイクロアドレスデコーダ５によってアクセス
され、マイクロプログラムを構成するマイクロ命令を順
次出方する。
ム制御方式の制御部を備えている。すなオ）ち、マイク
ロプロセッサを構成するＬＳＩチップ１内には、マイク
ロプログラムが格納されたマイクロ？＜ＯＭ（リード・
オンリ・メモＩＪ）２が設けられている。マイクロＲＯ
Ｍ２は、マイクロアドレスデコーダ５によってアクセス
され、マイクロプログラムを構成するマイクロ命令を順
次出方する。
マイクロアドレス発生回路４は、命令レジスタ３にフェ
ッチされたマクロ命令のオペレーションコードに基づい
てマイクロアドレスデコーダ５に供給されるべきアドレ
スを発生する。マイクロアト１ノスデコーダ５は、これ
をデコートする。これに応じて、マイクロＲＯＭ２がら
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。このマイク［１命令コードによ
って、各種テンポラリレジスタＲ１ΣＧ、〜ＲＥＧ ｎ
、データバッファＤ Ｂ 、演算論理ユニットＡＩ、
Ｕ等か〔、なる実行ユニット６等に対する制御信号が形
成される。
ッチされたマクロ命令のオペレーションコードに基づい
てマイクロアドレスデコーダ５に供給されるべきアドレ
スを発生する。マイクロアト１ノスデコーダ５は、これ
をデコートする。これに応じて、マイクロＲＯＭ２がら
そのマクロ命令を実行する一連のマイクロ命令群の最初
の命令が読み出される。このマイク［１命令コードによ
って、各種テンポラリレジスタＲ１ΣＧ、〜ＲＥＧ ｎ
、データバッファＤ Ｂ 、演算論理ユニットＡＩ、
Ｕ等か〔、なる実行ユニット６等に対する制御信号が形
成される。
マクロ命令に対応する一連のマイクロ命令群のうち２番
目以降のマイクロ命令は、直前に読み出されたマイクロ
命令のネクスｌ〜アドレスフィールドのコードがマイク
ロアドレスデコーダ５に供給されること等により実行さ
れる。すなわち、前のマイクロ命令内のネクストアドレ
スとマイクロアドレス発生回路４からのアドレスとを基
づいて２番目以降のマイクロ命令が読み出される。この
ようにして、一連のマイクロ命令が読み出されて形成さ
れた制御信号によって実行ユニット６が制御され、ＡＤ
ｒ）で示されるようなマクロ命令が実行される。
目以降のマイクロ命令は、直前に読み出されたマイクロ
命令のネクスｌ〜アドレスフィールドのコードがマイク
ロアドレスデコーダ５に供給されること等により実行さ
れる。すなわち、前のマイクロ命令内のネクストアドレ
スとマイクロアドレス発生回路４からのアドレスとを基
づいて２番目以降のマイクロ命令が読み出される。この
ようにして、一連のマイクロ命令が読み出されて形成さ
れた制御信号によって実行ユニット６が制御され、ＡＤ
ｒ）で示されるようなマクロ命令が実行される。
この実施例では、特に制限されないが、外部のメモリや
内部のレジスタ等から必要に応じてバイト単位あるいは
ワード＋４を位、ロングワード単位でデータを読み出し
たり書き込んだりする機能を有するメモリアクセス制御
回路７が設けられている。
内部のレジスタ等から必要に応じてバイト単位あるいは
ワード＋４を位、ロングワード単位でデータを読み出し
たり書き込んだりする機能を有するメモリアクセス制御
回路７が設けられている。
また、上記命令レジスタ３は特に制限されないがＩ’Ｔ
ＦＯ（ファーストイン・ファーストアラ１−）メモリか
らなる。外部のメモリに格納されたマクロ命令は、上記
メモリアクセス制御回路７がアドレスバス８ ＆アクセ
スすることをよってバイト単位で読み出され、データバ
ス９を介してＦＴＦＯ（３）に供給される。このように
して、前もって複数のオペレーションコードやオペラン
ドが、Ｆ■ド０（３）に取り込まれるようになっている
。
ＦＯ（ファーストイン・ファーストアラ１−）メモリか
らなる。外部のメモリに格納されたマクロ命令は、上記
メモリアクセス制御回路７がアドレスバス８ ＆アクセ
スすることをよってバイト単位で読み出され、データバ
ス９を介してＦＴＦＯ（３）に供給される。このように
して、前もって複数のオペレーションコードやオペラン
ドが、Ｆ■ド０（３）に取り込まれるようになっている
。
Ｔ＝” Ｉ ＦＯ（３）に取り込まれたマクロ命令が、
第１図に示すような２オペランド命令であった場合、Ｏ
Ｐコード（オペレーションコート）とともに最初の８パ
イ１〜に含まれているオペレーションサイズ指定フィー
ルドＳｚ、内のコートに応じて、対応するマイクロ命令
が読み出される。そのマイクロ命令によって、第３図の
フラグメモリＳｚユのフラグ［１丁、Ｇが適当な値にセ
ットされる。実行ユニット６内のＡ ｆ、、 Ｔ、Ｊは
、このフラグＦＬＧの状態に応じて８ビツト、１６ビツ
トまたは３３２ビツトのいずれの演算を行うか指示され
る。続いてＦＩＦＯ（３）内からソースオペランドの実
行アドレスＥＡｓおよびソースオペラン１−のサイズを
示すコード（Ｓ ｚ２）がマイクロアドレス発生回路４
に供給されると、対応するマイクロ命令がマイクロＲＯ
Ｍ２から読み出され、子の一部がメモリアクセス制御回
路７に供給される。これによって、メモリアクセス制御
回路７（」実行アドレスＥＡｓの示すアドレスから、オ
ペランドサイズＳ Ｚ ２ に応じてバイト＋、Ｂ位ま
たはワードもしくはロングワード単位でソースオペラン
ドを読み出す。読み出されたソースオペランドは、−１
！データバツフアＤＢに取り込まれてから、適当な回路
によって先に指定されたオペレーションサイズ（Ｓ ｚ
、）に変更されてからＡ １．、 ＴＪに供給される。
第１図に示すような２オペランド命令であった場合、Ｏ
Ｐコード（オペレーションコート）とともに最初の８パ
イ１〜に含まれているオペレーションサイズ指定フィー
ルドＳｚ、内のコートに応じて、対応するマイクロ命令
が読み出される。そのマイクロ命令によって、第３図の
フラグメモリＳｚユのフラグ［１丁、Ｇが適当な値にセ
ットされる。実行ユニット６内のＡ ｆ、、 Ｔ、Ｊは
、このフラグＦＬＧの状態に応じて８ビツト、１６ビツ
トまたは３３２ビツトのいずれの演算を行うか指示され
る。続いてＦＩＦＯ（３）内からソースオペランドの実
行アドレスＥＡｓおよびソースオペラン１−のサイズを
示すコード（Ｓ ｚ２）がマイクロアドレス発生回路４
に供給されると、対応するマイクロ命令がマイクロＲＯ
Ｍ２から読み出され、子の一部がメモリアクセス制御回
路７に供給される。これによって、メモリアクセス制御
回路７（」実行アドレスＥＡｓの示すアドレスから、オ
ペランドサイズＳ Ｚ ２ に応じてバイト＋、Ｂ位ま
たはワードもしくはロングワード単位でソースオペラン
ドを読み出す。読み出されたソースオペランドは、−１
！データバツフアＤＢに取り込まれてから、適当な回路
によって先に指定されたオペレーションサイズ（Ｓ ｚ
、）に変更されてからＡ １．、 ＴＪに供給される。
なお、（ＥＡｓ）■（ＥＡｄ） →（ＥＡｄ）のよう
な命令の場合、ソースオペランドに続いてデスティネー
ションオペランドの実行アドレスＥ Ａ ｄを示すコー
ドがマイクロアドレス発生回路４に供給され、対１１一 応するマイクロ命令が読み出される。すると、メモリア
クセス制御回路７は、フラグＦ Ｌ Ｇに保持されてい
るサイズ情報に従って、実行アドレスＥΔｄの示す位置
から、オペレーションサイズと同じ（ｔイズでオペラン
ドを読み出してＡ、 Ｌ Ｕに供給する。そして、ＡＩ
、Ｕによる演算終了後、その演算データがデスティネー
ションオペランドの位置に格納されて、マクロ命令の実
行が終了する。
な命令の場合、ソースオペランドに続いてデスティネー
ションオペランドの実行アドレスＥ Ａ ｄを示すコー
ドがマイクロアドレス発生回路４に供給され、対１１一 応するマイクロ命令が読み出される。すると、メモリア
クセス制御回路７は、フラグＦ Ｌ Ｇに保持されてい
るサイズ情報に従って、実行アドレスＥΔｄの示す位置
から、オペレーションサイズと同じ（ｔイズでオペラン
ドを読み出してＡ、 Ｌ Ｕに供給する。そして、ＡＩ
、Ｕによる演算終了後、その演算データがデスティネー
ションオペランドの位置に格納されて、マクロ命令の実
行が終了する。
次に、本発明に係る命令フォーマットに従って構成され
た２オペランド命令を実行可能にするハードウェアの他
の例を第４図を用いて説明する。
た２オペランド命令を実行可能にするハードウェアの他
の例を第４図を用いて説明する。
この実施例のマイクロプロセッサの基本な構成は、第３
図に示すものと略同様であるので、同一機能を有する回
路には同一符号に付して重複した説明は省略する。
図に示すものと略同様であるので、同一機能を有する回
路には同一符号に付して重複した説明は省略する。
第：３図のマイクロプロセッサでは、オペランドのサイ
ズ指定フィールドＳｚ□、Ｓｚ２のコードを、マイクロ
アドレス発生回路４に供給してマイクロＲ，（’） Ｍ
２のマイクロアドレスを発生するのに使用し、これに
基づいて読み出されるマイクロ命令そ＝１２− のもの髪変えるとともに、マイクロ命令によってオペレ
ーションサイズ（Ｓｚ、）に関する情報を、フラグＦＴ
、Ｇに１１．えている。
ズ指定フィールドＳｚ□、Ｓｚ２のコードを、マイクロ
アドレス発生回路４に供給してマイクロＲ，（’） Ｍ
２のマイクロアドレスを発生するのに使用し、これに
基づいて読み出されるマイクロ命令そ＝１２− のもの髪変えるとともに、マイクロ命令によってオペレ
ーションサイズ（Ｓｚ、）に関する情報を、フラグＦＴ
、Ｇに１１．えている。
これに対し、第４図に示すマイクロプロセッサでは、Ｆ
ＴＦＯ（３）に取り込まれたマクロ命令内のサイズ指定
フィールドＳ Ｚ ＬとＳｚ２内のコードを直接取り出
して保持する２つのフラグＦＬＧ１とＦＬＧ２が設けら
れている。そして、実行ユニット６内のＡＴ、ＩＪ等は
フラグＦ Ｌ Ｇ １ に保持されているオペレーショ
ンサイズ（Ｓ ｚ、）に関する情報に従ってバイト単位
またはワード単位もしくはロングワード単位の演算を行
うように制御される。
ＴＦＯ（３）に取り込まれたマクロ命令内のサイズ指定
フィールドＳ Ｚ ＬとＳｚ２内のコードを直接取り出
して保持する２つのフラグＦＬＧ１とＦＬＧ２が設けら
れている。そして、実行ユニット６内のＡＴ、ＩＪ等は
フラグＦ Ｌ Ｇ １ に保持されているオペレーショ
ンサイズ（Ｓ ｚ、）に関する情報に従ってバイト単位
またはワード単位もしくはロングワード単位の演算を行
うように制御される。
一方、メモリアクセス制御回路７は、第２のフラグＦＬ
Ｇ、内に保持されているソースオペランドのサイズに関
する情報に基づいて、バイト単位またはワード単位もし
くはロングワード１１位で外部メモリもしくは内部のレ
ジスタ等からオペランドを読み出して来てデータバッフ
ァＤ Ｉ’３にラッチする。そして、データバッファＤ
１１にラッチされたオペランドは、第１のフラグＦ
ｒ、 Ｃン、の示すオペレーションサイズに対応して変
更され、Ａ、 Ｌ Ｔ、、Ｊ等に供給される。以後の動
作は、第３図のマイクロブ［１セツサと同しである。
Ｇ、内に保持されているソースオペランドのサイズに関
する情報に基づいて、バイト単位またはワード単位もし
くはロングワード１１位で外部メモリもしくは内部のレ
ジスタ等からオペランドを読み出して来てデータバッフ
ァＤ Ｉ’３にラッチする。そして、データバッファＤ
１１にラッチされたオペランドは、第１のフラグＦ
ｒ、 Ｃン、の示すオペレーションサイズに対応して変
更され、Ａ、 Ｌ Ｔ、、Ｊ等に供給される。以後の動
作は、第３図のマイクロブ［１セツサと同しである。
なｊＮ、第４図に示すような構成のマイクロプロセッサ
は、第３図のものに比べて２ピントのフラグが一つ余計
に必要ではあるが、オペランドサイズの情報を直接フラ
グに取り込んでいるので、マイクロプログラムが簡単に
なるという利点がある。
は、第３図のものに比べて２ピントのフラグが一つ余計
に必要ではあるが、オペランドサイズの情報を直接フラ
グに取り込んでいるので、マイクロプログラムが簡単に
なるという利点がある。
以り説明したように、２オペランド命令を実施例のよう
に、ソースオペランドのサイズを指定するフィールドの
他にオペレーションサイズを指定するフィールドを持つ
フォーマット構成にしたことをより、従来のフォーマッ
トの２オペランド命令のように、ソースオペランドのピ
ッ１〜長を予めデスティネーションオペランドと同じビ
ット長に変更しておく必要がない。つまり、８ビツトも
しくは１６ビツト長のオペランドはそのままの形でメモ
リ等に入おいて、これを読み出すことができる。そして
、読み出されたオペラン１くは、実行ユニッ１〜内で自
動的に所望のビット長に変更され、演算される。
に、ソースオペランドのサイズを指定するフィールドの
他にオペレーションサイズを指定するフィールドを持つ
フォーマット構成にしたことをより、従来のフォーマッ
トの２オペランド命令のように、ソースオペランドのピ
ッ１〜長を予めデスティネーションオペランドと同じビ
ット長に変更しておく必要がない。つまり、８ビツトも
しくは１６ビツト長のオペランドはそのままの形でメモ
リ等に入おいて、これを読み出すことができる。そして
、読み出されたオペラン１くは、実行ユニッ１〜内で自
動的に所望のビット長に変更され、演算される。
そのため、オペランドの長さを変更するマクロ命令が不
要になってプログラム実行速度が速くなる。また、その
ようなマクロ命令が不要であるとともに、短いオペラン
ドはそのままの状態でメモリに入れておくことができる
ため、メモリの使用効率も高くなる。
要になってプログラム実行速度が速くなる。また、その
ようなマクロ命令が不要であるとともに、短いオペラン
ドはそのままの状態でメモリに入れておくことができる
ため、メモリの使用効率も高くなる。
なお、上記実施例では、（ＥＡｓ）■（ＥＡｄ）→（Ｅ
Ａ ｄ ）のような２オペラン１−命令を実行した場
合について説明したが、同様にして（ＥＡｓｌ）■（Ｅ
Ａ Ｓ ２） →（ＥＡ ｄ ）のような２つのソー
スオペランドと一つのデスティネーションオペラントを
有する命令を実行することも可能である。
Ａ ｄ ）のような２オペラン１−命令を実行した場
合について説明したが、同様にして（ＥＡｓｌ）■（Ｅ
Ａ Ｓ ２） →（ＥＡ ｄ ）のような２つのソー
スオペランドと一つのデスティネーションオペラントを
有する命令を実行することも可能である。
［効果コ
２つのオペランドを有する命令において、オペレーショ
ンワード内にソースオペランドのサイズを指定するフィ
ールドとともに、オペレーションのサイズを指定するフ
ィール１くを設け、それらのサイズ情報に基づいてオペ
ランドのビット長の変更を行うようにしたので、２つの
オペランドをそれぞれ本来の形でメモリやレジスタに入
れておくことができるとともに、マクロ命令でオペラン
ドの長さを変更する必要がないという作用により、プロ
グラムの実行速度が向」ユされるとともにメモリの使用
効率が向」ニされるという効果がある。
ンワード内にソースオペランドのサイズを指定するフィ
ールドとともに、オペレーションのサイズを指定するフ
ィール１くを設け、それらのサイズ情報に基づいてオペ
ランドのビット長の変更を行うようにしたので、２つの
オペランドをそれぞれ本来の形でメモリやレジスタに入
れておくことができるとともに、マクロ命令でオペラン
ドの長さを変更する必要がないという作用により、プロ
グラムの実行速度が向」ユされるとともにメモリの使用
効率が向」ニされるという効果がある。
以−１一本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は」二記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、上記実施
例では、２オペランド命令にソースオペランドのサイズ
指定フィールドとともに、オペレーションサイズ指定フ
ィールドを設けるようにしているが、デスティネーショ
ンオペランドのサイズがオペレージ目ンサイズに常に一
致するようなシステムでは、オペレーションサイズ指定
フィールドの代わりにデスティネーションオペランドの
サイズ指定フィールドを設けるようにしてもよい。
き具体的に説明したが、本発明は」二記実施例に限定さ
れるものではなく、その要旨を逸脱しない範囲で種々変
更可能であることはいうまでもない。例えば、上記実施
例では、２オペランド命令にソースオペランドのサイズ
指定フィールドとともに、オペレーションサイズ指定フ
ィールドを設けるようにしているが、デスティネーショ
ンオペランドのサイズがオペレージ目ンサイズに常に一
致するようなシステムでは、オペレーションサイズ指定
フィールドの代わりにデスティネーションオペランドの
サイズ指定フィールドを設けるようにしてもよい。
［利用分野］
以−ｊｚの説明では４ミとして本発明者によってなさ＝
１６− れた発明をその背景となった利用分野であるマイクロプ
ロセッサに適用した場合について説明したが、この発明
はそれに限定されるものでなく、計算機やミニコン等プ
ログラム制御方式のデータ処理システム一般に利用する
ことができる。
１６− れた発明をその背景となった利用分野であるマイクロプ
ロセッサに適用した場合について説明したが、この発明
はそれに限定されるものでなく、計算機やミニコン等プ
ログラム制御方式のデータ処理システム一般に利用する
ことができる。
第１図（Ａ）〜（Ｃ）はそれぞれ本発明に係る２オペラ
ンド命令のフォーマット例を示す説明図、第２図は、従
来の６８０００系マイクロプロセツサにおける２オペラ
ンド命令のフォーマツ１〜を示す説明図、 第３図は、本発明に係る２オペランド命令を実行可能に
するマイクロプロセッサの構成例を示すブロック図、 第４図は、同じく本発明に係る２オペランド命令を実行
可能にするマイクロプロセッサの他の構成例な示すブロ
ック図である。 ＯＰ・・・・オペレージ目ンコート指定フィールド、Ｓ
ｚ、・・・・オペレーションサイズ指定フィールド、Ｓ
ｚ２・・・・ソースサイズ指定フィールド、Ｅ Ａ ｓ
・・・・ソース側実行アドレス、ＥＡｄ・・・・デステ
ィネーション側実行アドレス、１・・・・マイクロプロ
セッサ、２・・・・マイクロＲＯＭ、３・・・・命令レ
ジスタ（ＦＩＦＯ）、４・・・・マイクロアドレス発生
回路、５・・・・マイクロアドレスデコーダ、６・・・
・実行ユニット、７・・・・メモリアクセス制御回路、
ＦＬＧ、ＦＬＧ□、ＦＬＧ２・・・・サイズ指定用フラ
グ。 代理人 弁理士 小川 勝馬 −＼ 乙゛）゛ Ｘ、ｌ 第１図 第２図
ンド命令のフォーマット例を示す説明図、第２図は、従
来の６８０００系マイクロプロセツサにおける２オペラ
ンド命令のフォーマツ１〜を示す説明図、 第３図は、本発明に係る２オペランド命令を実行可能に
するマイクロプロセッサの構成例を示すブロック図、 第４図は、同じく本発明に係る２オペランド命令を実行
可能にするマイクロプロセッサの他の構成例な示すブロ
ック図である。 ＯＰ・・・・オペレージ目ンコート指定フィールド、Ｓ
ｚ、・・・・オペレーションサイズ指定フィールド、Ｓ
ｚ２・・・・ソースサイズ指定フィールド、Ｅ Ａ ｓ
・・・・ソース側実行アドレス、ＥＡｄ・・・・デステ
ィネーション側実行アドレス、１・・・・マイクロプロ
セッサ、２・・・・マイクロＲＯＭ、３・・・・命令レ
ジスタ（ＦＩＦＯ）、４・・・・マイクロアドレス発生
回路、５・・・・マイクロアドレスデコーダ、６・・・
・実行ユニット、７・・・・メモリアクセス制御回路、
ＦＬＧ、ＦＬＧ□、ＦＬＧ２・・・・サイズ指定用フラ
グ。 代理人 弁理士 小川 勝馬 −＼ 乙゛）゛ Ｘ、ｌ 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １、オペレーションコード指定フィールドと、ソース側
とデスティネーション側の２つのオペランドの実効アド
レスを示す第１と第２の実効アドレス指定フィールド、
とを有するオペランド命令であって、上記実効アドレス
指定フィールドによって指定されるソース側オペランド
の長さを指定するソースサイズ指定フィールドと、オペ
レーションのサイズを指定するオペレーションサイズ指
定フィールド、とが設けられてなるオペランド命令を有
することを特徴とするデータ処理システム。 ２、上記第１と第２の実効アドレス指定フィールドには
、各々独立にアドレッシングモードに応じて拡張フィー
ルドが付加されてなるオペランド命令を有することを特
徴とする特許請求の範囲第１項もしくは第２項記載のデ
ータ処理システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237359A JPH0827716B2 (ja) | 1985-10-25 | 1985-10-25 | データ処理装置及びデータ処理方法 |
| US06/899,389 US4825355A (en) | 1985-10-25 | 1986-08-22 | Instruction format for program control type data processing systems |
| KR1019860007733A KR940009094B1 (ko) | 1985-10-25 | 1986-09-15 | 데이타처리 시스템 |
| DE86114724T DE3688824T2 (de) | 1985-10-25 | 1986-10-23 | Datenverarbeitungssystem. |
| EP86114724A EP0220684B1 (en) | 1985-10-25 | 1986-10-23 | Data processing system |
| HK176195A HK176195A (en) | 1985-10-25 | 1995-11-16 | Data processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60237359A JPH0827716B2 (ja) | 1985-10-25 | 1985-10-25 | データ処理装置及びデータ処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6298429A true JPS6298429A (ja) | 1987-05-07 |
| JPH0827716B2 JPH0827716B2 (ja) | 1996-03-21 |
Family
ID=17014221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60237359A Expired - Fee Related JPH0827716B2 (ja) | 1985-10-25 | 1985-10-25 | データ処理装置及びデータ処理方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4825355A (ja) |
| EP (1) | EP0220684B1 (ja) |
| JP (1) | JPH0827716B2 (ja) |
| KR (1) | KR940009094B1 (ja) |
| DE (1) | DE3688824T2 (ja) |
| HK (1) | HK176195A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446134A (en) * | 1987-08-13 | 1989-02-20 | Toshiba Corp | Data processor |
| JPH01280832A (ja) * | 1988-05-06 | 1989-11-13 | Mitsubishi Electric Corp | データ処理装置 |
| JPH01309130A (ja) * | 1988-06-08 | 1989-12-13 | Toshiba Corp | マイクロプロセッサ |
| JPH02216530A (ja) * | 1989-02-17 | 1990-08-29 | Fujitsu Ltd | データ処理装置 |
| JPH03271829A (ja) * | 1990-03-20 | 1991-12-03 | Fujitsu Ltd | 情報処理装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235686A (en) * | 1987-02-24 | 1993-08-10 | Texas Instruments Incorporated | Computer system having mixed macrocode and microcode |
| JPH01230125A (ja) * | 1988-03-10 | 1989-09-13 | Nec Corp | レジスタの部分的更新機能を持つデータ処理装置 |
| DE68927313T2 (de) * | 1988-06-27 | 1997-05-07 | Digital Equipment Corp | Operandenspezifiererverarbeitung |
| JPH02190930A (ja) * | 1988-12-29 | 1990-07-26 | Internatl Business Mach Corp <Ibm> | ソフトウエア命令実行装置 |
| JP2505887B2 (ja) * | 1989-07-14 | 1996-06-12 | 富士通株式会社 | 命令処理システム |
| JPH03139726A (ja) * | 1989-10-26 | 1991-06-13 | Hitachi Ltd | 命令読出し制御方式 |
| US5442769A (en) * | 1990-03-13 | 1995-08-15 | At&T Corp. | Processor having general registers with subdivisions addressable in instructions by register number and subdivision type |
| EP1265132A3 (en) * | 1994-12-02 | 2005-02-09 | Intel Corporation | Microprocessor with packing operation of composite operands |
| US5907842A (en) * | 1995-12-20 | 1999-05-25 | Intel Corporation | Method of sorting numbers to obtain maxima/minima values with ordering |
| GB2317467B (en) * | 1996-09-23 | 2000-11-01 | Advanced Risc Mach Ltd | Input operand control in data processing systems |
| US6182202B1 (en) * | 1997-10-31 | 2001-01-30 | Oracle Corporation | Generating computer instructions having operand offset length fields for defining the length of variable length operand offsets |
| US6418527B1 (en) * | 1998-10-13 | 2002-07-09 | Motorola, Inc. | Data processor instruction system for grouping instructions with or without a common prefix and data processing system that uses two or more instruction grouping methods |
| EP1247195A4 (en) * | 1999-12-22 | 2005-01-05 | Ubicom Inc | SYSTEM AND METHOD FOR MULTITHREADING WORKING ON COMMAND LEVEL IN AN EMBEDDED PROCESSOR WITH ZERO-TIME CONTEXT SWITCHING |
| US7308686B1 (en) | 1999-12-22 | 2007-12-11 | Ubicom Inc. | Software input/output using hard real time threads |
| US7120783B2 (en) * | 1999-12-22 | 2006-10-10 | Ubicom, Inc. | System and method for reading and writing a thread state in a multithreaded central processing unit |
| US7047396B1 (en) * | 2000-06-22 | 2006-05-16 | Ubicom, Inc. | Fixed length memory to memory arithmetic and architecture for a communications embedded processor system |
| US7010612B1 (en) | 2000-06-22 | 2006-03-07 | Ubicom, Inc. | Universal serializer/deserializer |
| US7822950B1 (en) | 2003-01-22 | 2010-10-26 | Ubicom, Inc. | Thread cancellation and recirculation in a computer processor for avoiding pipeline stalls |
| EP1622009A1 (en) * | 2004-07-27 | 2006-02-01 | Texas Instruments Incorporated | JSM architecture and systems |
| EP1891517A4 (en) * | 2005-05-24 | 2008-08-13 | Texas Instruments Inc | OPERAND WITH DISPLAY FOR PROCESSING MICROSE RATES |
| JP5173711B2 (ja) * | 2008-09-30 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | マルチスレッドプロセッサ及びそのハードウェアスレッドのスケジュール方法 |
| GB2478726B (en) * | 2010-03-15 | 2013-12-25 | Advanced Risc Mach Ltd | Mapping between registers used by multiple instruction sets |
| GB2478731B (en) * | 2010-03-15 | 2013-08-21 | Advanced Risc Mach Ltd | Operand size control |
| GB2540971B (en) | 2015-07-31 | 2018-03-14 | Advanced Risc Mach Ltd | Graphics processing systems |
| US20170315807A1 (en) * | 2016-05-02 | 2017-11-02 | Oracle International Corporation | Hardware support for dynamic data types and operators |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743239A (en) * | 1980-08-27 | 1982-03-11 | Hitachi Ltd | Data processor |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4363091A (en) * | 1978-01-31 | 1982-12-07 | Intel Corporation | Extended address, single and multiple bit microprocessor |
| JPS54122043A (en) * | 1978-03-15 | 1979-09-21 | Toshiba Corp | Electronic computer |
| US4179738A (en) * | 1978-06-23 | 1979-12-18 | International Business Machines Corporation | Programmable control latch mechanism for a data processing system |
| US4307445A (en) * | 1978-11-17 | 1981-12-22 | Motorola, Inc. | Microprogrammed control apparatus having a two-level control store for data processor |
| US4325121A (en) * | 1978-11-17 | 1982-04-13 | Motorola, Inc. | Two-level control store for microprogrammed data processor |
| US4342078A (en) * | 1979-05-21 | 1982-07-27 | Motorola, Inc. | Instruction register sequence decoder for microprogrammed data processor and method |
| US4388682A (en) * | 1979-09-04 | 1983-06-14 | Raytheon Company | Microprogrammable instruction translator |
| JPS56149646A (en) * | 1980-04-21 | 1981-11-19 | Toshiba Corp | Operation controller |
| JPS5734251A (en) * | 1980-08-07 | 1982-02-24 | Toshiba Corp | Address conversion and generating system |
| US4491908A (en) * | 1981-12-01 | 1985-01-01 | Honeywell Information Systems Inc. | Microprogrammed control of extended integer and commercial instruction processor instructions through use of a data type field in a central processor unit |
| US4506345A (en) * | 1982-07-02 | 1985-03-19 | Honeywell Information Systems Inc. | Data alignment circuit |
| US4583199A (en) * | 1982-07-02 | 1986-04-15 | Honeywell Information Systems Inc. | Apparatus for aligning and packing a first operand into a second operand of a different character size |
| JPS59174948A (ja) * | 1983-03-25 | 1984-10-03 | Toshiba Corp | 情報処理装置 |
| US4586130A (en) * | 1983-10-03 | 1986-04-29 | Digital Equipment Corporation | Central processing unit for a digital computer |
-
1985
- 1985-10-25 JP JP60237359A patent/JPH0827716B2/ja not_active Expired - Fee Related
-
1986
- 1986-08-22 US US06/899,389 patent/US4825355A/en not_active Expired - Fee Related
- 1986-09-15 KR KR1019860007733A patent/KR940009094B1/ko not_active IP Right Cessation
- 1986-10-23 EP EP86114724A patent/EP0220684B1/en not_active Expired - Lifetime
- 1986-10-23 DE DE86114724T patent/DE3688824T2/de not_active Expired - Fee Related
-
1995
- 1995-11-16 HK HK176195A patent/HK176195A/xx unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5743239A (en) * | 1980-08-27 | 1982-03-11 | Hitachi Ltd | Data processor |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446134A (en) * | 1987-08-13 | 1989-02-20 | Toshiba Corp | Data processor |
| JPH01280832A (ja) * | 1988-05-06 | 1989-11-13 | Mitsubishi Electric Corp | データ処理装置 |
| JPH01309130A (ja) * | 1988-06-08 | 1989-12-13 | Toshiba Corp | マイクロプロセッサ |
| JPH02216530A (ja) * | 1989-02-17 | 1990-08-29 | Fujitsu Ltd | データ処理装置 |
| JPH03271829A (ja) * | 1990-03-20 | 1991-12-03 | Fujitsu Ltd | 情報処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3688824D1 (de) | 1993-09-09 |
| DE3688824T2 (de) | 1993-11-25 |
| EP0220684A2 (en) | 1987-05-06 |
| KR940009094B1 (ko) | 1994-09-29 |
| HK176195A (en) | 1995-11-24 |
| EP0220684B1 (en) | 1993-08-04 |
| KR870004366A (ko) | 1987-05-09 |
| US4825355A (en) | 1989-04-25 |
| EP0220684A3 (en) | 1989-12-13 |
| JPH0827716B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6298429A (ja) | デ−タ処理システム | |
| JP2554050B2 (ja) | デ−タ処理方法 | |
| JPH06332792A (ja) | データ処理装置及びそのデータ読み出し制御回路，データ書き込み制御回路 | |
| JPS6339931B2 (ja) | ||
| JP3203401B2 (ja) | データ処理装置 | |
| JPH04109336A (ja) | データ処理装置 | |
| US7546442B1 (en) | Fixed length memory to memory arithmetic and architecture for direct memory access using fixed length instructions | |
| JPH04233640A (ja) | メモリ拡張スキームを切り替える疑似直線バンクを有するマイクロコントローラ | |
| JPS6298434A (ja) | デ−タ処理システム | |
| JPH10207717A (ja) | マイクロコンピュータ | |
| JPH08212075A (ja) | 情報処理装置 | |
| US20050033938A1 (en) | Network processing system, core language processor and method of executing a sequence of instructions in a stored program | |
| JP2006527436A (ja) | データ処理装置及びレジスタ・ファイルとメモリとの間でデータ値を転送する方法 | |
| JP2520882B2 (ja) | デ−タ処理装置およびデ−タ処理方法 | |
| JPS63268033A (ja) | データ処理装置 | |
| JPS623332A (ja) | 情報処理装置 | |
| US5187782A (en) | Data processing system | |
| JP2633263B2 (ja) | データ転送制御装置 | |
| JPH0628177A (ja) | マイクロプロセッサ | |
| JPS6298428A (ja) | デ−タ処理システム | |
| JPS63293638A (ja) | データ処理装置 | |
| JPH0713757A (ja) | データ処理装置 | |
| JP2746775B2 (ja) | 中央処理装置 | |
| JPS62174833A (ja) | デ−タ処理システム | |
| JP2785820B2 (ja) | 並列処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |