JPS6298434A - デ−タ処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ この発明は、データ処理技術さらにはプログラム制御方
式のシステムにおける命令体系に適用して特に有効な技
術に関し、例えば２以上のレジスタセットを有するマイ
クロプロセッサの命令体系に利用して有効な技術に関す
る。

［背景技術］ 従来、ザイログ社製Ｚ８０系のマイクロコンピュータで
は、第５図（Ａ）に示すように、２つのレジスタセット
Ｒ８Ａ、Ｒ８Ｂを有し、いずれか一つのレジスタセット
を使ってタスク処理を行えるようにされたものがある。

これによって、例えばレジスタセットＲ８Ａを使って一
つのタスクが終了したとき、レジスタの内容をそのまま
しておいてレジスタセットをＲＲ３ＡからＲ８Ｂに切り
替えることにより、直ちに他のタスク処理に移ることが
できる。また、そのタスク処理が終了した後、再び元の
タスクに戻るときには、レジスタセラｌ−ＲＳ　Ａに切
り替えることにより、レジスタセットＲ８Ａ内に残って
いた前のタスクの内容をそのまま引き継いで実行するこ
とができる。そのため、タスクを変更する際にレジスタ
の退避等を行う必要がなく、実行速度が速いという利点
がある。

しかしながら、複数のレジスタセットを有するマイクロ
プロセッサにおいて、あるタスク処理から他のタスク処
理に移行する際、例えばサブルーチンコールのように引
数を引き渡して新しい処理を実行したい場合もある。と
ころが、第５図（Ａ）のように、レジスタセットを完全
に切り替えるようにされていると、引数の引き渡し等が
困難であるという不都合がある。

これに対し、Ｕ、Ｃ，バークレイ校製ＲＩＳＣコンピュ
ータでは、第５図（Ｂ）に示すように互いにある一定の
数のレジスタがオーバラップした複数のレジスタセット
Ｒ８Ａ、Ｒ８Ｂ、Ｒ３Ｃ，・・・・が設けられている。

そのため、サブルーチンヘジャンプする際の引数の引き
渡し等が簡単に行える。しかるに、複数のレジスタセッ
トが互いに常にオーバラップしていると、タスクを移行
した場〜３− 合で、引数の引渡等を行わなくてもよい場合には、重複
した部分のレジスタが使えなくなるため、使用可能なレ
ジスタ数が制限されるという不都合がある。

［発明の目的］ この発明の目的は、複数のレジスタセットを有するマイ
クロプロセッサにおいて、レジスタセットの切り替えの
際の柔軟性を向」ニさせ、システムの実行速度を向上さ
せることができるようにすることにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、複数のレジスタセラ１−を有するマイクロプ
ロセッサにおいて、レジスタセラ１−を切り替える際に
レジスタを指定してその内容を他のレジスタセット内の
レジスタに引き渡す命令を新たに作り、これをハードウ
ェアで実現できるようにすることによって、引数等の引
渡しを伴なってレジスタセットの切替えを行うことも、
引数等の引渡しを伴なわないレジスタセットの切替えも
行えるようにし、これによって高速のタスク切替えやサ
ブルーチンコールが実現できるようにして、レジスタセ
ットの切替えの際の柔軟性を向上させ、システムの実行
速度を向上させるという上記目的を達成するものである
。

［実施例コ 第１図には、本発明により提案されたレジスタセットの
切替え命令のフォーマットの一例が示されている。

同図（Ａ）に示されているフォーマットは、複数のレジ
スタセット（以下、レジスタバンクと称する）のうち、
隣接するレジスタバンクに切り替える命令に適したフォ
ーマットである。オペレーシゴンコード指定フィールド
ＯＰには、レジスタバンクの番号をインクリメントする
コードまたはデクリメントするコードが入る。オペレー
ション＝５− コード指定フィールド○Ｉ）に続くビットＲは、レジス
タ内容の引渡しがあるか否かを示すため設けられたビッ
トで、このピッｌ−ｉ＜が“０”にされていると、ある
レジスタバンク（例えばＢＮ、）から一つ前あるいは一
つ後のレジスタバンクＢＮｊ−１またはＢＮｉ＋１に切
り替わる際に、レジスタバンクＢＮｊ内の全レジスタの
内容を一切引き渡すことなくバンクの切替えが行われる
。

一方ビットＲに“１″が設定されていると、これに続く
レジスタ指定フィールドＲｎ−＜１ｉｓｔで指定される
レジスタについては、その内容を切り替え後のレジスタ
バンクＢＮｉ−１またはＢＮｉ＋１内の対応するレジス
タへの引渡しが行われることを意味する。

なお、特に制限されないが、この実施例では、各レジス
タバンクが１６本のレジスタで構成される場合を想定し
て、レジスタ指定フィールドＲｎＵｉｓｔが１６ビツト
で構成され、かつビット対応で内容を引き渡すべきレジ
スタを指定できるようにされている。例えば、第１図（
Ａ）の例では、使用中のレジスタバンク内の１番と４番
のレジスタＲ４とＲ４の内容を引き渡すべきことを示し
ている。

この命令を使用して、レジスタバンクＢＮ□からＢＮ２
への切替え（インクリメント）を行う場合の作用が第４
図に示されている。ただしこの場合、バンク番号をイン
クリメントする命令（ＩＢＮＲと表記する）が使用され
る。レジスタバンクをＢＮ２からＢＮ□に戻すには、バ
ンク番号をデクリメントする命令（ＤＢＮＲと表記する
）を使用し、ビットＲとレジスタ指定フィールドＲｎ−
Ｑｊ、　ｓ　ｔの設定は上記と同じにすればよい。

次に、第１図（Ｂ）に示されている命令フォーマットに
ついて説明する。このフォーマットは、使用中のレジス
タバンクをこれとは離れた（隣接しない）位置のレジス
タバンクに切り替るえ命令（ＣＢＮＲと表記する）に適
している。

このＣＢＮＲ命令は、第１図（Ａ）の命令フォーマット
のビットＲとレジスタ指定フィールドＲｎ−ｆｌｉｓｔ
との間に、切替え後のレジスタバンクの番号を指定する
ためのイミーディエイトデータ指定フィールドＩｍｍが
設けられた構成にされている。このＣＢＮＲ命令によっ
て、例えば、第４図に破線で示すごとく、レジスタバン
クＢＮ２からＢＮｏへの切替えが実行される。しかも、
その際、バンク内の任意のレジスタを指定してその内容
を引き渡したり、全く引渡しを伴なわないでレジスタバ
ンクの切替えが行える。

特に制限されないが、この実施例ではオペレーションワ
ード長との関係で、イミーディエイトデータ指定フィー
ルドＩｍｍが８ビツト長にされている。これによって、
最大２５６個のレジスタバンクまで対応することができ
る。

なお、このＣＢＮＲ命令によってレジスタバンクの切替
えを行う場合、切替え前のレジスタバンク番号をスタッ
ク領域等に覚えておけば元のレジスタバンクへ戻る動作
が容易になる。従って、その場合には、第１図（Ａ）に
示すフォーマツ１へと同じフォーマットからなる命令（
ＰＢＮＲと表記する）によって、元のレジスタバンクの
番号をス−’／　− タック領域から持ってくることにより、上記ＣＢＮＲ命
令を使わずに元のレジスタバンクの復帰を行うことがで
きる。

次に、上記のようなフォーマットに構成されたレジスタ
バンク切替え命令の実行を可能にするマイクロプロセッ
サのハードウェア構成の一例を第３図を用いて説明する
。

この実施例のマイクロプロセッサは、マイクロプログラ
ム制御方式の制御部を備えている。すなわち、マイクロ
プロセッサを構成するＬＳＩチップ１内には、マイクロ
プログラムが格納されたマイクロＲＯＭ　（リード・オ
ンリ・メモリ）２が設けられている。マイクロＲＯＭ２
は、マイクロアドレスデコーダ５によってアクセスされ
、マイクロプログラムを構成するマイクロ命令が順次読
み出される。

マイクロアドレスデコーダ５には、命令レジスタ３にフ
ェッチされたマクロ命令のオペレーションコードに基づ
いてマイクロアドレス発生回路４において発生されたア
ドレスが供給される。、こＱ− れをデコードすることによって、そのマクロ命令を実行
する一連のマイクロ命令群の最初の命令が読み出され、
各種テンポラリレジスタＲＥＧ１〜ＲＥＧｎ、データバ
ッファＤＢ、演算論理ユニットＡＬＵ等からなる実行ユ
ニット６等に対する制御信号が形成される。マクロ命令
に対応する一連のマイクロ命令群のうち２番目以降のマ
イクロ命令は直前に読み出されたマイクロ命令のネクス
トアドレスフィールドのコードがマイクロアドレスデコ
ーダ５に供給されることにより、前のマイクロ命令のネ
クストアドレスとマイクロアドレス発生回路４からのア
ドレスとに基づいて読み出される。このようにして、一
連のマイクロ命令が読み出されて形成された制御信号に
よって実行ユニット６が制御され、例えばＡＤＤで示さ
れる加算命令のようなマクロ命令が実行される。

この実施例では、例えば１６個のレジスタバンクＢＮ、
−ＢＮ□５からなる汎用レジスタ群１２およびコントロ
ールレジスタ群１］を制御する機能を有するメモリアク
セス制御回路が設けられている。上記１６個のレジスタ
バンクＢＮ、　−ＢＮ、、。

は、特に制限されないが例えば第２図に示すように、各
々１６本の３２ビツト長のレジスタＯ〜１５からなる。

コントロールレジスタ１１には、ステータスレジスタや
スタックポインタ、現在使用中のレジスタバンクの番号
を保持するバンク番号レジスタセット等が設けられてい
る。この実施例では、上記レジスタバンクＢＮｏ−ＢＮ
、５からなる汎用レジスタ群１２およびコントロールレ
ジスタ群１１は、ＲＡＭ　（ランダム・アクセス・メモ
リ）によって構成されており、内部バス１ｏを介して実
行ユニット６内のデータバッファＤＢに接続されている
。

また、上記命令レジスタ３はＦＩＦＯ（ファースト・イ
ン・ファーストアウト）メモリがらなり、外部のメモリ
に格納されたマクロ命令は、上記メモリアクセス制御回
路７がアドレスバス８をアクセスすることによってバイ
ト単位で読み出され、データバス９を介してＦＩＦＯ（
３）に供給される。このようにして、前もって複数のオ
ペレーションコードやオペランドがＦＩＦＯ（３）に取
り込まれるようになっている。

上記のように、この実施例のマイクロプロセッサでは、
１６個のレジスタバンクＢＮ、　−ＢＮ、。

のうち−っを使って各タスクを処理できるようになって
いる。

上記マイクロプロセッサの命令レジスタ（ＦＩＦＯ）３
に、第１図（Ａ）に示すようなレジスタバンク切替え命
令ＩＢＮＲまたはＤＢＮＲが入って来ると、対応するマ
イクロ命令がマイクロＲＯＭ２から読み出される。そし
て、そのマイクロコードによってメモリアクセス制御回
路７が制御され、例えばメモリアクセス制御回路７がそ
れまで使用していたレジスタバンクＢＮｉであった場合
には、Ｂ　Ｎ　ｉ　＋１またはＢ　Ｎ　ｉ　−１のバン
クを使用して以後の処理を行うように切替えが行われる
。

そして、その際、ビットＲが′１″であればＲｎ−Ｑ　
ｉ　ｓ　ｔで指定されたレジスタについては、その内容
を他のバンク内の対応するレジスタに移す処理が行われ
る。また、バンク番号レジスタＢＮ＝１１− Ｒ内のバンク番号の変更が行われる。

一方、命令レジスタ３に第１図（Ｂ）のようなレジスタ
バンク切替え命令ＣＢＮＲが入って来て対応するマイク
ロ命令が読み出されると、イミーディエイトデータ指定
フィールド１ｍｍで指定されたレジスタバンク番号がバ
ンク番号レジスタＢＮＲに書き込まれたそれとともに指
定されたレジスタの引渡しが行われる。これとともに、
それまでバンク番号レジスタＢＮＨに入っていた使用中
のバンク番号がプログラムカウンタの内容等とともに外
部のメモリのスタック領域に格納され、バンク番号の変
更が行われる。

そして、レジスタバンク切替え命令ＰＢＮＲがロードさ
れると、コントロールレジスタ群１１ないのスタッポイ
ンタで指示されるスタック領域から退避されていたもと
のレジスタバンク番号が読み出されて、バンク番号レジ
スタＢＮＲにロードされるとともに、汎用レジスタ群１
２内の使用中バンクの切替えおよび必要なレジスタ内容
の引渡しが行われる。

従って、上記命令ＣＢＮＲを利用すると、例えばサブル
ーチンコールの際に引数等の引渡しを伴なってメインル
ーチンからサブルーチンへ容易にジャンプして他のタス
ク処理を実行することができるとともに、ＰＢＮＲ命令
を利用することによりメインルーチンの元の位置へ速や
かにリターンして元の処理を続行することができる。

なお、本発明により提案されたレジスタバンク切替え命
令は、第１図（Ａ）や（Ｂ）のフォーマットに限定され
ず、例えばレジスタ指定フィールドＲｎ−１２ｉｓｔや
イミーディエイトデータ指定フィールドＩｍｍのフィー
ルドの大きさは、汎用レジスタ群としてのＲＡＭ（１，
２）の容量や各レジスタバンクＢＮｉのレジスタ本数に
応じて変更できることはいうまでもない。

［効果］ 複数のレジスタセットを有するマイクロプロセッサにお
いて、レジスタセラ１−を切り替える際にレジスタを指
定してその内容を他のレジスタセット内のレジスタに引
き渡す命令を新たに作ったの−１４＝ で、引数等の引渡しを伴なってレジスタセットの切替え
を行うことも、引数等の引渡しを伴なわないレジスタセ
ラ１−の切替えも行えるようになり、これによって高速
のタスク切替えやサブルーチンコールが実現できるとい
う作用により、レジスタセットの切替えの際の柔軟性が
向上され、システムの実行速度が向上されるという効果
がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例では
、レジスタ内容の引渡しを各バンク内の対応するレジス
タ同士（例えばＢＮ１内のレジスタ１とＢＮ２内のレジ
スタ１）間に限定しているが、対応しない他のレジスタ
に引き渡すようにすることも可能である。

［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプロセッサ
に適用した場合について説明したが、この発明はそれに
限定されるものでなく、計算機やミニコン等プログラム
制御方式のデータ処理システム一般に利用することがで
きる。

【図面の簡単な説明】

第１図（Ａ）、（Ｂ）は、本発明に係るレジスタバンク
（レジスタセット）の切替え命令のフォーマット例を示
す説明図、 第２図は、第３図における汎用レジスタ群の構成例を示
す説明図、 第３図は、本発明に係るレジスタバンク（セット）の切
替え命令を実行可能にするマイクロプロセッサの構成例
を示すブロック図、 第４図は、本発明に係るレジスタバンクの切替え命令の
作用を示す説明図、 第５図（Ａ）、（Ｂ）は、従来のマイクロプロセッサに
おけるレジスタセットの切替え方式を示す説明図である
。 ＯＰ・・・・オペレーションコード指定フィールド、Ｒ
ｎ−Ｑｉｓｔ・・・・レジスタ指定フィールド。 Ｉｍｍ・・・・イミーディエイトデータ指定フィルド、
ＢＮｏ−ＢＮ□５・・・・レジスタセット（レジスタバ
ンク）、１・・・・マイクロプロセッサ、２・・・・マ
イクロＲＯＭ、３・・・・命令レジスタ（Ｆ　Ｉ　Ｆ○
）、４・・・・マイクロアドレス発生回路、５°°°゛
マイクロアドレスデコーダ、６・・・・実行ユニット、
７・・・・メモリアクセス制御回路、８・・・・アドレ
スバス、９・・・・データバス、１０・・・・内部バス
、１１・・・・コントロールレジスタ群、１２・・・・
汎用レジスタ群（ＲＡＭ）。 ＝１６− 第３図 １ゾ 夕　　　　　　　　第５図

Claims (1)

1. 【特許請求の範囲】 １、互いに代替可能な複数のレジスタ群を有し、プログ
   ラムに従っていずれか一つのレジスタ群を使用して一連
   の処理を実行するようにされたデータ処理システムであ
   って、上記レジスタ群内の各レジスタを指定可能なレジ
   スタ指定フィールドを有し、該レジスタ指定フィールド
   において指定された１または２以上のレジスタについて
   はその内容を引き渡すような形で一つのレジスタ群から
   他のレジスタ群への切替えを指示する命令が設けられて
   なることを特徴とするデータ処理システム。 ２、上記レジスタ指定フィールドは、上記レジスタ群内
   のレジスタ数と同じビット数を有し、ビット対応で内容
   を引き渡すべきレジスタを指定できるようにされてなる
   ことを特徴とする特許請求の範囲第１項記載のデータ処
   理システム。