JPS6049335B2 - マイクロプログラム制御方式のデ−タ処理装置における分岐アドレス決定方式 - Google Patents

Description

【発明の詳細な説明】 本発明は、マイクロプログラム制御方式のデータ処理装
置における分岐アドレス決定方式に関するものである。

マイクロプログラム制御方式のデータ処理装置において
はマクロ命令をマイクロ命令に翻訳する必要があるが、
従来のマイクロプログラム制御方式のデータ処理装置で
は、マクロ命令からマイクロ命令の翻訳を複数のマイク
ロ命令を使用して実行していた。また、複数のＩ／０割
込が同時に生じたような場合、所定の優先順位に従つて
１つのＩ／０割込を選択し、割込処理を行う必要がある
が、従来の装置においては、１つのＩ／Ｏ割込み・を選
択して該Ｉ／０割込に対応したマイクロプログラムの開
始アドレスを見出すためには、複数のマイクロステップ
を必要としていた。本発明は、上記の欠点を除去するも
のであつて、マクロ命令のＯＰコードや他のデータによ
つフてマイクロプログラムの分岐アドレスが決定される
ような場合において、その分岐アドレスを簡単に生成で
きるようになつた分岐アドレス決定方式を提供すること
を目的としている。

そしてそのため、本発明マイクロプログラム制御方式の
データ処理装置における分岐アドレス決定方式は、マイ
クロプログラム・カウンタ、アドレス●レジスタ、マイ
クロ命令レジスタ、演算ユニット及びワーク・レジスタ
を含む中央処理装置と、ブランチ・テーブルと、制御記
憶とを備えるマイクロプログラム制御方式のデータ処理
装置において、上記ワーク●レジスタの１つを指定でき
るレジスタ指定パートを有する絶対ブランチ・ファンク
ション命令と相対ブランチ・ファンクション命令とを準
備し、上記絶対ブランチ・ファンクション命令がマイク
ロ命令レジスタにセットされたときには、レジスタ指定
パートで指定されたレジスタの内容が読み出され、該読
み出し内容に基づいて上記ブランチ・テーブルが索引さ
れ、該索引データが分岐アドレスとされ、上記相対ブラ
ンチ・ファンクション命令がマイクロ命令レジスタにセ
ットされたときには、レジスタ指定パートで指定された
レジスタの内容が読み出され、該読み出し内容に基づい
て上記ブランチ・テーブルが索引され、該索引データで
上記マイクロプログラム・カウンタの内容を修飾して分
岐アドレスを決定するように構成されていることを特徴
とするものである。以下、本発明を図面を参照しつつ説
明する。図は本発明が実施されるマイクロプログラム制
御方式のデータ処理装置の１実施例のブロック図であつ
て、１はワーク・レジスタとして用いられるローカル記
憶、２はマイクロプログラム・カウンタ、３はデータ・
レジスタ、４はマイクロ●インストラクション◆レジス
タ、５は割込フラグレジスタ、６は演算ユニット、７は
アドレス・レジスタ、８はＸバス、９はＹバス、１０は
Ａバス、１１はＺバス、１２と１２゛はデータ・バス、
１３はアドレス●バス、１４はブランチ●テ５ーブル、
１５は制御記憶、１６は主記憶をそれぞれ示している。
なお、１点鎖線の内部はワンチップのＣＰＵを構成して
いる。本発明の実施に際しては、ブランチ・ファンクシ
ョン命令というマイクロ命令が予め準備されて４いる。

ブランチ・ファンクション命令の中には、ローカル記憶
１内の１つのレジスタを指定するレジスタ指定パートが
設けられている。次に、本発明をマクロ命令をマイクロ
命令に翻訳する場合を例にして説明する。

マクロ命令をマイクロ命令に翻訳するためには、先ずロ
ーカル記憶の中の１つのレジスタにマクロ命令のＣＰコ
ードが格納される。次いで、マイクロ・インストラクシ
ョン●レジスタ４に上記のブランチ●ファンクション命
令がセットされる。そのブランチ・ファンクション命令
のレジスタ指定パートは、マクロ命令の０Ｐコードが格
納されたレジスタを指定している。ブランチ・ファンク
ション命令が解読フされると、第１サイクル目でローカ
ル記憶１の内のマクロ命令の０ＰコードがＸバス８を経
由してアドレス・レジスタ７に格納される。第２サイク
ル目でＡバス１０によつてアドレス●レジスタ７の内容
（０Ｐコード）が選択され、アドレスバス１３を介して
ブランチ・テーブル１４に送られる。ブランチ●テーブ
ル１４からアドレス●レジスタ７の内容によつて指定さ
れた番地のデータが読み出され、このデータはデータ・
バス″１２を介してデータ・レジスタ３に格納される。
プラン゛チ・テーブル１４は、マクロ命令の０Ｐコード
に対応したマイクロ・プログラムの開始アドレスが格納
されている。第３のサイクル目でデータ・レジスタ３の
内容はマイクロプログラム・カウンタ２にセットされ、
同時にマイクロプログラム●カウンタ２はＡバス１０に
より選択され、マイクロプログラム・２の内容がアドレ
スバス１３に出力される。この出力によつて制御記憶が
索引される。索引されたデータは、データ・バス１２″
、マイクロ・インストラクション・レジスタ４に格納さ
れる。以上の例は、絶対的ブランチ◆ファンクションの
例であるが、相対的ブランチ・ファンクションの楊合に
は、第３サイクル目でマイクロプログラム・カウンタ２
がＸバス８によつて選択され、また、データ・レジスタ
３はＹバス９で選択され、マイクロプログラム・カウン
タ２の内容とデータ◆レジスタ３の内容が演算ユニット
６によつて加算され、その和がマイクロプログラム・カ
ウンタ２にセットされる。

第４サイクル目の動作は、絶対的ブランチ・ファンクシ
ョンの場合と同じである。次に、Ｉ／０割込が同時に生
じた場合の例について説明する。

例えば８個のＩ／Ｏ装置があるときには、ＣＰＵの外部
に８ビットの割込フラグレジスタ５を用意する。各ビッ
トは、それぞれ１つのＩ／０装置に対応している。Ｉ／
０割込が生じた場合には、対応するビットにフラグを立
てる。同時に複数のＩ／０割込が生じたときには複数の
ビットにフラグが立てられることは言うまでもない。割
込フラグ・レジスタ５の内容は先ずローカル記憶１の１
つのレジスタにセットされる。そしてブランチ・ファン
クション命令によつてレジスタの内容が読出され、その
レジスタの内容によつてブランチ・テーブル１４が索引
される。ブランチ・テーブル１４には、Ｉ／０割込発生
時における割込処理プログラムの開始アドレスが、各割
込パターンに対応して格納されている。索引されたデー
タはマイクロプログラム●カウンタ２にセットされ、そ
して制御記憶１５がアクセスされる。以上の説明から明
らかなように、本発明によれば、マクロ命令の０Ｐコー
ドや他のデータによつて分岐アドレスが決定されるよう
な楊合、ブランチ●ファンクション命令を用いて簡単に
分岐アドレスを求めることが出来る。

また、分岐アドレスを決定するデータを何れのローカル
記憶内のレジスタに格納するかは全くユーザの自由であ
ると共に外付けのブランチ●テーブルに格納する内容も
ユーザが自由に定められるものであるから、ユーザがマ
イクロプログラムを作成する際の自由度が大幅に増加す
る。

【図面の簡単な説明】

図は本発明を実施するマイクロプログラム制御方式のデ
ータ処理装置の１実施例のブロック図である。 １・・・・・・ローカル記憶、２・・・・・マイクロプ
ログラム●カウンタ、３・・・・・・データ●レジスタ
、４・・・マイクロ●インストラクション●レジスタ、
５・・・・・・割込フラグ・レジスタ、６・・・・・・
演算ユニット、７・・・・・アドレス●レジスタ、８・
・・・・・Ｘバス、９・・・●●●Ｙバス、１０１０４
Ｉ０Ａバス、１１１１１Ｚバス、１２と１２″・・・・
・・データ・バス、１３・・・・・アドレス●バス、１
４・・・・・・ブランチ◆テーブル、１５・・・フ・・
・制御記憶、１６・・・・・・主記憶。

Claims (1)

【特許請求の範囲】
1. １ マイクロプログラム・カウンタ、アドレス・レジス
   タ、マイクロ命令レジスタ、演算ユニット及びワーク・
   レジスタを含む中央処理装置と、ブランチ・テーブルと
   、制御記憶とを備えるマイクロプログラム制御方式のデ
   ータ処理装置において、上記ワーク・レジスタの１つを
   指定できるレジスタ指定パートと有する絶対ブランチ・
   ファンクション命令と相対ブランチ・ファンクション命
   令とを準備し、上記絶対ブランチ・ファンクション命令
   がマイクロ命令レジスタにセットされたときには、レジ
   スタ指定パートで指定されたレジスタの内容が読み出さ
   れ、該読み出し内容に基づいて上記ブランチ・テーブル
   が索引され、該索引データが分岐アドレスとされ、上記
   相対ブランチ・ファンクション命令がマイクロ命令レジ
   スタにセットされたときには、レジスタ指定パートで指
   定されたレジスタの内容が読み出され、該読み出し内容
   に基づいて上記ブランチ・テーブルが索引され、該索引
   データで上記マイクロプログラム・カウンタの内容を修
   飾して分岐アドレスを決定するように構成されているこ
   とを特徴とする分岐アドレス決定方式。