JPS62297940A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 ［産業上の利用分野］ この発明は、データ処理技術さらにはマイクロコンピュ
ータに適用して特に有効な技術に関し、例えば、マイク
ロプロセッサの命令レジスタの構成に利用して特に有効
な技術に関する。

［従来の技ｍｌ 従来の８ビツトマイクロコンピユータ（以下８ビツトマ
イコンと称する）では、バイト（８ビツト）単位でデー
タの取扱いが行われており、プログラムメモリのワード
長も８ビツトである。また、プログラムメモリのワード
長に対応して命令レジスタの長さも８ビツトに構成され
ていた。

しかるに、８ビツトマイコンを用いて簡単なマイクロコ
ンピュータシステムを構成する場合、命令セットとして
提供可能な２５６種類の命令のすべてを使用する必要が
なく、つまり、命令マツプの相当部分を使ってしまうわ
けでなく、はんの一部、例えば３０種類程度の命令があ
れば充分な場合がある。

［発明が解決しようとする問題点コ しかしながら、従来の８ビツトマイコンもしくは１６ビ
ツトマイコンにおいては、命令レジスタがプログラムメ
モリのワード長に対応したビット構成にされており、必
要以上に長く、その分命令レジスタの占有面積が大きく
なっていた。また、従来のマイコンでは、特殊な割込み
命令とか、ＲＯＭテスト命令等ユーザに開放する必要の
ない命令も他の命令と同一の命令マツプ上に置かれてい
た。そのため、ユーザプログラムの作成ミスによって上
記のような本来ユーザが使用する必要のない命令が誤っ
て実行され、システムが暴走するおそれがあった。

この発明の目的は、命令数をそれほど必要としないシス
テムに使用されるマイクロコンピュータにおいて、命令
レジスタの占有面積を低減できるようなデータ処理技術
を提供することにある。

この発明の他の目的は、プログラムのミスによるシステ
ムの暴走を低減できるようなデータ処理技術を提供する
ことにある。

さらにこの発明の目的は、プログラムの命令ワード数を
減らすことができるようなデータ処理技術を提供するこ
とにある。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［問題点を解決するための手段］ 氷原において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、例えば、各命令ワードを上位ビット群と下位
ビット群に分け１通常は上位ビット群に命令コードを入
れ下位ビット群をオペランド等のために開放すると共に
上記上位ビット群が所定のコード（例えばオール「１」
）に一致したならば上位ビット群のコードを命令コード
として取り扱わずに、そのときの下位ビット群内のコー
ドを命令コードとして扱うようにするというものである
。

［作用コ 上記した手段によれば、命令ワードの単位が例えば８ビ
ツトであったとしても命令レジスタの構成としては、８
ビツトよりも小さくできるようになって、命令レジスタ
の占有面積を低減できると共に、上位ビット群に命令コ
ードが入っている場合には下位ビット群をオペランド指
定フィールドの一部として使用できるようになってマク
ロプログラムの命令ワード数を減らすことができる。

［実施例］ 第１図には、本発明をマイクロプログラム制御方式のマ
イクロプロセッサに適用した場合の一実施例が示されて
いる。

この実施例のマイクロプロセッサは、制御部と実行ユニ
ットＥＸＥＣとからなる。このうち、実行ユニットＥＸ
ＥＣは、加算器もしくはＡＬＵ（演算論理ユニット）と
、プログラムカウンタＰＣやアキュムレータ等の各種レ
ジスタ群ＲＥＧ。

〜ＲＥＧｎとから構成され、制御部から供給される制御
信号によって、データ転送順序や演算順序などの制御が
行われる。制御部は、特に制限されないが外部から取り
込まれたマクロ命令（機械語命令）を保持する命令レジ
スタＩＲと、複数の制御語すなわちマイクロ命令からな
るマイクロプログラムが格納されたマイクロＲＯＭ　　
μｍＲＯＭと、このマイクロＲＯＭから読み出されたマ
イクロ命令を一部ラッチしてからデコードして、上記実
行ユニットＥＸＥＣに対する制御信号を発生する制御用
デコーダＣＤ等から構成されている。この実施例では、
３０種類程度の命令数があれば充分であるようなマイク
ロコンピュータに適用される場合について考えているの
で上記命令レジスタＩＲのビット数は例えば５ビツトに
される。

マイクロＲＯＭ　　μｍＲＯＭ内の各マイクロ命令は、
実行ユニットＥＸＥＣに対する制御信号を形成するため
の静的制御フィールドと、次のマイクロ命令のアドレス
を指示する順序制御フィールド等から構成されている。

命令レジスタＩＲに取り込まれたマクロ命令のオペレー
ションコードによって、最初のマイクロ命令がマイクロ
ＲＯＭから読み出される。以後、その読み出されたマイ
クロ命令の順序フィールド内のネクストアドレスや分岐
アドレスとマクロ命令のオペレーションコードに基づい
て次のマイクロ命令が読み出される。

このようにして、複数のマイクロ命令群によって一つの
マクロ命令が実行される。

この実施例には、図示しないデータバスに接続された８
本の信号線Ｌ０〜Ｌ７のうちの信号線Ｌ０〜Ｌ３上の信
号が供給される論理積回路ＡＣが設けられている。そし
て、この論理積回路ＡＣの出力が命令レジスタＩＲのビ
ットＡに供給される。

ここで、例えば、信号線Ｌ０〜Ｌ３のうちの少なくとも
１つのレベルが“ＯＩＩにされると論理積回路ＡＣより
出力される信号レベルは“ＯＩｔにされ、これが命令レ
ジスタのビットＡに保持されると共に、論理積回路ＡＣ
の出力によってスイッチ８６〜Ｓ１が、点線で示したよ
うな状態にされる。そして、第２図（ａ）に示す４ビツ
トで構成される命令コードに基づいたデータがそれぞれ
信号線り。〜Ｌ３を介して命令レジスタを構成するビッ
トＢ〜Ｅに保持され、この保持された命令コードによっ
てマイクロ命令がマイクロＲＯＭ　　μｍＲＯＭから読
み出される。この場合、２バイト構成にされた命令のう
ちの４ビツトが命令コードとして使用され、他の１２ビ
ツトは例えばオペランドを入れるフィールドとして使用
される。

すなわち、１バイトの長さをもつ命令コードフィールド
のうちの一部分をオペランドを入れるフィールドとして
使用できるのでプログラムの命令ワード数を減らすこと
ができる。

一方、第２図（ｂ）に示したように、４ビツトで構成さ
れる命令コードが全て“１”にされると、第１図に示し
た論理積回路ＡＣより出力される信号レベルは“１”に
され、これが命令レジスタのビットＡに保持される。こ
のとき、スイッチ８０〜Ｓ、は実線で示したような状態
にされ、信号線Ｌ４〜Ｌ７を介してオペランドとして使
用されていた１２ビツトのうちの４ビツトが実質的に命
令コードとして命令レジスタのビットＢ−Ｈに保持され
、この保持された命令コードによってマイクロ命令がマ
イクロＲＯＭ　　μｍＲＯＭから読み出される。

ところで、この実施例では、命令レジスタＩＲのビット
Ａが“Ｏ”にされた状態では、ビットＢ〜Ｅのいずれか
は“０”にされるので、ビットＡが“０”にされた状態
で他のビットＢ−Ｅが全て“１”にされることはありえ
ない。

すなわち、ユーザプログラムによって命令レジスタの値
をＡＢＣＤＥ＝“＼１１１１”にすることはできない、
しかるに、メーカにおいてはビットＢ−Ｅが全て“１”
のとき論理積回路ＡＣの出力にかかわらずビットＡを“
１”にできるような隠された構成を設けることによって
ビットＡ−Ｅが全て６′１”に設定されたとき、例えば
、特殊な割込み処理やＲＯＭテスト命令等を実行できる
ようにすることができる。つまり、ユーザに解放される
命令マツプ上にない命令をつくることができる。

上記したように、命令の数が３０種類程度あれば充分で
あるようなマイクロコンピュータにおいては、命令レジ
スタの長さをプログラムメモリのワード長よりも短くで
きることにより、命令レジスタの占有面積が低減される
という効果が得られる。

また、上記実施例では、メーカにおいてのみ、命令レジ
スタに設定可能なコードを設けて、これを特殊な割込み
処理やＲＯＭテスト命令に使用するようにしたことによ
り、ユーザがプログラムミスをおかしてもこのような特
殊な割込み処理やＲＯＭテスト命令が実行されることは
ないという作用により、システムの暴走が低減されると
いう効果が得られる。

さらに、上記実施例では、命令の数が３０種類程度あれ
ば充分であるようなマイクロコンピュータについて考え
ており、その命令数に応じて命令コードの長さを短くし
、その結果、空き状態となった命令コードフィールドを
オペランドの入るフィールドとして使用できることによ
り、プログラムの命令ワード数が減少されるという効果
が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例では、命令レジスタが５ビットの場
合について説明したが、命令レジスタの長さは、命令の
数に応じて増減できるものである。

また、この発、明は８ビツトマイコンに限定されず１６
ビツトマイコンや３２ビツトマイコンにも適用できる。

また、本発明は、ランダムロジック方式の制御部を有す
るマイクロコンピュータにも適用できる。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロプログラム
方式のマイクロプロセッサに適用したものについて説明
したが、この発明はそれに限定されるものでなく、シン
グルチップマイクロコンぐユータその他プログラムによ
って動作するデータ処理装置一般に利用することができ
る。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、命令数をそれほど必要としないシステムに使
用されるマイクロコンピュータにおいて、命令レジスタ
の占有面積を小さくできる。

【図面の簡単な説明】

第１図は、本発明をマイクロプログラム制御方式のマイ
クロプロセッサに適用した場合の一実施例を示すブロッ
ク図、 第２図（ａ）は、本発明を適用したマイクロプロセッサ
における基本的な命令のフォーマットを示す説明図、 第２図（ｂ）は、命令コードの上位４ビツトがオール“
１”の場合の命令フォーマットを示す説明図である。 ＥＸＥＣ・・・・実行部（実行ユニット）、μｍＲＯＭ
・・・・マイクロプログラム・メモリ、ＩＲ・・・・命
令レジスタ、ＣＤ・・・・制御用デコーダ、ＲＥＧ□〜
ＲＥ　Ｇ　ｎ・・・・内部レジスタ、ＡＣ・・・・論理
積回路、８０〜Ｓ３・・・・スイッチ。

Claims (1)

1. 【特許請求の範囲】 １、記憶装置に格納されている命令を順番に命令レジス
   タに取り込んで解読し、実行部を制御して対応する処理
   を行うようにされたデータ処理装置において、記憶装置
   から読み出される命令ワードのうち一部のみ上記命令レ
   ジスタに取り込むようにし、その部分が特定のコードに
   一致したときにはその部分の代わりに上記命令ワードの
   残りの部分を命令レジスタに取り込むようにしたことを
   特徴とするデータ処理装置。 ２、上記命令レジスタには、そこに取り込まれるべき命
   令ワードの一部が特定コードに一致したか否か示すビッ
   トが付加されていることを特徴とする特許請求の範囲第
   １項記載のデータ処理装置。