JPS59133650A - マイクロコンピユ−タおよびマイクロコンピユ−タのネツトワ−クならびにこれらを動作させる方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マイクロコンピュータを含むコンピュータに
関するものである。

マイクロコンピュータは一般にプロセスとメモリを備え
、内蔵されているプログラムから得られる一連の命令に
従、って動作できる。命令には１組の選択可能な機能か
ら選択されたいわゆる「機能」が含まれ、その命令に応
答してプロセッサにより実行される動作を定める。プロ
セッサは種々のプロセスの間でメツセージを通信したい
ことがある。同じマイクロコンピータータのプロセスの
間および種々のマイクロコンピュータの間で迅速かつ満
足できる通信を行うのにこれまでは困難が生じていた。

更に、プロセ゛ッサがそれの時間を複数の並行プロセス
の間に分割使用できるようにプロ七３のスケジューリン
グと脱スケジューリングにおいて困難が生ずる。

本発明の目的は、プロセッサがそれの時間を複数の並行
プロセスの間で分割使用できるようにする改良したマイ
クロコンピュータを得ることである。

本発明の他の目的は、並行プロセスの間で効果的な時分
割を行うために、要求があるとプロセッサがプロセスを
スケジュールに組み、またはスケジュールから外すこと
ができる改良したマイクロコンピュータを得ることであ
る。

本発明の更に他の目的は１種々のプロセスの間でのメツ
セージ同期化とともに効果的なプロセス・スケジューリ
ングが行われるような改良したマイクロコンピュータを
得ることである。

本発明の別の目的は、同じマイクロコンピュータにより
実行される並行プロセスの間でそのようなメモリ同期化
を行える改良したマイクロコンピュータを得ることであ
る。

本発明は、複数のプログラム・ステップに従って複数の
並行プロセスを実行するように構成されたプロセッサと
メモリをイ萌え、前ご己プログラム・ステップはプロセ
ッサにより逐次実行するための複数の命令より成り、各
命令はプロセッサにより実行することを求められる機能
を指定する１組の機能ビットを含むマイクロコンピュー
タにおいて。

（ａ）前記プロセッサは、（１）複数のレジスタと、そ
れらのレジスタとの間でデータの転送を行うために用い
るためのデータ転送器と、　（Ｈ）各命令を受け、その
命令に関連する値をプロセッサ・レジスタの１つにロー
ドするための手段と、　０ｉｌ）前記データ転送器と前
記レジスタを制御し、前記機能ビットに応答してプロセ
ッサを前記機能ビットに従って動作させるための制御器
と、を備え、（ｂ）マイクロコンピュータはスケジュー
リング手段を含み、このスケジューリング手段は、、（
１）プロセッサにより現在実行されているプロセスを示
すための手段と。

（１１）プロセッサによる実行を待つコレクションを形
成する１つまたはそれ以上のプロセスを識別するだめの
手段と、　（ｆｉｔ）前記コレクションに１つまたはそ
れ以上の別のプロセスを加えるための手段と、ＯＶ）プ
ロセッサにより実行すべきコレクションの次のプロセス
を指示するための次のプロセッサ指示器と、Ｍ各並行プ
ロセスのためのプログラム・ステージ指示器と、を備え
、（Ｃ）プロセッサは選択された命令に応答してプロセ
ッサによる前記現在のプロセスの実行を終らせ、かつ、
前記次のプロセス指示器に応答して指示されたプロセス
を現在のプロセスにし、それによりプロセッサはそれの
処理時間を複数の現在のプロセスのｍ］で共用するよう
に動作させられる舎セ千マイクロコンピュータを提供す
るものである。

なるべくなら、前記メモリは関連する変数を記録するた
めの場所を含む複数のアドレス可能な場所を有する作業
域をプロセッサに与え、前記プロセッサ・レジスタの１
つは現在のプロセッサの作業域のアドレスを識別する作
業域ポインタ値を保持するように構成する。前記プロセ
ッサは命令に応答して、前記１つのプロセッサレジスフ
内の作業域ポインタ値を前記コレクション内の別のプロ
セスの作業域ポインタ値で置き換えることにより現在の
プロセスの実行を終らせるように構成できる。

なるべくなら、各プロセスの作業域をよ、プロセスが前
記現在のプロセスの次になった時に、そのプロセスのた
めのプログラム・ステージを指示するための指示器を含
むことができるようにする。

本発明は、複数のプログラム・ステップに従って複数の
並行プロセスを実行するように構成されたプロセッサと
メモリを備え、前記プログラム・ステップはプロセッサ
により逐次実行するための複数の命令より成り、各命令
はプロセッサにより実行することを求められる機能を指
定する１組の機能ビットを含むマイクロコンピュータに
おいて。

（ａ）前記プロセッサは、（Ｉ）複数のレジスタと、そ
れらのレジスタとの間でデ・−夕の転送を行うために用
いるためのデータ転送器と、（＋１）各命令を受け、そ
の命令に関連する値をプロセッサ・レジスタの１つにロ
ードするための手段と、　（ｉｉＤ前記データ転送器と
ＡｉＪ記レジスタを制■し、前記機能ビットに応答して
プロセッサを前記機能ビットに従って動作させるための
制御器と、を備え、（ｂ）マイクロコンビュータレよス
ケジューリング手段を含み、このスケジューリング手段
は（１）プロセッサにより実行されることを待っている
プロセスのリンク・リストを形成するための手段と、（
１１）プロセッサにより現在実行されている現在のプロ
セスを指示するための手段と、　（ｉｉｉ）実行を待っ
ているプロセスのリスト上の最（ｌのプロセスを指示す
るための手段と、をイＩＩＩＩえ、（ｃ）ＭｉＪ記メ子
メモリａ数のアドレス可能な場所を有する作業域を各プ
ロセスへ与え、前記各作業域は、（１）プロセスに関連
する変数を記録するためのメモ’）ｊｌＪＦ９ｉと、　
（１１）プロセスのためのプログラム・ステージ指示器
と、（ｉｉｌ）プロセスが前記リスト上にある時にリス
ト上の次のプロセスを指示するために使用する次のプロ
セス指示器と、を与え、（ｄ）プロセッサは選択された
命令に応答して。

プロセッサによる前記現在のプロセスの実行を停止させ
、かつリスト上の次のプロセスを現在のプロセスにし、
更に、求められた時に別のプロセスをリストの末尾に加
え、それによりそれの処理時間を複数の並行プロセスの
間で４ヒ用さ緒るためにプロセッサが動作させられるマ
イクロコンピュータを提供するものである。

本発明は相互＋ｖ：Ｈされたマイクロコンピュータのネ
ットワークも提供するものである。

なるべくなら、各マイクロコンピュータは通信リンクを
有し、それらの通信リンクはネットワーク内の別のマイ
クロコンピュータに、相互に接続された２台のマイクロ
コンピュータの出］でメモリ送信だけのために用いられ
るＦ　ｆ、Ｙ部より接続され、各マイクロコンピュータ
のプロセッサはマイクロコンピュータの間のメツセージ
同期を行い、かつ現在のプロセスの実行を絡らせ、更に
行われ同期化に従って別のプロセスを前記コレクシコン
に加えるように構成するとよい。

本発明は、プロセッサにより実行されることを待ってい
るプロセスが識別され、か一つプロセッサによる実行と
、その実行の終りによりコレクションに加えられ、また
はそれから除去され、それによりプロセッサはそれの時
間を複数の並行プロセスの間で分割使用するマイクロコ
ンピュータを動作させる方法も提供するものである。

本発明は、各マイクロコンピュータが相互に接続されて
いるマイクロコンピュータのプロセスの間でメモリ同期
を行い、かつ前記同期化に従って各マイクロコンピュー
タのプロセスのスケジュールを組み、スケジュールから
外すように構成されることを特徴とする相互に接続され
たマイクロコンピュータのネットワークを動作させる方
法も提供するものである。

マイクロコンピュータという用語は、一般に集積回路装
置をベースとする小型コンピュータを指すものであるが
、そのコンピュータがどれだけ小型であるかについての
限界は′ないことがわかるであろう。

この明細書で説明するマイクロコンピュータはＴｒ卸５
ｐｕｔｅｒ　（インモス・インターナ７ヨナル（Ｉｎｍ
ｏｓ　Ｉｎｔｅｒｎａｔｉｏｎａ！　）　ｐｌｃの商標
）の例であって、このＴｒａｎｓｐｕｔｅｒはプロセッ
サとメモリ、および外部との通信を行うためのリンクを
含む１つのクリコンチップを備えている。このマイクロ
コンピュータは複数の処理を並行して実行できるととも
に、スケジューリングと、同じチップ上のプロセスの間
または異なるチップ上のプロセスの間の通信を行うこと
ができる。各′マイクロコンピュータはプロセッサが設
けられているチップと四じチップ上に、プログラム可能
なＲＡＭの形のにノ々イトｅメモリを少なくとも１つ有
し、プロセッサはチップのメモリ中のプログラムに従う
ことができる。このマイクロコンピュータは複数の通信
リンク、ここでは直列リンクと呼ぶ、を有する。この直
列リンクにより、相互に接続されているマイクロコンピ
ュータのネットワークにマイクロコンピュータを接続し
て、任意の１台のマイクロコンピュータをネットワーク
のためのビルティング・ブロックとして使用できるよう
にすることができる。任意の２台のマイクロコンピュー
タのｆｉｔｌの通信は五本ｆたは２本の特定のビンの間
の接続を行う直列リンクにより行われる。各接続により
ただ２台のマイクロコンピュータが相互に接続される。

各リンクは他のマイクロコンピュータまたはどの外部メ
モリとも共用されない。このマイクロコンピュータには
、ネットワーク内のマイクロコンピュータの間のデータ
伝送において同期をとるための手段が設けられ、２台の
マイクロコンピュータの間のリンクを介する通信を受信
マイクロコンピュータまたは送信マイクロコンピュータ
により開始でさるようにする。

このマイクロコンピュータは、それぞれ２つの部分より
成る：？！ｊ数の順次命令を有するプログラムを含む。

１つの部分は命令の機能を表し、他の部分はオペランド
・レジスタにロードされルテータを表す。このようにし
て、各命令の機能部分のビット長は、プロセッサの語長
とは無関係に同じであり、また、プロセッサの語長とは
無関係に機能のフォーマットと機能ビット長の一様性が
達成される。このマイクロコンピュータの別のル”要な
特徴は、それの動作が簡単で効率的な機能セットな剛い
て行われることである。その機能セットは最少数のオペ
ランド・レジスタより成る。その機能セットは、オペラ
ンド・レジスタの内容を基にしてプロセッサな動作させ
る直接機能を含む。好適な構成においては、マイクロコ
ンピュータは１つの間接４夕症と２つのプレフィクシン
グ機能も含む。

ｊ…接、機能を用いることにより、データレジスタの数
を増加させず、かつデータレジスタを大型にすることな
しに、オペレーションを実行するために多数のプロセッ
サ・オペレーションを使用できる。

史に、プレフイクソング機能を用いることにより可変長
オペランドが得られる。

この例のマイクロコンピュータを使用することにより、
いくつかのマイクロコンピュータを相互に結合すること
によって求められている任意のマイクロコンピュータを
形成でき、そのようにして形成されたネットワークは任
意の１台のマイクロコンピュータと同様に動作する。

以下、図面を参照して本発明の詳細な説明する。

構造についての全体的な説明 本発明のマイクロコンピュータの主な快素が、ｐ形井戸
相補ＭＯ８技術を用いて１枚のシリコンチップ１１の上
に形成されている様子が第１図にボされている。これに
ついては第１７図を参照して後で詳しく説明する。チッ
プ上の部品は第１図に長方形で示されているが、それら
の長方形は部品の相対的な寸法と位置を示すものではな
いことがわかるであろう。チップ上には中央処理装置（
ＣＰＵ）　１２が設けられる。このＣＰＵ　１２は読出
し専用メモリ（ＲＯＭ）　１３を含む。ＣＰＵ　１２は
メモリ・インタフェイス１４を含む。このメモリ・イン
タフェイス１４はインタフェイス制御ログ。ツク１５に
より制菌される。

ＣＰＵ　１２は演算論理ユニット（ＡＬＵ）と、レジス
タと、データ略とを含む。これについては第３図を参照
して説明する。ｃｐｔｒ　１２とメモリ・インタフェイ
ス１４　ハ／”ス１６に接続される。このノ々ス１６は
チッフＬＩ上の要素を相互に接続する。サービス装置１
７に複数の入力ビンＩ８が設けられる。入力ビン１８に
は零■電のビンと、５Ｖ電源ビンと、マイクロコンピュ
ータを定められた状轢にリセットするためのリセットビ
ンと、クロックビンあとが含まれる。このマイクロコン
ピュータには十分な数のメモリがチップ１］上に設げら
れる。それらのメモリはランダム・アクセス・メモリ（
ＲＡＭ）　１９とＲＯＭ２０により表さ九ている。チッ
プに股ゆるメモリの数はＩＫノ々イト以下であってはな
らない。というのは、外部メモリを使用することなしに
プロセッサ１２を動作させることができるのに十分なメ
モリ容嘘を８豊とするからである。チップ上のメモリの
容陵はなるべく少くとも４にノ々イトにする。チップ上
のＲＡＭとＲＯＭの間の区分は、マイクロコンピュータ
に対する特定の要求に適合するように選択できる。

このメモリは冗長領域２１も含む（この冗長領域は米１
］特許第４３４６４５９号明ａ１＠、米国’ｌＦ出願！
１９４６１３号または英国特許出願第８２３１０５５号
に開示されているようなもので構成できる）。この冗艮
領砿２１は、メモリ１９または笈の欠陥のある領域の代
りに用いるために、図示のようにヒユーズにより選択的
に接続できる列と行を有し、それにより満足に使用され
るチップの歩留りを高くする。このマイクロコンピュー
タの動作にはビン公からのクロックパルスに応答するタ
イミングｔＩｉｌ　Ｉｎが含まれる。外部メモリ・イン
タフェイス器が設げられる。この外部メモリ・インタフ
ェイス田はビン別を介して外部メ七り（図示せず）に接
続される。ネットワークを形成するようにマイクロコン
ピュータを他の類似のマイクロコンピュータへ結合でき
るようにするために、個数の（図示の列では４）直列リ
ンク５が設けられる。’？！ｒｍ列リンク部す又カビン
あと出力ビンγを有する。各ビンは、別のマイクロコン
ピュータの対応する出力ビンと入力ビンに対する単一の
ビン−ビン接続を形成するために使用できる。各直列リ
ンクはプロセス・スケジューリング・ロジックを構成す
る同期￥Ａ埋ユニット１０に接続される。図には４つの
直列リンク５が示されているが、１つのネットワークを
形成するために３つのリンクまたは２つのリンクを使用
できる。ただし、できれば少くとも６つ、たとえば７つ
のリンクを用いるようにする。それらのリンクは希望す
る任意のアレイで完全に相互接続できるように設げられ
る。

第２図はマイクロコンピュータのｌ／ｘ　（つかの要素
７詳しく示すもので、とくにチップ上におけるメモリの
使用を示すものである。このマイクロコンピュータは同
じチップ上で複数のプロセスを並行して実行するために
使用でき、第２図には３つの並行プロセスのオペレーシ
ョンが示されている。

メモリはプログラム（資）を格納するために使用される
。そのプログラム例はＲＯＭ２Ｑｆ：たはＲＡＭ　１９
４Ｃ格納できる。ここで説明している例では、マイクロ
コンピュータは１６ビツト語のデノセイスであるが、他
の語長も使用できる。プログラム例は一連の命令で構成
される。ここで説明している「１］では’ｉ！ｒ命令の
＊さは８ビツトで、プロセッサの語長が１６ビツト以外
のものであっても、この命令の語長は変らない。各命令
のフォーマットは第５図に示すようなものであって、上
位の４ビツトは命令の機能を表し、下位４ビツトはデー
タを表す。プログラム（資）は各命令の指定された部分
に保持されるもの以外のデータは含まない。プロセッサ
が各機５セに応答するやり方と、データを叡り扱うやり
方は機能セットから遺択されたある特定の機能に依存す
るが、各命令の機能部とデータ部のフォーマットは常に
興じである。メモリはデータ３１も格納する。

そのデータ３１はＲＯＭ２ｆｌＪ梵たはＲＡＭ１９に格
納できる。

このマイクロコンぎユータはいくつかのプロセスを時分
割式にいっしょに実行する。いっしょに実行されるプロ
セスは並行プロセスと呼ばれる。

任意の時刻にはマイクロコンピュータによりただ１つの
プロセスが実際に実行される。このプロセスは並行プロ
セスと呼ばれる。マイクロコンピュータにより実行され
る各並行ゾロセスは、プロセスにより取り扱われるロー
カル変数と一時的な値を保持するための作業域と呼ばれ
るメモリの領域を使用する。各作業域の第１のローカル
変数のアドレスは作業域ポインタ（ＷＰＴＲ）により示
される。

同様に、各並行プロセスに対して、特定のプロセＸＫ関
連するプログラム中の一連の命令からの欠に実行すべき
命令を指示するために命令ポインタ（ＩＰＴＲ）が用い
られる。第２図におＶムて、プロセスｌに対する作業域
が参照番号３２でボされ、プロセス２．３に対する対応
する作業域が参照番号お。

罰で示されている。各作業ｗ、は複数のアドレス可能な
語場所より成り、実行を待ってＶするプロセスの表土で
次に実行するプロセスの作業域ポインタ（ＷＰＴＲ）を
格納するために冬作集成の１つの諸場所が甲いられる。

このようにして、実行すべきプロセスのための一連の作
業域に対するポインタを含むメモリ内に結合されたリス
トが形成される。

プロセッサがプロセスｌで動作しており（第２図参照）
、しばらくの間そのプロセスの実行を停止することを指
令される点にメしたとすると％ＣＰＵ１２は矢のプロセ
スたとえばプロセス２での動作を開始する。そのプロセ
ッサは、メモリ内の場所ありＩ−おける作業域ポインタ
を読出てことにより、前記次のプロセスへ導かれる。好
適な実施列においては、任意のプロセスのための作業域
ポインタと、結合されているリスト上の次のプロセスの
作業域ポインタのアドレスとの間に既知の関係があるか
ら、結合されているリストの次の部分は現在のプロセス
の作業域から容易に得ることができる。各プロセス作業
域に対して、別の詔賽所あがそのプロセスのための命令
ポインタ（ＩＰＴＲ）を格納する。

第２図には３つのプロセスだけのための作業域が示され
ているが、並行して実行するプロセスの数に応じて作業
域の数を変えることがわかるであろう。

同じマイクロコンピュータにより異なるプロセスの間の
通信を行えるようにするために、メモリのシ一部１９に
仮数の通信チャネル４０　、４１　、４２　、４３が設
けられる。この例では各通信チャふルはメモリ内の２つ
の＠場所より成り、１つのｍｌ場所は通信チャネルを使
用することを希望するプロセスを識別するために用いら
れ、他の１つの語場所がチャネルを介して通信すべきデ
ータを保持するために用いられる。それらのチャネルの
動作については第９ａ〜９ｅ図を参照して説明する。第
２図は１つの直列リンク部の構成も詳しく示すものであ
る。

図示のように、リンクあは２つのチャネル４５　、４６
を含み、各チャネルは一方向通信チャネルを構成する。

この場合にはチャネル４５は入カチャ木ルとして用いら
れ、チャネル４６は出力チャネルとして用いられる。各
チャネルは、各チャネル４０−４３の２語ｔＡ所に類似
するやり方でアドレスできる２つのレジスタより成る。

それら２つのレジスタは、通信に含まれるプロセスを示
すために用いられるプロセス・レジスタ４７と、送るべ
きデータを保持するためのデータ・レジスタ４８とより
成る。入力チャネル内のデータ・レジスタ招はビン２６
に接続され、出力チャネル内のデータ・レジスタ４８は
ビンｎに接続される。レジスタ４７　、４８の動作は、
同期ユニットＩＯに結合されている制菌ロジック５０に
より制御される。直列リンクと、制御ロジック閣と、同
期論理ユニットＩＯとの動作については第１２〜１６図
を参照して詳しく説明する。

メモリのシＷ部１９は作業域３２　Ｓ３４および通信チ
ャネル４０〜４３を得るために用いられ、かつ要求によ
りプログラムとデータを保持するためにも使用できる。

ＲＯＭ　２０は、たとえば高レベル・プログラミング言
語のインタプリタを保持するため、または標準オペレー
クヨンのためのルック・アップ表の格納のような種々の
目的に使用できるとともに。

マイクロコンピュータが特定の目的に用いられる周辺装
置のための制ｉ卸プログラムを保持するために使用でき
る。

ＣＰＵデーテーおよびレジスタ 次に、第３図を参照してＣＰＵ１２と、それの動作を詳
しく説明する。

ＣＰＵ　１２は演算論理装置（ＡＬＵ）５５と、３本の
データバスであるＸノ々ス、Ｙノ々ス、２パスに接続さ
れる夜数のデータ・レジスタとを含む。それらのレジス
タの動作と、パスとの相互接続は複数のスイッチ秘によ
り制御される。それらのスイッチはＲＯＭ１３に含まれ
ているマイクロ命令プログラムから得た信号により制御
される。それらのスイッチはチップ松蹟と一体に形成さ
れるスイッチであることがわかるであろう。ＣＰＵとメ
モリ（１９、２０。

２１）の間の通信は、メモリ・インタフェイス１４に接
に８れている一方向アドレス＠６１と、インタフェイス
１４に接続されている双方向データバス６２とを介して
行われる。レジスタと、パス６１　、６２と、ノ々スｘ
、ｙ、ｚは第３図に示すように接続される。

それらのレジスタは矢のようなものである。

略　６Ｒし　　ジ　　ス　　タ ＭＡＤＤＲ求められるメモリ場所のアドレスを含むメモ
リ・アドレス−レジスタ印。

ＩＢ　　　　　第５図に示すフォーマットのメモリ命令
から順次シげるための命令バッ ファ６３゜ ０ＲＥＧＴＲ命令ノ々ツファω中の命令から得たブータ
ラ受けるオペランド・レジスタ 嘔。

ＩＰＴＲＲＥＧ　　現在のプロセスの命令ポインタを保
持スるオペランド・レジスタ６７゜ ＤＡＴＡ　ＯＵＴ　　データバス６２を介してデータを
メモリヘ供給するためのレジスタ７０゜ ＡＲＥＧＴＲＡＬＵ５５のたぬのオペランドを保持する
第１０Ａレジスタ７１゜ ＢＲＥＧＴＲＡＬＵ５５のためのオペランドＹＷ持する
ための、ＡＥＧとのスタックとして 構成される第２０Ｂレジスタ７２゜ ＷＰＴＲＲＥＧ　　ｍ在のプロセスの作業域ポインタ（
ＷＰＴＲ）を保持するためのレジスタ７３゜ ＬＰＴＲＲＥＧ　　実行されることを待っているプロセ
スのリスト上の最後のプロセスの作 業域へのポインタを保持するレジス タ７４゜ 繊３図に示されているように、インクリメンタ６６とノ
々イト・アライナ６９も設けられる。

データノス６２には、データノ々ス線６２をプレチャー
ジするように動作できるスイッチ７５が設けられる。Ｘ
パスとＹ／々スをプレチャージするために動作できる同
様なスイッチ７６　、７７がそれぞれＸノ々ス、Ｙ／々
スに設けられる。Ｘ−々スとＸパス上の信号なマージさ
せるように動作する別のスイッチ７８がＸ／々スとＸパ
スのｉＨｌに設けられる。

演算論理装置（ＡＬＵ）　５５はＸパスとＸパスから入
力を受け、２パスへ出力するようｉｌ′ｉ：構成される
。

ＡＬＵ　５５は、データ路の動作なＡＬＵ　５５の出力
に依存してｉｆｆ！Ｉ　Ｈするように、出力８を条件マ
ルチプレクサ９を介してマイクロ命令プログラムＲＯＭ
１３へ与える。

命令バッファ６３は一連の８ビット語（ここでは命令と
呼んでいる）を、メモリ（１９、２０、２１）からイン
タフェイス１４とノ々ス６２を介して受けるように構成
さハる。各８ビット語は２つの部分より成り、第５図に
示すようなフォーマットを有する。１つの部分は後で説
明する機能セットから選択される「機能」を表し、他の
部分はデータを表す。命令バッファ６３は出力をデコー
ダ８へ与える。このデコーダは命令を機能部分とデータ
部分に分ける。

データ部分はオペランド・レジスタにロードされ、機能
部分は観号されてマイクロ命令レジスタ（ＭＩＲ）　８
０ヘアドレスを与える。選択された機能とは無関係に、
全ての命令に対して興じ手続がとられる。命令ノ々ツフ
ァ６３により受ゆられた各命令はＭＩＲ１３０にアドレ
スをロー）′する。そのアドレスはＲＯＭ　１３内のマ
イクロ命令プログラムに、スイッチ５６トインタフエイ
ス制■Ｉロジツク１５を利ｍ＋する１つまたはそれ以上
のマイクロ命令を実行させて、マイクロ命令の各シーケ
ンスの終りにレジスタト、制菌ロジック１５と、その命
令中の選択された機能に対応する第３図にボされている
データ路とによりオペレーションが行われるようにする
。マイクロ命令プログラムのオペレーションについては
後で詳しく説明する。

命令ノぐツファ６３とマイクロ命令レジスタ８０を除き
、第３図に示す全てのレジスタは１６ビツト・レジスタ
である。プロセッサが１６ビツト胎プロセツサであるこ
の例においては、各命令が８ビツト景であるからプログ
ラム中の各１６ビツト語場所は２つの命令を含む。した
がって、レジスタ６７に保持されている命令ポインタは
、２つの命令を含んでいるプログラムｉｌｌ所から１つ
の命令を識別するために、特定の８ピツトノ々イトを指
すことをできることが必要である。このような理由かう
、この例ではプログラム３０（第２図）がメモ１７１９
の下半分だけに書き込まれる。この例ではメモリは６４
に飴を有し、メモリ場所のアドレスを１５ビツトだけで
表すことができるから、プログラム菊は場所Ｏ〜３２７
６７に書き込まれる。そのために命令ポインタ中に別の
ビットが残り、そのビットは、ある′特定の命令を識別
するためには各ｒｉＢのアドレスにおける２バイトのど
れが必要であるかを識別するために使用できる。マイク
ロ命令ＲＯＭ１３は１２２ｔｆｄを含む。各語は６８ビ
ツトより成る。ＲＯＭ　１３の各列には６８ビツトが含
まれ、このＲＯＭがいつでも６８１固の出力信号を生ず
るように構成される。マイクロ命令プログラムのオペレ
ーションについては後で詳しく説明する。

第３１凶かられかるように、メモリ・インタフェイスの
状襟を記録するために用いられるｇ数の１ビツト状帳ラ
ツチがインタフェイス−ロジック制御器１５に設けられ
る。実行ラッチと呼ばれるラツチ１１０が実行すべき命
令のソースを定める。ラッチ１１０が状態１を有する時
は命令のソースはメモリであるしこのメモリは希望によ
ってはインタフェイス羽を介して接続される外部メそり
とすることができる。ラッチ１１０が状暢０を有１−る
時は、命令を外部ソースから受けることができるように
するために、命令のソースはｉα列リンクδの１つであ
る。２つまたはそれ以上の連続する命令に対しては同じ
直列リンク訪へくり返えし行くことが公使なことがある
が、メモリから命令をとり出す場合には、各命令ごとに
命令ポインタＩＰＴＲが進められる。ＩＢラッチ１１２
がＩＢレジスタ６３の状態を記録する。ＭＡＤＤＲラッ
チ１１３がＭＡＤＤＲレジスタの状暢を記録する。ＭＥ
Ｍ　ＥＮＡＢＬＥラッチ１１４がメモリ・インタフェイ
スの状暢を記録し、メモリ・インタフェイス１４が占め
られている時は常に状態１を有する。メモリに対して害
き込み要求が行われたことをＷＲＩＴＥラッチ１１５が
記録する。また、パイ）％Ｐ求がメモリに対して行われ
たことをＢＹＴＥラッチ１１６が記録する。ＵＰＰＥＲ
／ＬＯＷＥＲラッチ１１７がバイト・アドレスの最下位
ビットを保持する。その最下位ビットは、Ａレジスタの
内容が１つの桁だけ右へ移１ｋ）＋させられた時に、Ａ
レジスタ７１の最下位ビット位置からロードされる。

機能セット 命令バッファ６３により受けられる命令の機能図ス員ま
、マイクロコンピュータのだめの機能セットにより決定
されろ。その機能セットは、プログラムを書く時に選択
できる利用可能な機能のリストであり、それらの機能に
対してマイクロコンピュータは応答できる。

機能セットには直接＊能と、間接機能と、プレフイクン
ング機能との３つの種類の機能がある。

面接機能は、オペランド・レジスタ師の内容をデータと
して用いる（他のレジスタの内容もデータとして使用で
きる）。

１８〕接機能は、オペランド・レジスタ６５Ｌ、（外／
＋）Ｌ／ジスタ内のデータを用いて種々の「オペレーシ
ョン」のうちの１つを選択するために、オペランド・レ
ジスタ６５の内容を用いる。

ゾレフイククング機能は、オペランドをオペランド・レ
ジスタ錫に累積する。

その機能セットは矢の通りである。

機　　　能 Ｑ　　　ｌｄｗ　　　作業域からのロードｉ　　　ｓｔ
ｗ　　　作業域への格納 ２　　１ｄｐｗ　　作業域内へのロード・ポインタ ４　　１ｄｖ　　　ベクトルからのロード５　　　ｓｔ
ｖ　　　ベクトルへの格納５　　１ｄｌ　　　リテラル
・ロード ７　　　ａｄｌ　　　リテラル加算 ８　　ｊ　　　飛越し ９　　　ｊｎｚ　　　非零へ飛越し １０　　１ｄｐｃ　　コードへのポインタ・ロード１１
　　　ｃａｌｌ　　　プロクージャ呼び出し間接機能 １３ｏｐｒ　　　オペレート プレフイククング機能 １４　　　ｐｆｉｘ　　ゾレフイクス １５　　　ｎｐｆｉｘ　　ネガティブ・ゾレフィクス間
接機能を用いて行うことができるオペレーションは矢の
通りである。

ｏ　　　　ｒｅｖ　　　　反　　　転 １　　　ｅｑｚ　　　零に等しくする ２　　　ｇｔ　　　　より大きい ３　　　ａｎｄ　　　アンド ４　　ｏｒ　　オア ５　　　ｘｏｒ　　　排他的オア ５　　　　ａｄｄ　　　　加　　　算 ７　　　　ｓｕｂ　　　　減　　算 ８　　　ｒｕｎ　　　プロセス実行 ｇ　　　　ｐｓｅ　　　　休　　止 １０　　　　ｊｏｉｎ　　　結　　合 １１５ｙｎｃ四期 １２　　　　ｒｅｔ　　　　復　　帰 １３　　　ｒｏｔ　　　バイト回転 １４　　　ｓｒ　　　　名指送り １５　　　ｓｌ　　　　左指送り それらの機能とオペレークヨンについて説明する前に、
この明細書で用いる記法について述べることにする。Ｔ
ｒａｎＳｐｕｔｅｒマイクロコンピュータにはＯＣＣＡ
Ｍ　（インモス・インターナショナル（ｉｎｍｏｓＩｎ
ｔｅｒｎａｔｉｏｎａｌ　）　ｐｌｃの商標）言「ａを
なるべく用いるようにする。このＯＣＣＡＭＣＣＡ相１
９８３年にインモス社（Ｉｎｍｏｓ　Ｌｉｍ１ｔｅｄ）
により英国において出版および配布されたｒ　ＯＣＣＡ
Ｍプログラミング□マニュア／ｌ／　（Ｐｒｏｇｒａｍ
ｍｉｎｇ　Ｍａｎｕａｌ　−ＯＣＣＡＭ　）　Ｊと題す
る小冊子と、雑誌エレクトロニクス（Ｂｌｅｃｔｒｏｎ
ｉｃｓ　）１９８２年【１月３日号所載の「プロセス向
き言語は分散処理の要求に適当である（　Ｐｒｏｃｅｓ
ｓ−ＱｒｉｅｎｔｅｄＬａｎｇｕａｇｅ　Ｍｅｅｔｓ　
Ｄｅｍａｎｄｓ　ｏｆ　Ｄｉｓｔｒｉｂｕｔｅｄ　Ｐｒ
ｏｃｅｓｓ−ｉｎｇ月と題するテーラ−（Ｔａｙｌｏｒ
　）およびウィルソン（Ｗｉｉｓｏｎ）の論文とに詳し
く記載されている。

ＯＣＣＡＭＣＣＡ相行処理にとくに良く適する。ここで
説明している本発明の好適な実施例は並行処理にとくに
適するから、この列にＯＣＣＡＭＣＣＡ相いることは極
めて適切である。他言語は適切なコンパイラとともに使
用できる。実際の芯用においては、プログラマはＯＣＣ
ＡＭＣＣＡ相いてプログラムを書き、そのプログラムを
コンパイラが普伸のやり方で時定の命令に変換する。し
かし、ここで説明するマイクロコンピュータの好適な実
施例内で起ることを示すために、命令中の機能とオペレ
ークヨンをＯＣＣＡＭＣＣＡ相いて記述する余地がある
。

したがって、それらの機能とオペレー／ヨンおよび使用
のツ１ｊの記述においては下記の記法を用いることにす
る。

記　　法 １、　プロセスは開始され、いくつかの動作を実行して
から終る。各動作は割当、入力または出力とすることが
できる。割当は変数の値を変え、入力はチャネルから値
を受け、出力は値をチャネルへ送る。

開始と終了の間の任意の時刻に、プロセスは１つまたは
それ以上のチャネルで通信を行う用意ができるようにで
きる。各チャネルは２つの並行プロセスの間で一方向接
続を行う。それら２つの並行プロセスの一方はチャネル
へ出力するだけ、他方はチャヌルから入力するだけであ
る。

割当は記号「：＝」でホされる。割当 ｖ：＝ｅ は変数Ｖの値を式ｅの値にセットしてから終る。

たとえば、ｘ：＝ＱはＸを０にセットすること、ｘ：＝
ｘ十ｌはＸの１１１を１だけ増加することをネに味する
。

入力は記号「？」でボされる。入力 ｃ　？ｘ は、チャネルｒｃＪからある値を入力し、それを変数Ｘ
に割当ててから終ることを意味する。入力Ｃ’？ＡＮＹ は、チャヌルｒｃＪからある１１６を入力し、その値を
捨てることを意味する。

出力は記号「！」によりボされる。出力ｌｅ は式ｅの値をチャネルｒｃＪへ出力し、それから終るこ
とを意味する。出力 Ｃ！ＡＮＹ は、任意の値をチャネルｒｃＪへ出力することを意味す
る。

プロセス５ＫＩＰは何の作用も行わずに終了する。

２、　　　Ｃ０Ｎ５ＴＲＵＣＴ 順次ｃｏｎｓｔｒｕｃｔ　、並列ｃｏｎｓｔｒｕｃｔ、
条件付ｃｏｎｓｔｒｕｃｔまたはオルターヌイテイブｃ
ｏｎｓｔｒｕｃｔを形成するためにいくつかのプロセス
を組合わせることができる。ｃｏｎｓｔｒｕｃｔ自体は
プロセスであって、別のｃｏｎｓｔｒｕｃｔの構成部と
して使用できる。あるｃｏｎｓｔ−ｒｕｃ　ｔの各構成
部プロセスは、それがそのｃｏｎｓ　ｔ　ｒｕｃ　ｔの
部分であることを示すために、左マージンから丈に２つ
の空白をとって書かれる。

順欠ｃｏｎｓｔｒｕｃｔは仄のようにして賽かれる。

ＥＱ Ｉ ２ ３ 構成部プロセスＰＩ　、　Ｐ２　、　Ｐ３・・・は互い
に１１１次実行きれる。各構成部プロセスは１つが終っ
てから次が開始され、最後の構成部プロセスが終っから
ｃｏｎｓｔｒｕｃｔは終る。たとえば、ＥＱ ｉｎ？＞ｃ ｘ：＝ｘ−１−１ ｕｔｊｘ は、ある値を入力し、その値に１を加え、その結果を出
力する、ことを意味する。

並列ｃｏｎｓｔｒｕｃｔは ＡＲ Ｉ ２ ３ により表される。構成部プロセスＰＩ　、　Ｐ２　、　
Ｐ３・・・はＶａつしよに実行されるから、並行プロセ
スと呼ばれる。全ての構成部プロセスが終った後でｃｏ
ｎｓｔｒｕｃｔは終了する。たとえば、Ｐ、ＡＲ ｉｎ　’ｉ’　ｘ ｕｔｌｙ はＸへの入力と、ｙからａ出力をいっしょに行えるよう
にするものである。

並行プロセスはチャネルを用いて通信する。チャネル「
ＣＪからの入力と、同じチャネルｒｃＪへの出力がいっ
しょに実行されると、入力と出方を行える状ゆになった
時に通信が行われる。値は出力プロセスから入力釜石プ
ロセスへ割肖てられ、それから両方の並行プロセスの実
行が継続される。

条件付ｃｏｎｓｔｒｕｃｔ Ｆ 糸外Ｉ １ 条件２ ２ 峰件３ １？３ は、条件ｌが真であるならばプロセスＰ１が実行され、
さもなければ、条件２が真であればプロセスＰ２が実行
される・・・等であることを意味する。

このｃｏｎｓｔｒｕｃｔ　においてはただ１つのプロセ
スが実行され、実行後にｃｏｎｓｔｒｕｃｔは終る。た
とえば、Ｆ ｘ〉＝Ｏ ｙ：＝ｙ−＋−ｔ ｘ　＜　Ｏ ＫＩＰ では、Ｘの値が正である時だけｙが大きくなる。

オルタネーティブｃｏｎｓｔｒｕｃｔ ＬＴ ｎｐｕｔｌ Ｉ ｎｐｕｔ２ ２ ｎｐｕｔ３ ３ は、入力１．２・・・のうちの１つの準備が整う！で待
つことを意味する。入力１が最初に準備が整ったとする
と入力ｌが実行され、それからプロセスＰ１　が実行さ
れる。同様に、入力２が最初に準備が整うと入力２が実
行され、それからプロセスＰ２が実行される。すなわち
、ただ１つの入力が実行され、その後で対応するプロセ
スが実行され、それからｃｏｎｓｔｒｕｃｔが終る。た
とえば、ＬＴ ｃｏｕｎｔ　？　ＡＮＹ ｃｏｕｎｔｅｒ　：＝ｃｏｕｎｔｅｒ＋１ｔｏｔａｌ　
？ＡＮＹ ＥＱ ｏｕｔ　ｌ　ｃｏｕｎｔｅｒ ｃｏｕｎｔｅｒ　：＝０ では、いずれもチャネルｒｃｏｕｎｔＪから信号を入力
し、可変「ｃｏｕｎｔｅｒＪを１だけ増加し、あるいは
チャネル［ｔｏｔａｌ　Ｊから交互に入力し、ａ■Ｖｒ
ｃｏｕｎｔｅｒＪの現在の値を出力し、それを零リセッ
トする。

３、＜９返えしくＲＥＰＥＴＩＴＩＯＮ）ＷＨＩＬＥ条
件 これは、条件の値が鵠となるまでプロセスＰをく９返え
し実行する。たとえば、 ＷＨＩＬＥｘ＞５ ｘ：＝ｘ−５ は、Ｘの値が５以下になるまでＸを５ずつ減少すること
である。

４、　　ＶＡＲＩＡＢＬＥＳ ｖａｒｉａｂｌｅは記憶装置内の１つの飴に対心する簡
単な変化、またはベクトルと呼ばれるｖａｒｉａｂｌｅ
の番号をつけられたセットの１つである。たとえば、Ｖ
［３１：＝０はベクトルｖ内の３番のｖａｒｉａｂｌｅ
のイ直をＯにセットし、Ｖ［０］＋１は０番のｖａｒｉ
ａｂｌｅの値をｌだけ増加する。

ｖａｒｉａｂｌｅ　ハ ＶＡＲｖ： のような宣言により導入される。これはプロセスＰにお
いて使用するためにＶを導入する。

５、手続（ＰＲＯＣＥＤＵＲＥＳ　） 手続の定義によりプロセスに名称を与えることができろ
。たとえば、 ＰＲＯＣ５ｑｕａｒｅ（ｎ、５ｑｒ） ｓｑｒ：＝ｎ−Ｘ−ｎ は手続「５ｑｕｒｅＪを定義する。

手続の名称はプロセスのための路間として使用できる。

たとえば、 ５ｑｕａｒｅ（ｘ、　５ｑｒｘ） は ５ｑｒｘ　：　＝　ｘ　’ｙｆ　ｘ を倉°味する。

６、　　ＥＸＰＲＥＳＳＩＯＮＳ ｅｘｐｒｅｓｓ　ｉｏｎはオペレータ、変数、数、真理
値の真と偽および括弧（と）から構成される。

真は１ビツトよりのみ成る値であり、偽は０ビツトのみ
より成る値である。

オペレータ＋、−，−％、／は加算、減算、乗算、除算
を表す。

オペレータ＝、（）、）、（＝に対しては結果は下記の
ようになる。

ｘ　＝　ｙ　　　ｘがｙに等しいと真であるｘ＜＞Ｙ　
　　ＸがｙＶｃ等しくなければ真であるｘ）ｙ　　　ｘ
がｙより大ぎければ具であるｘ（＝ｙ　　　ｘがｙより
小さいか、ｙに等しげれば真である オペレータ＼／、／＼、〉〈の場合には、結果の各ビッ
トは下の表に従ってオペランドの対応するビットから発
生される。

ｘｙｘ＼／ｙ　　　ｘ／＼ｙ　　　ｘ＞＜ｙｏ　　　０
　　　　　０　　　　　０　　　　　０ｏｉ　　　　　
　１　　　　　０　　　　　１１０　　　　　１　　　
　　０　　　　　１１　　１　　　　　１　　　　　１
　　　　　　（ＩＮＯＴオペレータの場合には、結果の
各ビットは、下の表に従ってオペランドの′Ｒ応するビ
ットから発生される。

ｘ　　　　ＮＯＴ　ｘ １ ０ オペレータ＜、＞の場合には ｘ＜ｙは左へｙピッ）ＩＩＬＩｌ・されるＸの値で、空
いたピット位置は０ビツトで埋めら ハる ｘ＞ｙは左へｙビット秒かさ瀬るＸの値で、空いたビッ
ト位置はＯビットで塀めら れる 以上説明した一般的なＯＣＣＡＭ言語表記を本発明のマ
イクロコンピュータに適用することＶ？：、する。

レジスタの変数は次のように定義される。

ＩＰＴＲは命令ポインタ・レジスタ６７の内容を表す ＷＰＴＲは作業域ポインタ・レジスタ７３の内容を表す ＬＰＴＲはりスト・ポインターレジスタ７４の一内各を
表す ＡＲＥＧはＡレジスタ７１の内容を表すＢＲＥＧはＢレ
ジスタ７２の内容を表す０ＲＥＧはオペランドやレジス
タ雷う５の内容を表す １つのレジスタから仲のレジスタへの転送はａｓｓｉ）
；（ｎｒｎｅｎｔ、ｅｇ： ＢＲＥＧ　：　＝　ＡＲＥＧ により表さハる。これは、Ａレジスタの内容がＢレジス
タへ複写され、Ｂレジスタの以前の内容に置き換えられ
る。

ＴＲＡＮＳＰＵＴＥＲ内のメモリは ｖｅｃ　ｔｏｒ　： ｍｅｍｏ　ｒ　ｙ により表される。

メモリ内の蘭々の語は ベクトルｅｇ： ｍｅｍｏ　ｒ　ｘ　［ＡＲＥＧ　］ を下側に記す（ｓｕｂｓｃｒｉｐｔｉｎｇ）　ｊること
により６を別される。これは、Ａし・ジスタの内容をア
ドレスとするメモリ内の飴の内容を意味する。

メモリとレジスタの闇の転送は ａｓｓｉｇｎｍｅｎｔ　ｅｇ： ｍｅｍｏｒｙ　［ＡＲＥＧ　］　：　＝ＷＰＴＲにより
向板に表される。これは、Ａレジスタの内容をアドレス
とするメモリ内の語の内容が、作業域・ポインタ・レジ
スタの内容で置き換えられることを意味する。

３つの手続（ＰＲＯＣ）　［ｒｕｎＪ　ｒ　ｒｗａｉｔ
Ｊ　、　Ｉ−ｍｏｖｅｔｏＪが以下の記述中にしばしば
現われる。それらは次のようにして定義される。すなわ
ち、リンク［ｐｒｏｃｅｓｓ］は直列リンクあのプロセ
ス中レジスタ４７の内容を表し、　ＮＩＬはどのプロセ
スの作業ポインタではない特殊な値を表す。ＲＥＡＤＹ
は直列リンクにより使用される別の特殊な値を表丁。

Ｉ　　ＰＲＯＣｒｕｎ（ｗ） ２　　　　　ＩＦ ３　　　　　ｗ　＜　＞　ＲＥＡＤＹ ４　　　　　５ＥＱ ５　　　　　　　ｍｅｍｏｒｙ［ＬＰＴＲ−２１：”Ｗ
６　　　　　　　ＬＰＴＲ：＝％ｙ ７　　　　　　Ｗ＝ＲＥＡＤＹ ＫＩＰ １　　　ＰＲＯＣｗａｉｔ ２　　　　５ＥＱ ３　　　　　ｍｅｍｏｒｙ［ＷＰＴＲ−１’］　：＝Ｉ
ＰＴＲ４直列リンクからの各外部要求に対して５　　　
　５ＥＱ ６　　　　　　ｒｕｎ（ｌｉｎｋ［ｐｒｏｃｅｓｓ″ｌ
）７　　　　　１ｉｎｋ［ｐｒｏｃｅｓｓ］　：：ＮＩ
Ｌ８　　　　ＷＰＴＲ：＝ｍｅｍｏｒｙ［ＷＰＴＲ−２
］９　　　　　ＩＰＴＲ：＝ｍｅｍｏｒｙ［ＷＰＴＲ−
１’）Ｉ　　ＰＲＯＣｍｏｖｅｔｏ（ｗ） ２　　５ＥＱ ３　　　　　　　ＩＦ ４　　　　　ＷＰＴＲ＝　ＬＰＴＲ ５ＬＰＴＲ：＝ｗ ６　　　　　　ＷＰＴＲ＜＞　ＬＰＴＲ７ｍｅｍｏｒｙ
［ｗ−２］　：＝ｍｅｍｏｒＹ［ｗＰＴＲ−２１８ＷＰ
ＴＲ：＝ｗ 上記の手続においては、以下に行う説明の参考のために
行番号をつけである。

機能とオペレーションの定義 それらの定義について、前記した記法を用いて以下に述
べろことにする。

作業域からのロード 定義：　５ＥＱ ＢＲＥＧ　：＝ＡＲＥＧ ＡＲＥＧ　：＝ｒｎｅｍｏｒｙ［ＷＰＴＲ十〇ＲＥＧ：
］目　的：　現在のプロセス作業域内の場所の値をロー
ドすること。

作業域への格納 定　絨：　　ＳＥＱ ｍｅｍｏｒｙ［ＷＰＴＲ＋０ＲＥＧ］　：＝ＡＲＥＧＡ
ＲＥＧ　：：　ＢＲＥＧ 目　的：　現在のプロセス作業域内の場所に値を格納す
ること。

作業域へのポインタのロード 定義：　　ＩＱ ＢＲＥＧ　：＝ＡＲＥＧ ＡＲＥＧ　：＝ＷＰＴＲ＋　０ＲＥＧ 目　的：　現在のプロセス作業域内の場所ヘポインクを
ロードすること。

現在のプロセス作業域内の場所のベ クトル（ｖｅｃｔｏｒ）の第１の場所にポインタをロー
ドすること。

作業域からのロードおよびインクリメント定ｘ！：　５
ＥＱ ＢＲＥＧ　：＝ＡＲＥＧ ＡＲＥＧ　　：＝ｍｅｍｏｒｙ［ＷＰＴＲ＋０ＲＥＧ］
ｍｅｍｏｒｙ［ＷＰＴＲ＋０ＲＥＧ］　　：＝ＡＲＥＧ
＋１目　的：　現在のプロセス作業域内のＭＡ　Ｐａｒ
の１直をロードし、その場所をインクリメ ントすること。

ループ・カウンタとして作業域場所 の使用を′＠易にし、零へ向って増加 させること。

ｒ冶マたはノ々イトのｖｅｃｔｏｒへポインタを増加さ
せる時に作業域場所の便 用を容易にすること。

ベクトルからのロード 定義：　　ＡＲＥＧ　：＝ｍｅ＋ｎｏｒｙ［ＡＲＥＧ＋
０ＲＥＧ〕目　的：　外部作業域からイ「■なロードす
ること。

値のベクトルから値をロードするこ と。

値をポインタとして用いて（間接的 に、この場合には０ＲＥＧ　＝　０　）値をロードする
こと。

ベクトルへの格納 定−義：　　ＳＥＱ ｍｅｍｏｒｙ［ＢＲＥＧ＋０ＲＥＧ］　：＝ＡＲＥＧＡ
ＲＥＧ　：＝　ＢＲＥＧ 目　的：　外部の作業域内の場所に値を格納すること。

イ１αのベクトルに値を格納すること。

（ＩＮをポインタとして用いて（１川Ｊｉ的に、この場
合には０ＲＥＧ　＝　Ｏ）値を格納すること。

リテラルのロード 定義：　５ＥＱ ＢＲＥＧ　：＝ＡＲＥＧ ＡＲＥＧ　：＝　０ＲＥＧ 目　的：　値を格納すること。

リテラル加算 定義：　ＡＲＥＧ：＝ＡＲＥＧ＋０ＲＥＧ目　的：　イ
直を加；痺すること。

外部作東域内の場所にポインタをロ ードすること。

イ直σ）ベクトル内の場所にポインタをロードすること
。

飛越し 定義：　ＩＰＴＲ：＝　ＩＰＴＲ＋０ＲＥＧ目　的：　
制商Ｉを前方または後方へ転速し、ループを形成し、ル
ープから出、プロ グラムの条件付部分の後で継続する こと。

非零の飛越し 定義：工Ｆ ＡＲＥＧ　＜＞　０ ＩＰＴＲ：＝　ＩＰＴＲ＋０ＲＥＧ ＡＲＥＧ　＝　Ｏ ＫＩＰ 目　的：　非零値がロードされた時だけ制爛１を前方ま
たは後方へ転送し、プログラ ムの部分を条件付で実行し、条件付 ループを出ること。

値と値のセットとの比較を容易にす ること。

ポインタのコードへのロー一 定義：　５ＥＱ ＢＲＥＧ　：＝ＡＲＥＧ ＡＲＥＧ　：＝、　ＩＰＴＲ＋０ＲＥＧ目　的：　命令
のアドレスなＡレジスタにロードして、プログラムの部
分を形成す るデータのベクトルのサドＶスをロ ードすること。

手続呼出し 定義：　ＳＥＱ ｍｅｍｏｒｙ［ＷＰＴＲ−１：］　：＝　ＩＰＴＲＩＰ
ＴＲ：＝ＡＲＥＧ ＡＲＥＧ　：＝＝ＷＰＴＲ ｍｏｖｅ　ｔｏ（ＷＰＴＲ＋ＯＲＥＧ）目　的：　効率
の良い手続呼出し後横を得ること。

同じプロセッサで２つの同じ手続が 実行される場合に、コードの共用を 容易にすること。

間接機能 オペレート（ｏｐｅｒａｔｅ） 定義：　ｏｐｅｒａｔｅ（ＯＲＥＧ） 目　的：　求められているオペレーションヲ定義するコ
ードとしてオペランド・レ ジスタ（０ＲＥＧ）の内容を用いてオペ１／−ジョンを
実行すること。

プレフイククング機能 プレフイックｘ　（ｐｒｅｆｉｘ） 定義：　　０ＲＥＧ：＝ＯＲＥＧ＜４ 目　的：　　ＯＳ１５の範囲にない命令オペランドを１
つまたはそれ以上のプレフィッ クス命令を用いて表すことができる ようにすること。

足脚：　　０ＲＥＧ　：＝　（ＮＯＴ　０ＲＥＧ）　＜
４目　的：　零またはそれ以上のプレフィックス命令が
続く１つの否定プレフィック ス命令を用いて否定オペランドを表 すことができるようにすること。

オペレーション（ｏｐｅｒａｔｉｏｎｓ　）ｒｅｖｅｒ
ｓｅ 定義：　５ＥＱ ＯＲＥＧ　：＝ＡＲＥＧ ＡＲＥＧ　：＝ＢＲＥＧ ＢＲＥＧ　：＝ＯＲＥＧ 目　的：　ＡレジスタとＢレジスタの内容を父換するこ
と。

非対称的ナオペレータのオペランド を反転させること、この場合にはこ れはコンパイラでは都合良く行うこ とはできない。

零に等しくする（ｅｑｕａｌ　　ｔｏ　ｚｅｒｏ）定義
：工Ｆ ＡＲＥＧ＝Ｏ ＡＲＥＧ　：＝ＴＲＵＥ ＡＲＥＧ＜＞０ ＡＲＥＧ　：＝ＦＡＬＳＥ 目　的二　Ａが非零１直を保持しているかどうかを判定
すること。

論理（ビットに関してでなく）否定を 実行すること。

Ａ：Ｏａｓ　ｅｑｚ Ａ＜＞Ｏａｓ　ｅｑｚ、ｅｑｚ ｉｆ　Ａ＝Ｏ−−−ａｓ　ｊｎｚ ｉｆ　Ａ＜＞Ｏ−ａｓ　　ｅｑｚ、ｊｎｚを実行するこ
と。

より大きい（ｇｒｅａｔｅｒ） 定義：工Ｆ ＢＲＥＧ　＞　ＡＲＥＧ ＡＲＥＧ　：＝ＴＲＵＥ ＢＲＥＧ　＜：　ＡＲＥＧ ＡＲＥＧ　：＝ＦＡＬＳＥ 目　的二　ＡとＢを比較しくそれらを２つの相補整数と
して処理して）、ＢがＡより大 きいと１（頁）をロードし、それ以外 は０（偽）をロードすること。

オペランドを反転することによりＢ〈 Ａを実現すること。

オペランドと（−ｇＬｅｑｚ）を反転することによりＢ
＜＝Ａ　ａｓ（ｇｔ、ｅｑｚ）とＢ＞＝Ａを実現するこ
と。

論理積（ａｎｄ　） 定義：　ＡＲＥＧ：＝ＡＲＥＧ／＼ＢＲＥＧ目　的二　
ＡとＢのビットについてのＡＮＤ操作の結果をロードし
、ＡとＢにおける対応 するビットが１にセットされるならば 各ビットを１にセットし、それ以外で はＯにセットすること。

２つの真値を論理的にＡＮＤ操作すること。

論理和（ｏｒ） 定義：　　ＡＲＥＧ　：＝　ＢＲＥＧ＼／ＡＲＥＧ目　
的：　ＡとＢのビットについてのＯＲ操作の結果をロー
ドし、ＡとＢの対応する ビットのいずれかがセットされるな らば各ビットを１にセットし、七九 以外は０にセットすること。

２つの真の値を論坤的にＯＲ操作す ること。

排他的ｏｒ（ｅｘｃｌｕｓｉｖｅ　ｏｒ）定義：　ＡＲ
ＥＧ　：＝ＢＲＥＧ＞＜ＡＲＥＧ目　的二　ＡとＢのビ
ットについての排他的ＯＲ操作の結果をロードし、Ａと
Ｂの対 応するビットが異なる時は各ビット を１にセットし、それ以外は０にセ ットすること。

ビットについての ｎｏｔ　ａｓ（ｌｄｌ　−１、ｘｏｒ）を実行すること
。

加算（ａｄｄ） 定　義：　　ＡＲＥＧ：＝ＢＲＥＧ十ＡＲＥＧ目　的二
　ＢとＡの和をロードすること。

ベクトル内の語またはノ々イトのアド レスを計算すること。

減算（ｓｕｂｔｒａｃｔ） 定義：　ＡＲＥａ：＝Ｂｒｔｇａ−ｈＩｔＥａ目　的二
　ＢからＡを減じ、結果をロードすること。

Ａ：Ｂ　　　　　ａｓ　ｓｕｂ、ｅｑｚＡ＜＞　Ｂ　　
　　ａｓ　ｓｕｂ、ｅｑｚ、ｅｑｚｉｆ　Ａ＝＝Ｂ　　
　ａｓ　ｓｕｂ、ｊｎｚ、…ｉｆ　　Ａ＜＞Ｂ　　　ａ
ｓ　　ｓｕｂ、ｅｑｚ、ｊｎｚ、…を実行すること。

プロセス実行（ｒｕｎ　ｐｒｏｃｅｓｓ）定義：　ＳＥ
Ｑ ｍｅｍｏｒｙ［ＡＲＥＧ−１１：＝ＢＲＥＧｒｕｎ（Ａ
ＲＥＧ） 目的：　　プロセスをアクティブ命プロセス・リストの
終りに加えること。

休止（ｐａｕｓｅ）：　ＳＥＱ 定＠：　　ｒｕｎ（ＷＰＴＲ） ｗａｉｔ（） 目　的：　現在のプロセスの実行を一時的に休止するこ
と。

現在アクティブ・プロセス曇りスト 上にあるプロセスの間でプロセッサ 時間を共用すること。

結合（ｊｏｉｎ） 定峻：工Ｆ ｍｅｍｏ　ｒ　ｙ　［ＡＲＥＧ　］　＝　Ｏｍｏｖｅｔ
ｏ（ｍｅｍｏｒｙ［ＡＲＥＧ＋１］）ｍｅｍｏｒｙ［Ａ
ＲＥＧｌ　＜＞　Ｏ ＥＱ ｍｅｍｏｒｙ［ＡＲＥＧｌ　：＝ｍｅｒｎｏｒｙ［ＡＲ
ＥＧｌ　−１ｗａｉｔ（） 目　的：　並列プロセスを結合する； ２つの語が用いられる。１つはカウ ンタであり、他の１つは作業域への ポインタである。カウントが零に達 すると、作業域が変えられる。

同期（ｓｙｎｃｈｒｏｎｉｚｅ） 定義：工Ｆ ｍｅｍｏｒｙ［ＡＲＥＧｌ　＝ＮＩＬ ＥＱ ｍｅｍｏｒＹ［ＡＲＥＧｌ　：＝ＷＰＴＲｗａｉｔ（） ｍｅｍｏｒｙ［ＡＲＥＧ　〕＜＞ＮＩＬＥＱ ｒｕｎ（ｍｅｍｏｒｙ［ＡＲＥＧｌ） ｍｅｍｏｒｙ［ＡＲＥＧｌ　：＝ＮＩＬ目　的＝　２つ
のプロセスを同期させ、チャネルを用いて通信させるこ
と。

定義：　ＳＥＱ ｍｏｖｅｔｏ（ＡＲＥＧ） ＩＰＴＲ：＝ｍｅｍｏｒｙＣＷＰＴＲ１］ＡＲＥＧ　：
：　ＢＲＥＧ 目　的：　呼出された手続から少帰させること。

バイト回転（ｒｏｔａｔｅ　ｂｙｔｅｓ）定　義：　　
ＡＲＥＧ　：＝：　（ＡＲＥＧ＜８）／（ＡＲＥＧ＞（
ｂｉｔｓｐｅｒｗｏｒｄ−８）） 目　的二　８ビツト・バイト値を組合せて１つの語の値
を形成できる。ようにするた めにＡレジスタ内のバイトを回転さ せること。

伯のイ１ηをいくつかのコンポ−えント８ビット値に分
割できるようにする こと。

名指送り（ｓｈｉｆｔ　ｒｉｇｈｔ） 定義：　ＡＲＥＧ：＝ＡＲＥＧ＞１ 目　的：　Ａレジスタの内容を右へ１桁だけ桁送りする
こと。

左指送り（ｓｈｉｆｔ　１ｅｆｔ） 定　義：　　ＡＲＥＧ：＝ＡＲＥＧ＜１目　的二　Ａレ
ジスタの内容を左へ１桁だけ桁送りすること。

上記の機能セットは直接機態と、間接機能と、プレフイ
ククング機能とを含むことがわかるであろう。任意の命
令の開始時には、その命令に対して選択された機能とは
無関係に、命令バッファ□３内の命令の機能部分を受け
る所定のビット位置セットが入力をデコーダ１へ与える
ために用いられ、各命令のデータ部分を表す他の所定の
ビット位置が、オペランド・レジスタ嘔の下位４ビット
位置をロードするために用いろゎる。その機能が＠従機
ｎヒであるとすると、オペランド・レジスタ６５の内容
に対して選択された機能に従ってプロセッサは作動する
。そのｑｑ、ｖ　ｗｅが間接機能であれば、実行すべき
オペレーションの性質を決定するためにオペランド・レ
ジスタ６５の内容が甲いられ、他のレジスタに保持され
、ているデータについてオペレーションが行われる。機
能が＠接または間接であるような任意の命令が終ると、
オペランド・レジスタ６５は零にクリアされる。その機
能がプレフィクス機能であれば、プロセッサはオペラン
ド・レジスタ６５内に存在するデータを高い桁の位置へ
転送し、その後で、そのために空いた下位桁の位ｒ６′
にその命令のデータ部分をロードする。

各命令の始めに命令ポインタは増加させられる。

したがって、命令ポインタは次に実行すべき命令を當に
指す。

オペランド・レジスタは種々の・目的のために用いられ
る。オペランド・レジスターが各命令で受げる「データ
」は計算用のリテラル値のこともあれば、間接機能の場
合には求められている機能の定義のこともある。別のｈ
ｅな用途は、ある特定の変数の値を見出ｊ場所、または
格納する場Ｂ「のアドレスを探すために、ある機能に対
して、オペランド・レジスタ６５内のデータ値が作業域
・ポインタ・レジスタ７３内のデータに柑合わされるこ
とである。たとえば、作業域・ポインタ・レジスタ７３
は現在のプロセスの作業域ポインタＷＰＴＲを含む。こ
れはその作業域のための基準メモリ・アドレスを指す。

変数またはその他のポインタは定義され、作業域ポイン
タＷＰＴＲにより指し不されたアドレスから既知縫だけ
ずれているその作業域のアドレス場所に格納される。そ
のずれは一般に命令部分により指定され、オペランド・
レジスタ錫内に格納される。実際に、作業域命令からの
ロードと格納は、ＷＰＴＲレジスタ７３の内容とオペラ
ンド・レジスタ６５の内容の紗合せ（たとえば加え合せ
）により定められるメモリ４所を暗黙のうちに指す。史
に、ベクトルをアクセスするため、またはプログラムに
おいて分岐するために、オペランド・レジスタ簡の内容
はＡレジスタ７１またはＩＩ）ＴＲレジスタ６７のよう
な他のレジスタの内容に組合わされる。これの例は後で
説明する。

オペレーションの効率を最高にするために、最も一般的
に求められる動作をカッ々−するように直接機能が選択
されることがわかるであろう。各命令の機能要素を表す
ために４ビツトを用いることにより、機能セットはコー
ドＯ〜１５を用いる。もつとも、コード１２には機能は
割当てられていない。

コード１３は間接機能を示すために用いられる。その間
接機能は、この場合には、命令の下位４ビツトを通常の
やり方でオペランド・レジスタ嘔にロードさせる「オペ
レート」機能であるが、そのオペランド・レジスタの内
容は、他のレジスタに保持されているデータについての
オペレーションを決定するためにプロセッサによりそれ
から用いられる。このようにして、８ビツト命令の一様
性を保チつつ、オペレーションの数を増加できることが
わかるであろう。′「オペレート」命令の前にプレフイ
クス機能または負プレフィクス機能を用いることにより
、オペランド・レジスタ６５の内容を変えて、先に説明
したものよりもはるかにオペレーション選択を行うこと
ができる。ｐｆｉｘとｎｆ　ｉｘの使用については第８
図を参照して詳しく説明すルカ、マイクロ命令プログラ
ム１３のオペレーションを更に説明することがまず必要
である。

マイクロ命令プログラムというのは、マイクロコンピュ
ータのプログラムから命令バッファ６３ニ到達する各逐
次命令の求められている１機１１？」を実行するために
、スイッチ５６　（ｍ　３図）とインタフェイス制御ロ
ジック１５を制御する制御信号を発生する手段である。

マイクロ命令プログラムはＲＯＭ　１３０列と行に格納
されているマイクロ命令のリストより成る。ＲＯＭ　１
３はマイク口語と呼ばれる出力を生ずる。その出力は翁
ビットより成り、各ビットは制御信号を構成する。その
出力は複数のフィールドに分割され、各フィールドは所
定のビット位置群より成る。ある任意の時刻における出
力は、選択されたマイクロ命令に応じて選択されたビッ
ト位置に与えられる。谷フィールドはある特定の制ｉＭ
Ｉ　’ｆ＋Ｑ域に関連させることができる。たとえば、
１つのフィールドがどのレジスタがＸバスに接続される
かを制葎し、別のフィールドがどのレジスタがＹノ々ス
に＃：続されるかをｒｔｒｌＪ　Ｍ＋し、他のフィール
ドがどのレジスタが２ノ々スに接続されるかを制御し、
史に別のフィールドがＡＬＵ　５５の動作を匍Ｊ呻し、
更に別の２イールドがマルチプレクサ９とＭＩＲ８０へ
の帰候信号？：１Ｉｉ１１′＠する。１つのフィールド
がインタフェイス制帥ロジック１５をｊｉ；ＩＪ萌１し
、「読み出し」、「書き込み」、「求められた次の命令
（ＮｇＸＴ）　Ｊのようなマイクロ命令出方信号乞与え
て、マイクロ命令がインタフ風イス！４ヲ介シてのレジ
スタとメそ１７１９の曲の通信を制餠できるよう釦する
。

ＲＯＭ　１３内で選択される特定のマイクロ命令はＭＩ
Ｒ８０内ｃｉ）　７ドレスに依存する。ＭＩＲ８０はＲ
ＯＭ　１３内で列と行の選択を行う７ビツト・レジスタ
である。命令バッファ田により受けられた各命令の始め
に「機能」がデコーダθにより復号され、条件マルチプ
レクサ９を通されて、　ＲＯＭ１３内のマイク＼、 口命令の選択のためのアドレスを与える。機能を実行す
るためにある機能はただ１つのマイクロ命令を要するこ
とがある。その場合には、ＲＯＭ　１３はデコーダ６４
により復号されるアドレスに応じてマイクロ語出力を与
え、その機能はＲＯＭ１３の１動作サイクル（ここでは
マイナー・サイクルと呼ぶことにする）内に終了させら
れる。他の機能は一連のマイクロ命令、したがって一連
のマイナー・サイクルを要する。この場合には、その機
Ｉｉヒのために必要な最初のマイクロ命令をＲＯＭ　１
３が選択するためのアドレスをデコーダ６４がＭＩＲ８
０へ与える。

その後で、マイクロプログラムは一連のマイクロ命令の
実行（各実行には１マイナー・サイクルか。

かる）を続け、各マイクロ命令は、一連のマイクロ命令
中の次に実行するマイクロ命令のアドレスを識別するよ
うに、それの出力マイクロ＠のフィールド中にＭＩＲ８
０のための７ビツトを与える。矢のマイクロ命令が前の
マイナー・サイクルにより発生される条件の結果として
選択されるように、ＭＩＲ８０の下位２ビツトを灸件付
でセットして、マルチプレクサ９を介して帰還させ、Ｍ
ＩＲ８０内のアドレスを行わせることができる。これに
より、たとえば第３図にボされている種々のレジスタ内
の（ＩＴＬに依存して、４つのＥｉｌ能なオプションか
ら次のマイクロ命令を選択できるようにする。ＭＩＲ８
０の２つの東件付ビットが条件付でセットされないもの
とすると、ＭＩＲ８０内のアドレスにより示される次の
マイクロ命令が無灸件で実行される。命令バッファ６３
内の命令のオペレーションを行うために全てのマイクロ
命令が実行されると、　ＲＯＭ１３のマイクロ語出力の
フィールド内に制御信号ｒＮＥＸＴＪが発生され、それ
によりメモリ１９から命令バッファ６３への次の命令を
細末する。

各マイナー・サイクルはソース相と宛先相の２つの相よ
り成る。ＲＯＭ　１３から発生された制菌信号は、ソー
ス相の１■Ｊだけアクティブである師と、宛先相の間だ
けアクティブである群と、マイナー・サイクル全体にわ
たってアクティブであるａｌとの３つの群に分けられる
。制御信号の発生と持続時間を制御するために、第６図
に示されている４柚類のストローブ信号を発生するよう
にタイミング制御器が構成される。それらのストローブ
信号はソース・ストローブ信号１５０と、宛先ストロー
ブ信号１５１と、行プレチャージ・ストローブ信号１５
２と、マイクロ命令ストａ−ノ信号１５３である。

ソース拳ストローブ信号は、レジスタがそれの内容をノ
々ス上に置けるようにするタイミング信号であって、そ
れの持続時間は演算論理装置が結果を形成するのに十分
なほど長い。宛先ストローブ信号はレジスタがデータを
バスから受けることができるように構成される。マイク
ロ命令ストローブ信号は条件マルチプレクサ９から次の
マイクロ命令のアドレスを発生するために用Ｖ≧られる
。行プレチャージ・ストローブ信号は、？ＸＯ’）’）
−ス・ストローブ信号のための準備が整う高レベル状轢
ヘパス線ＸとＹをプレチャージするために用いうねる。

それらのストローブ信号の相対的なタイミングと持続時
間が第６図にボされている。それらのストローブ信号は
第７図に示す装置により発生される。ビン２８＜第１図
）からのクロックツ９ルスが各マイナー・サイクルの開
始のためのＧｏ＠号を発生する。この信号はＣＰｏ　１
２内の４つの連続する遅延器を通され、第１の遅延器１
５４の出力端子からマイクロ命令ストローブ信号１５３
がとり出され、第２の遅延器１５５の出方端子から宛先
ストローブ信号１５１がとり出され１、第３の遅延器１
５６の出方端子から行プレチャージ・ストローブ信号１
５２カとり出され、第４の遅延器１５７の出力端子から
ソース・ストローブ信号１５０がとり出されろ。したが
って、プロセッサの動作は外部クロック入方あに同期さ
せられる。

可変長オペランドの使用 先に説明したように、このマイクロコンぎ二−タは可変
長オペランドで動作できる。各命令は４ビツトｓ所をオ
ペランドに割白てるが、前記＠能セツ）　内ノｓ　−Ｆ
”１４　、１５に対応する機能セットｐｆｉｘとｎｆｉ
ｘを使用することにより、１６ビツトまでのオペランド
をオペランド・レジスタ６５内で形成することが可能で
ある。この動作は第８図を参照することにより最も良く
通解できる。第８図はそｈぞれ４ビツトの４つの部分を
有するオペランド・レジスタ６５を示すものである。演
算論理装置５５が位が病くなる４ビツトに対応する４つ
の部分を有するのが示されており、０レジスタ６５と演
習。

論理装置腸の間の接続が、Ｙノ々スをｉ［ｆｌる演算論
理装置への伝送を選択的に制御するゲート９０を介して
制御される。Ｙパスとｚ）ぐスが４つの部分に分離され
ている様子がボさｈている。各部分は位の異なるデータ
の４つのビットを敗り扱う。たとえば、Ｙ［３：Ｏ〕は
下位の４数字を取り扱うＹパスの部分を表し、Ｙ［１５
：１２’Ｊは上位の４数字を欺９扱Ｌ／Ａ、Ｚハスのｗ
４合にも同様に処理される。オペランド・レジスタ６５
の下位４ビツト以外の各部分には２パスからゲート９１
を介して供給でき、あるいはゲート９２から零を供給で
きる。下位４ビツトが０レジスタ６５の下位４ビット位
置へ送られるように第８図の命令バッファ６３からの命
令は分割され、第３図を参照して説明したようにマイク
ロ命令プログラム１３内のアドレスを選択するために機
能要素が用いられる。第８図の真理１１１表は、機能が
ｐｆｉｘまたはｎｆｉｘに対応し、またはいずれにも対
応しない３つの５’Ｊ節性を下すものである。その真理
値表には、ＲＯＭ１３のマイクロ胎出力から線１００＼
１０４へ与えらＪする対応する制神信号と、それらの信
号の持続時間も示されている。

この場合に用いられるマイクロ語出力制御信号は次の通
りである。

１、　０ＰＤ　、ＮＯＴ　Ｏ：これは、真理値表が「１
」を有する時にはオペランドΦレジスタ６５には零が供
給されないが、真理値表がｒＯＪを竹する時はレジスタ
６５に答が供給されることを意味する。

２−　　ＮＥＸＴ：これは、真理値表が「１」を有する
時はオペランド・レジスタ６５に次のオペランドが命令
バッファ６３からロードされるが、真理値表が「０」を
有する時はオペランド−レジスタ６５には次のオペラン
ドが命令・々ツファＢからロードサレないことを意味す
る。

３−　　Ｙ　ＦＲＯＭ　ＯＰＤ　：これは、真理値表が
ｒｌＪを有する時はＹ）々スがオペランドをオペランド
・しジスタロ３から受けるが、真理値表が「０」を有す
る時はそうではないことを君味する。

４、　　Ｚ　ＦＲＯＭ　Ｙ　：これは、真辿１１Ｌ　表
がｒｌＪｆｒＪする時はＡＬＵ５５からの２ノ々ス出力
がＹパスからデータを受けるが、真理値表が「０」を有
する時はそうではないことを意味する。

５、　　Ｚ　ＦＲＯＭ　ＮＯＴ　Ｙ：　コわは、真理ｉ
’ｌｆ’Ｊｉが「１」を有する時はＡＬＵ　５５がＹバ
ス上の信号を押入して、ｚノ々スな通すが％真近イ１【
表がｒＯＪを有する時はそうではないことを意味する。

各マイナー・サイクルにおける上第１ら５つの１ｇ１１
＠信号の持続時間は第８図に示されてＶｓる。第８図に
おいて、Ｓはソース相だけにおける持続時間を示し、Ｄ
は宛先相だけにおける持続時ＨＪ）をボし、Ｓ＋Ｄは両
方の相における持続時１４］を示す。

ｗ１００上のマイクロ語制御イｇ号はゲー）９１と９２
を動作させて、２／々スが機能ｐｆｉｘとｎｆｉｘに応
答してオペランド−レジスタ６５にロードしないように
し、他のどの機ｌＦもオペランド−レジスタ懇の上位３
つの段をゲート９２を介しての入力により零にさせる。

全ての命令信号は最後のマイナー・サイクルで匍」＃信
号ＮＥＸＴを発生する。その信号は線１０１へ与えられ
てオペランド・レジスタ６５１Ｃｉ７のオペランドをロ
ードさぜる。線１０２は信号「ＹＦＲＯＭ　ＯＰＤ　Ｊ
を受け、ｐｆｉｘとｎｆｉｘに対してオペランド・レジ
スタをゲート閣な介して接続させる。

＃１０３は制御信号ｒＺ　ＦＲＯＭ　ＹＪを受け、ｐｆ
ｉｘの場合にはＡＬＵ５５にＹパス上の信号を２パスへ
送らせるが、ｎｆｉｘに対してはそうさせない。線１０
４は制（財）信号ｒＺＦＲＯＭＹＪを受け、ｎＮｘの場
合にはＹパス上の１バ号を反転してからＡＬＵ５５を通
って２パスへ供給できるようにするが、ｐｆｉｘの場合
にはそうさせない。線１００　、１０３　、１０４上の
信号は各マイナー拳サイクルのソース相と宛先相の全体
を通じて存在するが、線１０１上の信号は宛先相の時だ
け存在し、線１０２上の信号はソース相の時だけ存在す
る。機能がｐｆｉｘの時は、真条件に対応する信号が線
１００　、１０１　、１０２　、１０３に供給され、こ
のようにしてオペランド−レジスタ錫の下位部分のオペ
ランドの４ビツトがＡＬＵを通じてオペランド−レジス
タ６５０次に高い位の段へ進ませられ、それによりオペ
ランドの別の４ビツトをオペランド・レジスタ６５の下
位位置にロードできるようにする。この動作は、オペラ
ンドの最高１６ビツトまで、命令がｐｆｉｘ機能でとり
出されるたびに反復される。同様に、機能がｎｆｉｘで
あれば、プロセスは全体として類似して、各命令の後に
零が書き込まれることなしに、オペランドの引き続く各
４ビツトをオペランド・レジスタの高位の段へ移動させ
るようにする。これにより狛のオペランドを最大１６ビ
ツトまで形成できろ。機能がｐｆｉｘとｎｆｉｘのいず
れでもないと、勝１００上の制御信号が零を、その命令
の終りに、オペランド・レジスタ（５５０３つ上位の段
（ビット１５〜４を表す）へ与えさせることをこの真理
１ｌＩｉ表は示す。

プロセスのスケジューリング 先に述べたように、このマイクロコンピュータはいくつ
かの並行プロセスを行うことができる。

したがって、このマイクロコンピュータはある特定の時
刻にどのプロセスを実行すべきかを決定する計画のシス
テムを与える。ある時刻にＷＰＴＲレジスタ７３（第３
図）は現在集荷されているプロセスの作業域ポインタを
保持する。しかし、現在のプロセスの作業域と、実行さ
れるのを待っている別のプロセスの作業域とはリストを
形成し、そのリストにおいては各作条域の１つの場所が
リスト上の次のプロセスの作業域ポインタを保持する。

各プロセス作業域内の別の場所が、そのプロセスの次に
実行すべき命令を識別するａ令ポインタを１呆持する。

史に、ＬＰＴＲレジスタ７４が現在実行を待っている最
後のプロセスのための作業域のアドレスを含む。このよ
うにして新しＶ１プロセスをそのリストの終りにつけ加
えることができ、ＬＰＴＲレジスタ７４はそのリストの
現在の終りを常に指示する。プロセッサはリスト上のプ
ロセスを逐次実行するのが普通で、現在のプロセスが「
休止」オペレーション（オペレーション会リストのコー
ド９）を実行する時、または現在のプロセスが「結合」
オペレーション（オペレーション書リストのコード１０
）を実行−１−ることにより自身でスケジュ−ルを破っ
た時、丘たは同期オペレーション（オペレーション・リ
ストのコードＬ１）の時に、矢のプロセスへ進むだけで
ある。それらの状況のいずれにおいても、現在のプロセ
スはそれ以上の命令の実行を止めて、プロセッサは、第
２図の３６でボされているように、プロセス作業域に命
令ポインタＩ　ＰＴＲを留保して、第２図におとしてボ
されている次のプロセスのアドレスにより識別されてい
る次のプロセスへ動き、それから新しＶｈプロセスのた
めのＩＰＴＲをＩＰＴＲレジスタ６７にロー１−′する
。

少くとも１つのプロセス実行が常に存在するように、零
プロセスが設けられ、他のプロセスがアクティブでない
時はその零プロセスが実行される。

先に定義した手続「実行（ｒｕｎ月、［待機（ｗａｉｔ
）Ｊ、「へ移＠　（ｍｏｖｅｔｏ）　Ｊはスフジューリ
ングにおいて使用される。あるプロセスはそれが現在の
プロセスである時、または実行されることを待っている
プロセスの結合されたリスト上にある時に、そのプロセ
スは「スケジュールされろ」。

あるプロセスが結合されているリストから外された時に
「スケジュールから外される」ことになる。

スケジュールから外さ第１たプロセスは、他のプロセス
または命令がその外さ云たプロセスをスケジュールに＠
’ｆ、セる、すなわち、結合されたリストの宋尾にそれ
を加女るｆでは、決して実行されることはない。ＬＰＴ
Ｒレジスタ７４（第３図）はリスト上の最後のプロセス
のための作業域ポインタを格納するために用ＶＩｒ−）
ｔｌ、ることを思い出すであろう。したがって、プロセ
スが結合されたリストに付加されるたびにＬＰＴＲレジ
スタ７４を調整せねばならない。また、あるプロセスを
スケジュールに含める場合には、その゛プロセスの次に
どの命令を実行すべきかをＣＰＵ　１２は決定できなけ
ればならない。これは適切な命令ポインタＩＰＴＲをメ
モリに格納することにより行われる。プロセスが実行中
はそのＩＰＴＲはＩＰＴＲレジスタ７６内にある。その
格納はたとえばメモ’）　ｊａＰｆｒ３６　（ｚ　２図
）で行われる。

それらの手続の説明においては、作業域３２と田とＩ／
ジスタ弱、６７．７１，７３．７４を下す第４図を参照
すると便利である。第４図は代表的なメモリ・アドレス
と、作業域の内容なボすものである。

作業域３２を有するプロセスは、それの作業域ポインタ
ＷＰＴＲをレジスタ７３に挿入することにより現在のプ
ロセスにされる。この場合にはＷＰＴＲは１ｏｏｏｏに
等しい。プロセスが現在のプロセスになると、プロセッ
サはＷＰＴＲ−１を調べることにより、すなわち、メモ
リ場所９９９９における内容を調べて、ある命令に対す
るポインタあを見つけ、そわをＩＰＴＲし・ジスタロ７
にロードすることにより、次に実行する命令を見つげる
。こわが現在のプロセスであるが、プロセッサは次の命
令を指すためにＩＰＴＲレジスタ６７の内容を使用する
。

処理中は、プロセッサは、ＷＰＴＲすなわちＡレジスタ
７１の内容のような基準値と、レジスタ６５に置かれて
いるオペランドを組合わせることにより形成されるアド
レスを有する変数を使用する。作業域オペレーションか
ものロードにおいては、「２」のオペランドがメモリ場
所１０００２にあるものを何でも対象とし、作業域３２
に対応するプロセスが現在行われる。処理を停止する時
は、結合されているリストが調べられる。要素８５’、
８６は結合されてＶするリストの部分である。次の作業
域を指すメモリ場所９９９８におけるＷＰＴＲ８５を見
つけるために、プロセッサはＷＰＴＲ−２を調べる。ポ
インタ８５は作業域３３を指す数１１０００を含む。作
業域３３に対応するプロセスが結合されているリスト上
の最後のプロセスであるとすると、ＬＰＴＲレジスタ７
４がポインタ１１０００を含む。結合されているリスト
ＶＣ，あるプロセスが付加されるまではポインタ８６は
メモリ場所１０９９８に格納されない。

ここで３つの手続について説明することにする。

ＰＲＯＣｒｕｎ（ｗ）がＷにより定められるプロセスを
スケジュールにするため、すなわち、そのプロセスを結
合されているリストに加えるために用いられる。この手
続は先に定義したものであるが、ここでその定義と、そ
の定義に用いた線番号を参照することにする。

Ｗの値が特殊な値ｒ　ＲＥＡＤＹ　Ｊであるとすると、
何の動作も実行されない。これについてのそれ以上の説
明は種々のマイクロコンピュータの間の通信について後
で行うことにする。それ以外はＷはプロセス作業域１ｃ
対するポインタであって、線５゜６が逐次実行される。

線５においては、ＬＰＴＲはＬＰＴＲレジスタ７４の内
容を意味する。それは、結合されているリスト上の最後
のプロセスのための作業域に対する基準アドレスに対す
るポインタである。アドレスがＬＰＴＲ−２であるメモ
リは次のプロセスのための作業域ポインタのアドレスを
含むが、ＬＰＴＲが最後のプロセスに対応するからまだ
伺もない。いまは線５がＷ（プロセスＷにおける作業域
ポインタ）をメモリ場所ＬＰＴＲ−２に割当てるから、
いまはプロセスＷは結合されているリストの終りにある
。この点ではＬＰＴＲレジスタ７４の内容は最後のプロ
セスＷを指さず、最後から２番目のプロセスを指す。こ
れは、プロセスＷのための作業域ポインタをＬＰＴＲレ
ジスタ７４に入れる線６において修正される。このステ
ップのために、プロセスＷを意図しないのに削除するこ
となしに、結合されているリストに別のプロセスを付加
テキる。そのような削除は、Ｌ、ＰＴＲレジスタ７４が
更新されない時に起る。第４図を参照して、ただ２つの
処理されているプロセスがあり、かつポインタが１２０
００である作業域にプロセスＷが対応するものとすると
、ＰＲＯＣｒｕｎ（ｗ）が１２０００　ラメモリの［１
０９９８〕に入れ、１２０００をレジスタ７４に入れる
。

「待機（ｗａｉｔ）Ｊと呼ばわる手続は単独で、または
ＰＲＯＣｒｕｎ（ｗ）と組合せて、使用できる。それ自
身でその手続は現在のプロセスをスケジュールから外し
、システムが次のプロセスを実行できるようにし、それ
のプログラムの最初の命令における代りにそのプログラ
ム中の適切な所でそのプロセスを実行する。ここで、　
ＰＲＯＣｗａｉｔ　Ｋつぃて先に行った定義を参照する
ことにする。ＰＲＯＣｒｗａ　ｉ月が呼出されると（線
１）、４つのステップ（線３，４，８．９）を有するシ
ーケンスが開始される（線２）。線４〜７は外部からの
要求に関するものであり、こねについての説明を延ばす
ことができる。もつとも、リンク（プロセス）は直列リ
ンク２５（第２図）のプロセス・レジスタ４７の内容を
表す。＠３においては、メモＩＪ　［ＷＰＴＲ−１１は
アドレスＷＰＴＲ−１におけるメモリ・スペースである
。そのアドレスは現在のプロセスの基準アドレスＷＰＴ
Ｒを基にしてＶする。ここで説明している実施例におい
ては、そのメモリ場所は、プロセスが推奨された時に次
に実行される命令を指すために用いられる。ＩＰＴＲレ
ジスタ６７の内容は、現在のプロセスの次に実行する命
令を常に指す。したがって、線３は次に実行する命令に
対するポインタをメモリ（なるべくなう同じチップ上の
）に単に格納するだけである。手続ＰＲＯＣｒｕｎ（ｗ
）がＰＲＯＣｗａｉｔに先行するものとすると、この時
には、現在のプロセス（Ｗ）は結合されているリストの
終りに付は加えられており（ＰＲＯＣｒｕｎ（ｗ）　１
により）、ＬＰＴＲレジスタ７４は更新されており（や
はりＰＲＯＣｒｕｎ（ｗ）により）、いまはプロセスＷ
のための次の命令に対するポインタは、プロセスＷのた
めの作業域ポインタのアドレス（ＷＰＴＲ）に関して既
知の場所、メモリ（ｗｐＴａ−１１に格納されている。

したがって、プロセスＷはいまは実行されなくなるため
の率備が整う。？ｓ８は次のプロセスのための結合され
ているリストを調べる。それの作業域は現在の作業域の
アドレスＷＰＴＲ−２における内容により指される。し
たがって、線８は結合されているリスト上の次のプロセ
スのための作業域ポインタなＷＰＴＲレジスタ７３に割
当てる。

今は基準アドレスが進み、装置はメモリのアドレスＷＰ
ＴＲ−１に格納されているポインタを調べることにより
、このプロセスのだめの次の命令であるかを探す。第４
図を用いるために、作業域３２が現在性われており、そ
れのプロセスがＰＲＯＣｗａｉｔを含む命令を受けるこ
とについて考察する。最初ハＷＰＴＲ＋’ｌ　１０００
０Ｃ−、％ル。ａ　８　ＶＣオｖ＝　テ、１ｆｓ７３ハ
メモリ・アドレス９９９８において見出される内容にセ
ットされる。それはポインタ１１０００である。

線９においては、レジスタ６７はメモリΦアドレス１０
９９９において見出される命令ポインタでセットされる
。したがって、ＰＲＯＣｒｕｎ（ｗ）の後にＰＲＯＣｗ
ａｉｔが続くものとすると、現在のプロセスがすストの
終りに付は加えろねるものとすると（それの作業域ポイ
ンタが結合されているリストに格納される）、それの次
の命令に対するポインタはメモリに格納され、それは活
動を停止させられ、結合さハているリスト上の次のプロ
セスが適切な命令の始めに開始される。これらの動作の
全てはたった４つのレジスタを用いて行われる。このよ
うに構成することにより、システム中のメモリの険によ
ってのみ数が制限されるプロセスのスケジューリングと
デスケジューリングを行えるようにされる。

ｒｍｏｖｅｔｏＪと名づげられた手続は、新しいＩＰＴ
Ｒへ必ずしも変更することなしに、作業域基準ポイン゛
りを現在のプロセスのための作業域における異なるアド
レスにセットするために使用できる。したがって、ある
プロセスがそねの基準作業域ポインタを１００００に有
しているものとすると、この同じプロセスのために基準
ポインタな（１０２００）に変えるためにｍｏｖｅｔｏ
（１０２００）を用いてレジスタをセットできる。これ
はＰＲＯＣｍｏｖｅｔｏ（ｗ）の前記した定義を参照し
て次のように説明される。

定義の２行目はこれが一連のステップであることを宣言
している。３行目と８行目は左マージンから等しくすら
さねているから、七ねらはともに逐次実行される。クス
テムが最後のプロセスでないと仮ボする。そうすると、
行２は偽であるからクステムは行６へ飛び越す。行６に
おける条件は真であるから行７が実行される。行７はメ
モリ・アドレスｗ−２における内容を、結合されている
リスト上の次のプロセスのための作業域ポインタにセッ
トする。次に１行８がＷＰＴＲレジスタ７３の内容を値
ＷＫ変える。今レジスタ７３は現在のプロセスのための
新しい基準アドレスを指す。この新しい基準アドレスか
らの慣例となっているずれ（マイナス２）が、次にスケ
ジュールされるプロセスのための作業域に対するポイン
タを見出す。

次のプロセスがない場合には、行２が真で、　ＬＰＴＲ
レジスタ７４の内容が、最後のゾロセスのための基準ア
ドレスとしてＷを指すために調整され、その後で現在の
プロセスの基準アドレスへのポインタを保持するための
レジスタ７３がＷを指すように調整される。

以上、スケジューリングについて第４図を説明したが、
いくつかの機能とオペレーションについて第４図を参照
して丈に説明する。

作業域からのロード 作業域からのロードはある特定のメ七り場所における内
容を複写し、それを暗黙のうちＫＡレジスタ内に置く。

この機能と、好適な実施例の構成は、基準となる現在の
作業域ポインタからのオフセットにより定められるアド
レスを有するメモリも暗黙のうちに参照する。この基準
アドレスはＷＰＴＲレジスタ７３に常に格納され、オペ
ランド拳レジスタ６５にオフセットが含まれる。したが
って、。

式″ｍｅｍｏｒｙ［ＷＰＴＲ＋０ＲＥＧ］”は、ＷＰＴ
Ｒレジスタ７３とレジスタ）５５との内容を加え合わせ
ることにより見出されるアドレスを有するメモリの内容
を指す。”１ｏａｄ”はＡレジスタ７１を指し、スタッ
クの内容が１つのレジスタにより下方へ移動させられる
、すなわち、Ａレジスタの内容がＢレジスタへ移動させ
られ（データをＡＲＥＧにロードさせるための余地を作
る）、ＢＲＥＧの内容がＣレジスタ（もしあれば）ヘロ
ードされる。第４図を参照して、ＷＰＴＲが１００００
であるとすると、コード０２を用いて”　１ｏａｄ　ｆ
ｒｏｍ　ｗｏｒｋｓｐａｃｅ’は変数２をＡレジスタに
ロードすることを意味する。

この５ｔｏｒｅ　ｔｏ　ｗｏｒｋｓｐａｃｅ″命令は、
Ａレジスタ７１に含ｆれているのはイ０］であっても、
オペランド・レジスタ酷に含まれているオフセットによ
り（ＷＰＴＲレジスタ７３に含まれている）基準アドレ
スからずらされるアドレスを有するメモリ領域に動かす
ことを暗黙のうちに意味するものである。

ｆだ、スタックは上方へもＩＮ＋＜（たとえば、ＢＲＥ
Ｇの内容がＡＲＥＧへ動き、ＣＲＥＧ（７）内容がＢＲ
ＥＧへ動く）。再び第４商を参照して、ＷＰＴＲ＝１０
０００および０ＲＥＧ＝１であるとすると、この機能は
、Ａレジスタ７１の内容をメモリ場所１０００１に格納
することを意味する。それは変数１である。

作業域内へのポインタのロード 機能″１ｏａｄ　ｐｏｉｎｔｅｒ　１ｎｔｏ　ｗｏｒｋ
ｓｐａｃｅ”はどのデータも作業域に格納しない。その
代りに、この機能は作業域内のある特定の場所へのポイ
ンタをＡレジスタ７１にロードする。これは、たとえば
、作業域に格納できるベクトルのある特定の部分を指す
”　１ｏａｄ　ｆｒｏｍ　ｖｅｃｔｏｒ″命令ＫＩＱ＋
命令て使用される。したがって、第４図を参照して１作
業域３２は１００００である作業域ポインタＷＰＴＲに
より参照される。作業域内の既知の場所においてはベク
トルが存在し得る。そのベクトルは１０２００　。

１０２０１　、１０２０２のような複数の棉所な督する
。このベクトルの初めは作業域ポインタ（１００００）
からのある特定のオフセラ）（２００）である。したが
って、ベクトルの初めを見出すためには、オフセット（
２００）がオペランド拳レジスタ６５にローＰさね、そ
わから命令”１ｏａｄ　ｐｏｉｎｔｅｒ　ｉｎｔ。

ｗｏｒｋｓｐａｃｅ″がアドレス１０２００をＡレジス
タ内に置く。それはそのベクトルの初めを指す。その後
で、ベクトルの初ぬに関して特定のメモリ場所を見出す
ために”　１ｏａｄ　ｆｒｏｍ　ｖｅｃｔｏｒ　”　オ
ペレーションが用いられ、したがって、作業域ポインタ
脅レジスタ７３０代りにＡレジスタ７１に鞘合わされた
オペランし争レジスタ６５内のオフセットをそれは用い
る。

リテラ、Ｉｆ／　ＩＩ　ｏ−ド（ｌｏａｄ　１ｉｔｅｒ
ａｌン″１ｏａｄ　１ｉｔｅｒａｌ″酪令はオペランド
−レジスタ６５内にあるものはどんなものでもＡレジス
タ７１（評価スタックの１番上）にその葉まロードする
。

第５図を参照して、与えられた任意の命令のｆｌの４ビ
ツトがオペランド・レジスタ嘔にロードされるが、プレ
フイクシング機能な用いることにより、４ビツト以上を
オペランド・レジスタに格納できる。しかし、たとえば
、ＩＯ進表記で６１３のコードを暦する命令は、９１３
をＡレジスタ７１　Ｋ　ロードし、Ａレジスタの以前の
内容をＢレジスタ７２へ桁送りすることを意味する。

飛越しくｊｕｍｐ） ”ｊｕｍｐ”機能はプログラム中で分岐するために用い
られる。現在のプロセスでプロセッサにより次に実行さ
れる命令は、命令ポインタを含んでいるＩＰＴＲレジス
タ６７の内容により指軍される。飛越し命令はオペラン
ド・レジスタ６５の内容を命令ポインタに加え合わせる
。プレフイククング機能を用いることにより、命令ポイ
ンタはそれに加え合わされた値、またはそれから減じら
れた値を有することができて、プログラム中で前方また
は後方へ飛越すことができる。

手続呼出しくｃａｌｌ　ｐｒｏｃｅｄｕｒｅ）”　ｃａ
ｌ　ｌ　ｐｒｏｃｅｄｕｒｅ　’　機ｆｆｐは前記した
″’ｍ０Ｖｅｔ□″手続を用いる。ｃａｌｌ　ｐｒｏｃ
ｅｄｕｒｅ”は次に実行する命令のための１０例のメモ
ＩＪ　ｍＰｋ　（たとえば、第４図のメモリ場所９９９
９）にＩＰＴＲを最初に格納する。次に、その機能は、
”ｃａｌｌ　ｐｒｏｃｅｄｕｒｅ”機能が終了させろね
た後で次に実行すべき命令に対するポインタがロードさ
れているＡレジスタ７１の内容を、命令ポインタ・レジ
スタ６７へ転ｉする。

それから、Ａレジスタ７１に作業域ポインタがロードさ
れる。これに続いて、″ｍｏｖｅｔｏ″手続が基準ポイ
ンタＷＰＴＲを変更して、七〇基進ポインタＷＰＴＲが
現在の作業域内の異なるアドレスを指すようにする。’
ｍｏｖｅｔｏ（）”手続はＷＰＴＲレジスタ７３の内容
を、ｍｏｖｅｔｏに続く括弧の中の内容にセットするも
のである。したがって、”ｃａｌｌｐｒｏｃｅｄｕｒｅ
　（呼出し手Ｍ、）”の後では現在のプロセスのための
同じ作業域内の異なる場所を指す作業域ポインタをシス
テムは有することになり、Ａレジスタ７１に前から含ま
れていた異なる６６令をシステムが実行する準備がされ
たことになる。

ＲＥＴＵＲＮオペレーションの使用により逆のオペレー
ションが行われる。

プロセス実行（ｒｕｎ　ｐｒｏｃｅｓｓ）このオペレー
７ヨｙ　”　ｒｕｎ　ｐｒｏｃｅｓｓ”は１峙の作業域
と１鞘の命令を有するプロセスの構成において一般に使
用される。Ａレジスタ７１には新しいプロセスのための
作業域用の作業域ポインタがロードされ、Ｂレジスタに
は析しいプロセスのための適当な命令ポインタがロード
されてＶする。オペレーション″ｒｕｎ　ｐｒｏｃｅｓ
ｓ”は作業域ポインタから適切にオ、フセットされたメ
モリ内の場所に命令ポインタを格納し、そねかも括弧内
の作業域ポインタを用いて前記手続ＰＲＯＣｒｕｎ（）
を呼出す◇先に説明したよ５に、これは新しＶ３プロセ
スのスケジュールを作成する。すなわち、結合されてい
るリストに〃［シいプロセスを付加する。

休止（ｐａｕｓｅ） ”休止”オペレーションは、１つのプロセスが他のプロ
セスを除外してＡＬＵ　５５を使用することを阻止する
ためにゾログラム中に現れる。このオペレーションはコ
ンパイラによりループ中に挿入さり、ｂ。このオペレー
ションは、現在のプロセスを結合されてＶするリストの
終りに付加し、必要なポインタを格納し、現在のプロセ
スに実行をしばらく休止させ、結合されているリスト上
の次のゾロセスを現在のプロセスにする。評価スタック
の内容をプロセスを摺うことなしに捨てることができる
時にｐａｕｓｅ″が実行されるから、評価スタックの内
容は保留されない。

結合（ｊｏｉｎ） この″ｊｏｉｎ″オペレーションは、たとえば並行プロ
セスが存在する時に用いられ、それらの並行プロセスの
全てが同時刻にプログラム中のある点にあるべきである
ことを意図するものである。元のプロセスＰ（０）につ
いて考えることにする。プログラム中のある点において
そのプロセスＰ（０）は並行側プロセスＰ　Ｉｌｌ　、
　Ｐ　ｉ２１　、　Ｐ　（３）−・Ｐ　（ｎｌに拡がる
。

それらが実行されると、Ａヲ鏝のプロセスＰ（ｎ＋１）
を実行する。しかし、Ｐ（１１８Ｐｆ２＋・・・Ｐ（ｎ
ｌの全てが終るｆではその最後のプロセスは起らない。

″ｊｏｉｎ″オペレーションはこのために用いられるも
のである。カウンタが作業域内で設足され、Ａレジスタ
７１がカウントの格納されるメモリに向けられる。カウ
ントは依然としてアクティブである（終っていない）副
プロセスの数に対応する。各副フロセスは″”１ｏｉｎ
”オペレーションとトモに終る。あるＤＩプロセスがそ
れノ”ｊｏｉｎ”オペレーションに到達した後で、その
副プロセスはカウントを調べる。カウントが零であると
、プログラムはｍｏｖｅｔｏ”手続を用いて最後のプロ
グラムへ勧く。カウントが零でなげれば、カウントはｌ
だけ減少させられ、それから先に述べたようにして副ノ
ｏ　セスは“ｗａｉｔ″させられる。他の副プロセスは
零カウントにｐ″″ｆ′るまで実行される。

Ｃ同期（ｓｙｎｃｈｒｏｎｉｓｅ） ”　５ｙｎｃｈｒｏｎｉｓｅ″オペレーシヨンは並行処
理にとって非常に重壁である。というのは、その”　５
ｙｎｃｈｒｏｎｉｓｅ″オペレーシヨンを使用すること
により２つのプロセスをある時刻に同じ点に置くことが
できるからである。これについては「同じマイクロコン
ピュータ上のプロセス間の通信」の項において第９図を
８照して説明することにする。

簡単に説明すれば、同じチップ上の２つのプロセスＸと
Ｙが、たとえば一方のプロセスが必をとするデータを他
方のプロセスが計算しているために、通信を希望したと
すると、チャネル４０　、４］　、　４２または４３　
（第２図）が用いられる。各プロセスは″５ｙｎｃｂｒ
ｏｎｊｓｅ″オペレーションを有する。

”５ｙｎｃｈｒｏｎｉｓｅ″オペレーシヨンに到達する
最初のプロセスはチャネルを調べる。チャネルのアドレ
スはＡレジ大タフ１にロードされているから、”ｍｅｍ
ｏｒｙ［ＡＲＥＧ］　”がそのチャネルのことを言及す
る。表現式”　ＮＩＬ”は零として認められる所定の基
準のことを指す。第１のプロセスによりチャネルの初め
の部分Ｋ　ＮＩＬが見出されたとすると。

そのプロセスはそれの作業域ポインタをチャネルの第１
の部分に置き、それからそれ自身でスケジュールから外
れる。それでそのプロセスはプロセスＹがそれの”５ｙ
ｎｃ”オペレーションに到達するのを待つ。プロセスＹ
が”　５ｙｎｃ”オペレーションに到達すると、プロセ
スＹは同じチャネルの第１の部分を調べる。そうすると
、　ＮＩＬは見つからないが、その代りにある作業域ポ
インタを見つける。

それに応答してプロセスＹはプロセスＸをスケジュール
する（結合されているリストの終りにそれを加え合わせ
る）。チャネルの第１の部分はＮＩＬに戻る。一般に、
１つのプロセスから他のプロセスへ転送するためのデー
タが置かれる少くとも第２の部分がチャネルに存在する
。また、同期オペレーションは一般に対となって起る。

２つのプロセスにおける第１の″５ｙｎｃ″オペレー７
ヨンハフロセスにデータを待機させ、それから準備が整
った時にそのデータを転送させる。第２０″’　５ｙｎ
ｃ”命令は確認応答を行わせろ。したがって、プロセス
からデータを入力しているプロセスは’　５ｙｎｃ”す
る。データがレディ状態になっていないとｊると、その
データは６待機”する。供給プロセスによりデータがレ
ディ状態にされると、その供給プロセスは受けるプロセ
スをスケジュールし、それから受けるプロセスはデータ
をとる。それから各プロセスによる″５ｙｎｃ″命令が
転送の確認応答をする。データを供給するプロセスによ
る最初の”５ｙｎｃ”は、データを、とる準備が整って
いることを不す。

先に説明したように、このマイクロコンピュータは同じ
マイクロコンピュータにおけるプロセス間、または異な
るマイクロコンピュータにおけるプロセス間の通信を可
能にする。たとえば、１つのプロセスは自動車の走行距
離の測定、第２のプロセスはその自動車の走行距離に対
する燃料消費量の測定ということがある。第１のプロセ
スは入走行距離を表す出力を発生する。第２のプロセス
は燃料消費量に関連するデータを入力として受けるが、
走行距離に対する燃料消費量についての有用な出力を発
生できるようになるためには、走行距離についてのＩＮ
報を得るために＠１のプロセスと又借することも必要で
ある。同じマイクロコンピュータにおける通信を処理す
るプロセスの場合には、ここで説明している例では第２
図にボされているチャネル４０〜４３を通じて通信が行
われる。

このオペレークヨ／には同期オペレーションの使用が含
まれる。その同期オペレークヨンには、機能とオペレー
ションの前記した表からの機能コード１３トオペレー／
ヨン・コード１１より成るプログラム命令を要する。各
チャネル４０〜４３はメモリ内の２つの連続する語場所
より成る。１つの必場所は「プロセス場所」を与え、第
２の語集所は「データ場所」を与える。チャネルは一方
向通信チャネルであって、ある１つの時刻には２つの、
そしてただ２つのプロセスにより共相される。あるアク
ティブ・プロセスＸが同じマイクロコンピュータ上のプ
ロセスｙと通信することを望んだとする〜　と、第９図
ａ〜ｅを参照して後で説明するシＩ−ケンスが行われる
。第１に、プロセスＸはチャネル（４０）のアドレスを
識別し、通信しようと思うデータをそのチャネルのデー
タにロードする。また、プロセスＸは同期オペレーショ
ンのための命令の実行も行う。プロセス場所がデータを
受けることを待っているプロセスｙの作業域ポ４ンタを
有していないとすると、ｌｉ［ＪＪオペレーションを１
プロセスＸのＷＰＴＲをプロセス場所に記録させ、プロ
セスＸをスケジュールから外すためＶＣ”ｗａｉｔ“手
続を使用する。これは第９図すに示されている位置であ
る。今は、プロセスＸはプロセスｙがデータを受ける準
備が整うまで待つ。プロセスｙがデータを受けることを
希望すると、プロセスｙは同期オペレーションのための
命令を実行して、通信チャネル４０がデータを送る準備
が整っているかどうかを調べる。この命令の実行に際し
て、プロセスｙはプロセスＸの作業域ポインタをチャネ
ル４０のプロセス場所に置き、オペレーションのリスト
において述べた同期オペレーションかられ力）るようニ
、１ｉＨＱオペレーションの実行によりｒｕｎ”手続が
プロセスＸの作業域ポインタをチャネル４０かも除去さ
せ、実行を待ってＶｈるプロセスのリストの終りにプロ
セスＸを付は加える。これは第９図Ｃにおける位置であ
る。それからプロセスｙはチャネル４０のデータ場所か
らデータを読出し、それかｌ−＞　１ｉｆｔ　期オペレ
ーションのための別の命令を動作させて、それがデータ
を受けたことを指ホする。

このためにプロセスｙの作業域ポインタがチャネル４０
のプロセス場所にロードされ、プロセスｙを待機させる
。このためにプロセスｙがスケジュールから外され、チ
ャネル４０を第９図ｄ（Ｃボす状態に放置する。プロセ
スＸがその上で待機しているリストがプロセスＸに到達
して、プロセスＸが再びアクティブ状態にされると、い
まプロセスｙの作業域ポインタをチャネル４０のプロセ
ス場所に置く同期オペレークヨンのための別の命令をｆ
ロセスＸが実行し、そのためにプロセスＸの動作を継続
できることになる。それと同時に、プロセスｙがプロセ
スの待機リストの終りに再び付は加えられて、実行の進
備が整うように、Ｘプロセスはプロセスｙに’　ｒｕｎ
″手続を行わせる。そうすると通信チャネル４０は第９
図ｅに不丁状味となり、プロセスＸは継続さｈ１プロセ
スｙはリスト上で待機している。このようにして、”　
ｈａｎｄｓｈａｋｅ　”オペレーションを行っている両
方のプロセスにヨリ通信が同期される。”　ｈａｎｄｓ
ｈａｋｅ”オペレーションにおいては、両方のプロセス
がオペレーションを同期させるために２つの命令を実行
する。それら２つの命令のうちの一方はプロセスをスケ
ジュールから外し、スケジュールから外されない方の通
信プロセスから適切な信号が受信された時に、スケジュ
ールから外された方のプロセスだゆがリストへ戻される
。

次に、第１Ｏ図を参照して、同じマイクロコンピュータ
上で２つの通信プロセスを実行するために必萼なプログ
ラムと命令クーケンスの特殊な例について説明すること
にする。これは自動車の走行距離と燃料消費給を測定す
るための、先に述べた２つの例を不すものである。マイ
クロコンピュータ１７０はそれのメモリ域に、変数″ｒ
ｏｔａｔｉｏｎｓ”をカウントする第１のプロセスのた
めの第１の作業域１７１と％変数”ｍ１ｌｅｓ″をカウ
ントする第２のプロセスのための第２の作業域１７２と
を有する。

作業域１７１は語鳩所１７３を有し、この飴場所にはｒ
ｏｔａｔｉｏｎ”と呼ばれる入力チャネル１７４のアド
レスが含まれる。その人力チャネルは、外部の回転極Ｌ
ｌｌ１８器（図示せず）から各車輸謙）転数についての
メツセージを受けるように構成されている直列リンクの
一部を構成する。作業域１７１は別の語場所１７５も有
する。この飴場所１７５にはチャネル”ｍ１ｌｅ”と呼
ばれる２語メモリ・チャネル１７６のアドレスが含ずれ
る。この場合には、このメモリーチャネル１７６は、車
輪の１０００　ＩＯ１転ごとに１ｍ１ｌｅの走行を示す
作業域１７１のプロセスからの出力を受ける。

この第１のプロセスに対するＯＣＣＡＭＣＣＡ相いるプ
ログラムは次の通りである。

Ｌ　　ＶＡＲｒｏｔａｔｉｏｎｓ： ２、　　　ＷＨＩＩＪ　　ＴＲＵＥ ３、　　　　５ＥＱ ４、　　　　　　ｒｏｔａｔｉｏｎｓ　：＝Ｑ５、　　
　　　　ＷＨＩＬＥ　　ｒｏｔａｔｉｏｎｓ＜１０００
６、　　　　　　　　　　８ＥＱ ７、　　　　　　　　　　　　ｒｏｔａｔｉｏｎ’ｉ’
ＡＮＹＢ、　　　　　　　　　　　　ｒｏｔａｔｉｏｎ
ｓ　：＝ｒａｔａｔｉｏｎｓ＋１９、ｍｉ　ｌｅ　！　
ＡＮＹ 行番号はこのプログラムの構成部分ではないが、説明を
容易にするためにつげた。１行目は存在する変数を宣言
する。その変数は”ｒｏｔａｔｉｏｎｓ”と呼ばれる。

２行目は、条件ＴＲＵＥが常に具であるから、終りの無
いループである。零回転からスタートす７）（４行目）
。７行目ではｒｏｔａｔｉｏｎ”という名前のチャネル
からの入力を待つ。１が受けられると、変数”　ｒｏｔ
ａｔｉｏｎｓ″が１だけ増加させられる。最後には１０
００回転となるから、５行目は偽となる。そうすると６
．７．８行目はスキップされ、９行目で”ｍ１ｌｅ”と
いう名のチャネルへ１つのデータが出力される。

そわ、らのＯＣＣＡＭ文がコンパイラにより下記のよう
ｒｊ機械命令に変換される。

命令シーケンス　　　　　ＤＣＣＡＭ言語によるプログ
ラム機能 コード　　　データ ＶＡＲｒｏｔａｔｉｏｎｓ： ンＩＨＩＬＥ　ＴＲ１ＪＥ ＥＱ この機械命令の表においても行番号は説明の便宜上つげ
たものである。１，４．２１行はプログラム中における
単なる参考場所である。２行目においてｆ［ＯをＡレジ
スタ７１にロードする。３行目でＡレジスタ内のデータ
を作業域に格納する。命令データ部分はＯであるから、
このプロセスのための基準アドレスからのオフセットは
ない。したがって、作業域ポインタ・レジスタ７３はい
まは作業域ポインタＷＰＴＲを含む。この作業域ポイン
タはメモリ内の、変数″ｒｏｔａｔｉｏｎｓ”のために
０が格納されている基車アドレスを指す。５行目で作業
域からＡレジスタ７１にロードする。命令のデータ部分
（その命令はオペランド・レジスタ砺にロードされる）
はＯであるから、作業領域の基準アドレスＷＰＴＲから
のオフセットは０である。６，７．８行目において【０
進値１０００を加える。命令のデータ部における４つの
２進ビツトな剛いて１０進数の１０００を８丁ことはで
きないから、１０進数１０００を加えるためにはプレフ
イクシング幸オペレークヨンを必要とする。そこで機能
コードＭ（ｐｆｉｘ）が用いられる。１０進数１０００
は２進数では１１１１１０１０００で表される。これに
は１０ビツトを心安とするが％標準命令のデータ部は４
ビツトであるから、この値をオペランド・レジスタにロ
ードするためには３つのステップを必要とする。８行目
を１”１ｏａｄ　１ｉｔｅｒａｌ″機能のためのコード
を含むから、この時には、Ａレジスタ７１には１０００
の２進値が含まれる。これによりＡレジスタの内容（０
である）がＢレジスタ７２へ転送させられる。

９行目では間接機能、すなわちオペレーション”ｇｒｅ
ａｔｅｒ　ｔｈａｎ”が呼出されろ。これによりレジス
タＡとＢの内容が比較される。Ｂレジスタの内容がＡレ
ジスタの内容より大きくなければ、このオペレーション
はＦＡＬＳＥ（０）となる。

１０行目は”　ｊｕｍｐ　ｎｏｎｚｅｒｏ”オペレーシ
ョンである。９行目のオペレー７ヨ／の結果が真である
とすると、Ａレジスタの内容が非零ｆ１塚にセットされ
、［０行目から９行だけＡｌｌへ飛越しが行われる。

これはコードのデータ部における数字９で下されている
。これによりプログラムは２１行目まで前へ飛越す。２
１行目は出力部である。１０００回転がまだカウントさ
れていないと仮定すると、矢に［１行目が実行される。

１］行目では、作業ＴＩ＆機能からのロードは＋１のオ
ペランドな有する。このことは、基準アドレスｆＪ）ら
のオフセットが＋１であることｌｊｃ味する。このメモ
リ・アドレスにおいて千ヤネルｔ″ｒｏｔａｔｉｏｎ″
のアドレスが見出され、このアドレスは作業域からＡレ
ジスタ７１にロードされる。１２行目では同期オペレー
ションが行われる。

１３行目ではチャネル”　ｒｏｔａｔ　ｉｏｎ”のアド
レスが再びロードされ、１４行目では再び同期が行われ
て入力オペレーションが終了される。こりＦ／ｆ’ｉ単
な例においてはデータは転送さｆ″Ｉない。１５行目で
は作芸域にある変数、オフセット０、がＡレジスタに　
　　　□ロードされる。すなわち、“ｒｏｔａｔｉｏｎ
ｓ　’ｌの現在の値がＡレジスタヘロードされる。１６
行目においては、データ１１ｎ１がＡレジスタの内容へ
そのママ加え合わされる。１７行目では、Ａレジスタの
内容が０に等しいオフセットで作業域内に格Ｗ１される
。

したがって、チャネル″ｒｏｔａｔｉｏｎ”からのデー
タの受けとりに応じて変数”　ｒｏｔａｔｉｏｎｓ”が
増加させられたことになる。１８行目は休止オペレーシ
ョンであって、医のプロセスを実行させ、この現在のプ
ロセスをリストの末尾に加える。このプログラムのこの
点においてはＡレジスタ７１とＢレジスタ７２の内容は
プロセスにはｌｊＪ連していないことに注意されたい。

１９行目と加行目においては負のゾＶフィックス機症を
用いて後方への池越しが実行される。ｎ行目においては
、基準場ｎｒから２場所だけオフセットされている作業
域の内容がロードされる。これはチャネル”ｍ１ｌｅ″
のアドレスであって、七′ＦＬはＡレジスタヘロードさ
れる。お行目においては同期オペレーションが行われる
。５行目で行われる別の”５ｙｎｃ”オペレーションに
より出力が完了させられろ。訪行目において別の休止が
挿入されて、次のプロセスをスケジュールに加え、この
プロセスを結谷されているリストの末尾に加える。υ行
目とｎ行目においては負のプレフイクシングを用いて倭
力への飛越しが行われる。

変数”ｍ１ｌｅｓ”に関する第２のプロセスは作業域１
７２を使用する。この作業域１７２は’ｍ１ｌｅ”チャ
ネル１７６を含む諸堤所１７７を有する。”ｍｊｌｅ″
チャネル１７６は作業域１７２のプロセスへ入力を与え
るために柑いられる。別の語場所１７８が第２の入力の
アドレスを有する。この第２の入力は、この場合にシエ
、約３．９ｔ（１ガロン）の燃料が消費されるたびに外
部の燃料計からのメツセージを受けるように構成された
直列リンクの部分を形成する、“ｆｕｅｌ”チャふルと
呼ばれるチャネル１７９である。

作業域１７２は別の飴堤所１８０も有する。この語場所
１８０は、燃料の最後の約３．９ｔ（１ガロン）が消費
される間に走行した距離を出力するように構成された直
列リンクの部分を形成する“ｃｏｎｓｕｍｐｔｉｏｎ″
チャネルと呼ばれる出力チャネル１８１のアドレスを有
する。明らかに、走行距離数を示すメツセージをチャネ
ル１７６を介して得るためには、作業域１７２内におけ
るプロセスは作業域１７１におけるプロセスと通信する
必要がある。作業域１７２におけるプロセスのための命
令シーケンスとプログラムは次の通りである。

命令シーケンス　　　　　　　　ＯＣＣＡＭによるプロ
グラムコード　　　データ ＥＱ Ｌｌ＝ ｌｄｌ　　Ｏ６０ｍ１ｌｅｓニー０ ｓｔｖｏ　　　　１　０　−　　　１１工ＬＥ　ＴＲＴ
ＪＥＬ２！　　　　　　　　　　　　　　　　　ＡＬＴ
ｌｄｗｌ　　　　Ｏ１ｍ１ｌｅ？Ａ？ＪＹ：Ｌｄｖ０４
０ ０ｐｒ　　ｅｑＺ　　１３　１ ｊｎｚ１３９９ ｄｗｌｏｌ ｏｐｒ　　５ｙｎｃ　１．３　　：Ｌ１ｄｗ１０１ ｏｐｒ　　５ｙｎｃ　：Ｌ３　１：Ｌ Ｍｗ　　ＯＯＯｍ１１ｅｓ：＝ｍｉｌｅｓ　＋　１ｄｌ
１７１ Ｓ・噌　０　　１０ ｐｆｉｘ　　　　：ｔ、４１ ｊ　　　Ｌ４　　８　０ 命令シーケンス（続き）　　　　　　　ＯＣＣＡＭによ
るプログラム（続き）機能 コード　　　データ Ｌ５Ｘ　　　　　　　　　　　− １ｄｗ　　２　　　０　２　　　　ｆｕｅｌ？ｊＷＹｄ
ｖ０４０ ｏｐｒ　　ｅｑｚ　　１３　１ ｊｎｚ　　Ｌ４　　９　１２ ｄｗ２０２ ｏｐｒ　　５ｙｎｃ　　１３　１１ ｄｗ２０２ ｏｐｒ　　５ｙｎｃ　　１３　１’Ｉ ＥＯ １ｄｗ　　３　　　０　３　　　　　ｃｏｎｓｕｍｐｔ
ｉｏｎ　！　ｍ１１ｅｓ：ＬｄｗＯＯＯ ｓｔｖ１５＋１゜ ｏｐｒ　　５ｙｎｃ　　：Ｌ３　１１ ｄｗ３０３ ｏｐｒ　　５ｙｎｃ、　１３　１１゜ １ｄ１０　　　６　０　　　　　ｍ１ｌｅ引＝Ｏｓｔｗ
　　ＯＩ　　Ｏ ソロ ｏｐｒ　　ｐａｕｓｅ　１５　９ ｎｆｉｘ　　　　　１５　１ ｊ　　Ｌ２　８０ 異なるマイクロコンピュータ上の 相互に接続されたマイクロコンピュータのネットワーク
が！１１図に示されている。第１１図には４台のマイク
ロコンピュータが示されている。このネットワークは要
求に応じて二次元または三次元に拡張できることがわか
るであろう。各マイクロコンピュータの構造は類似して
おり、２本の一方面ワイヤ１８５　、１８６により別の
マイクロコンピュータの直列リンクに相互に接続される
。各ワイヤ１８５　、１８６は１台のマイクロコンピュ
ータの出力ビン２７と、他の１台のマイクロコンピュー
タの入力ビン２６の間に接続される。ワイヤ１８５　、
１８６はそれら２本のビンとビンの間の接続だけに使用
されるのであって、他のマイクロコンピュータまたはメ
モリとの接続に共用されるものではない。種々のマイク
ロコンピュータの間の通信は、同一の同期オペレーショ
ン・クーケンスを用いて全体トして類似のやり力で行わ
れる。これについては第２、１１．１２．１３図を参照
して説明する。チャネル４０（第２図）の代りに、直列
リンクは入力チャネル４５と出力チャネル４６を有する
。各チャネルはプロセス・レジスタ４７とデータナレジ
スタ４８・より成る。

それらのレジスタレエメモリψチャネル４０〜４３のだ
めの詔場所と同じやり方でアドレスできる。しかし、そ
れらのレジスタは制御ロジック間により動作させられる
。この開開１０シックにつＶｌては第１５．１６図を参
照して説明することにする。

２台のマイクロコンピュータの間の直列リンクを通じて
データが送られる時は、そのデータは第１３ａ、　１３
ｂ図に示されているようなパケットの形で直列に送られ
る一連のデータ列の形をとる。データパケットは第１３
ａ図に示すような形な有し、出力ビンｎにより入力ピン
がへ送られる。データパケットは値が１である２つの連
続するビットで始まり、その後に１６個のデータφビッ
トが続き。

値が００ストツプ拳ビツトで終る。第１３ｂ図に示され
ている確認応答パケットが、データパケットを受けるマ
イクロコンピュータの出力ビン茨から。

データパケットを送るマイクロコンピュータの入力ビン
がへ送られる。確認応答パケットは情が００スタート会
ビツトと、その後に続＜　ｆｉｉ　カＯのストップ−ビ
ットより成る。４！ｒＷ列リンクの出力１「ｉ］餌餌口
０シツク、各出力ピン訂がデータパケットまたは確認応
答パケットを送らない時に１直が００ビツトを連続して
送るように出力ビンｎを構成するから、入カビ／２６が
ノぞケラトの１スタート・ビットを受けるまでは入力割
引（ロジックは入カビ７２６上の全ての信号を無視する
。

入力チャネルまたは出力チャネルのプロセス・レジスタ
がプロセスの作業域ポインタを保持している時は、ＣＰ
Ｕ１２がプロセスの作業域ポインタを実行を待っている
リストに加え合わせることによりそのプロセスをスケジ
ュールするように、制菌ロジック（資）は要求（入力要
求または出力要求と呼ばれる）を発生してＣＰＵ　１２
へ与えることができる。

同期ロジックｌＯは、直列リンクからの各要求信号を調
べるためにＣＰＵ　１２により使用されるセレクタを発
生する。“ｗａｉｔ”手続の実行によりアクティブ・プ
ロセスがスケジュールから外された時は、直列リンクか
らの要求があるかどうかをＣＰＵ　１２は調べる。もし
いくつかの外部要求があれば、ＣＰＵ１２はリスト上の
次のプロセスを実行する前に、それらの要求の全てを順
次サービスする。その要求を発生したチャネルのプロセ
ス・レジスタに保持されているプロセスをスケジューリ
ングすることによりＣＰＵ１２は要求をサービスし、プ
ロセス・レジスタ４７を零にリセットする。リンク５内
の入力チャネルまたは出力チャネルのプロセス・レジス
タ４７は、そのチャネルが通信を実行する用意ができた
時に、特殊な値ＲＥＡＤＹを含む。同期オペレーション
は手続”ｒｕｎ”を行わせる。その手続”ｒｕｎ″によ
り特殊な値ＲＥＡＤＹを検出し、あるプロセスをスケジ
ューリングする代りに、リンク内の制御ロジック（資）
の動作を停止させる。リンク内の制菌ロジックはチャネ
ル上で同期オペレーションを実行できる。その同期オペ
レーションはチャネルのプロセス場所をテストする。値
が零であるとすると、それはその値を特殊な値ＲＥＡＤ
Ｙで置キ換え、プロセス・レジスタ上のプロセスにより
ひき起される同期オペレーションがその値を零にリセッ
トするまで待つ。そうでなげれば、前記しタヨウにプロ
セス・レジスタ内のプロセスをスケジュールするために
それはＣＰＵ　１２のための豊水を発生し、それからＣ
ＰＵ　１２はプロセス・レジスタの値を零にリセットす
る。その結果、別のプロセスに同期させるために同期オ
ペレーションが用いられるのと同じやり方で、プロセス
は制御ロジック５０に同期させるために同期オペレーシ
ョンをｆ用できる。

リンク２５内の出力制用１０ジヅク５０は、出力チャネ
ル内のゾロセス・レジスタを用いてプロセスとの同期を
まずとり、それから出力チャネル内のデータ・レジスタ
からのデータノぐケラト中のデータを出力ピン２７（第
２．１１図）を通じて送り、入力ピンあ上で確認応答Ａ
ケラト信号を待ち、それから出力チャネル内のプロセス
−レジスタを再び用いてプロセスに同期させる。出力１
同萌１０シツクはこのオペレーションをくり返えし実行
する。リンク内の入力制（至）（ロジックは入力ピン２
６からのデータが入力チャネル内のデータ・レジスタに
到達することをまず待ち、それから入力チャネル内のプ
ロセス・レジスタを用いてプロセスに同期させ、次に入
力チャネル内のプロセス・レジスタヲ用いてプロセスに
魯び同期させ、それから確認応答パケット信号を出力ビ
ンｎへ送る。入力制叫１０シックはこのオペレーション
をくり返えし実行する。

以下の説明においては、第１１図に示されているマイク
ロコンピュータｌにより動作させられるプロセスＸがデ
ータを直列リンクな介して、マイクロコンピュータ２に
より動作させられるプロセスｙへ出力することを望んで
いると仮定する。この出力を行うために、プロセスＸは
出力すべきデータを出力チャネルのデータ・レジスタ１
８７に格納し、プロセス・レジスタ１８８で同期オペレ
ーションを実行して、ピンｎを介してのデータの伝送を
１負列リンクに開始させる。それからプロセスは同じプ
ロセス・レジスタ１８８について別の同期オペレーショ
ンを実行して、マイクロコンピュータ１の入力ピンあを
介しそ確認応答・ぞケラトが受けろれるまで待つ。確認
応答パケットは、マイクロコンピュータ２により動作さ
せられるプロセスｙがデータを入力したことを意味する
。入力するために、プロセッサｙはマイクロコンピュー
タ２の入力チャネルのプロセス・レジスタ１８９につい
て同期オペレーションの実行して、データ・パケットが
マイクロコンピュータ２のピン２６かう到達することを
待つ。それからプロセスｙはデータ・レジスタ１９０か
らデータをとり、別の同期“オペレーションを実行して
、マイクロコンピュータ２の出力ビン２７から確認応答
信号を送信させる。

第１２図は、プロセスＸとｙが直列リンクを介して通信
する時に起る典型的なオペレーション・シーケンス中に
おけるプロセス・レジスタ１８８゜１８９の内容を順欠
示すものである。参照番号１８８ａ〜１８８ｅ　、　１
８９ａＳ１８９ｅはそれぞれプロセスｌルジスタ１８８
　、１８９．０内容の引き続状態を表すものである。最
初に、プロセスＸはマイクロコンピュータ１の出力チャ
ネルをアドレスし、出力すべきデータをデータ・レジス
タ１８７にロードし、出力プロセス・レジスタ１８８に
ついて同期オペレーションを行う。直列リンクが出力を
発する用慧が整っていることを示″ｆ特殊なＩ＋ｌＷ　
ＲＥＡＤＹ　１８８ａをプロセス・レジスタ１８８が含
んでいると仮定すると、同期オペレーションによりプロ
セス・レジスタ１８８の値が零（ＮＩＬ）　１８８ｂに
リセットされる。その結果、制ｒｆＡｌロジックはデー
タＱレジスタ１８７かうのデータを、１本のワイヤ接続
１８５を介してマイクロコンピュータ２の入力データ・
レジスタ１９０へ送らせる・。プロセスｙが入力をまだ
待っていないとすると、マイクロコンピュータ２内の制
御ロジックがプロセスφレジスタ１８９の値をＮＩＬ１
８９ａからＲＥＡＤＹ　１８９　ｂへ変えて、データが
受けられることを示す。次ｌＣ，プロセスｙがプロセス
・レジスタ１８９について同期オペレーションを行う。

そうするとプロセス・レジスタ１８９の値がＲＦＪＡＤ
１８９ｂからＮＩＬ　１８９ｃに変えられる。マイクロ
コンピュータ２が確認応答信号をマイクロコンピュータ
１へ送り用意が整っていると仮定すると、制御ロジック
はプロセス・レジスタ１８９の値をＲＥＡＤＹ１８９ｄ
へ戻す。それからプロセスｙは入力チャネルのデータ・
レジスタ１９０かもデータをとり、プロセス・レジスタ
１８９について別の同期オペレーションを実行する。そ
うするとプロセス・レジスタ１８９がＮＩＬ１８９ｅに
リセットされる。その結果、制御ロジックは確認応答信
号を１つのワイヤ接続１８６を介して送る。この確認応
答信号は、プロセスＸを動作させるマイクロコンピュー
タ１の入力ビン２６により受けられる。確認応答信号を
受ける前にプロセスＸが第２の同期オペレーションを実
行すると仮定すると、プロセスＸは手続″ｗａｉｔ”に
よりスケジュールから外され、それの作業域ポインタが
プロセス・レジスタ１８８　（１８８りに格納される。

確認応答パケットが受けられると１．直列リンクの制御
ロジックが、プロセスＸをスケジュールすることをマイ
クロコンピュータ１１／）ＣＰＩＪＫ求める要求を発生
し、プロセス・レジスタをリセットする。この要求は、
現在のプロセスがスケジュールから外されるとマイクロ
コンピュータ１０ＣＰＨにより直ちにサービスされ、Ｃ
ＰＵはプロセスＸをリストの末尾に加えて、プロセス・
レジスタをＮＩＬ（１８８ｄ）にリセットする。そうす
ると制御ロジックはプロセス・レジスタヲＲＥＡＤＹ（
１８８ｅ）にリセットすることにより、リンクが更に出
力する用意が整ったことを示す。そのためには列リンク
は、第１２図のシーケンスに示されているように。

通信が行われる前と同様になって１次の通信を行う用意
を整える。

第１４図は、第【１図を参照して先に説明したプロセス
の２つのマイクロコンピュータについての動作を示す。

しかし、この場合には、回転数を数えるための作業域１
７１がマイクロコンピュータ１９１にあり、距離をカウ
ントするための作業域１７２は別のマイクロコンピュー
タ１９２にある。それらのマイクロコンピュータ１９１
　、１９２はそれぞれの直列リンク５により相互に接続
される。チャネル”ｍ１ｌｅ”１７６ａがマイクロコ・
ンピュータの１９１の直列リンクの出力チャネルを形成
し、チャネル”ｍ１ｌｅ”１７６ｂがマイクロコンピュ
ータ１９２の直列リンクの入力チャネルを形成する。第
１４図において２つのプロセスを動作させるために使用
される命令シーケンスとプログラムは、各プロセスによ
り使用されるチャネル”ｍ１ｌｅ”のアドレスが、メモ
リ内のチャネルではなくて直列リンクのチャネルのアド
レスであることを除き、第１Ｏ図を参照して説明したも
のに全体として類似する。

リンク制御ロジックについての説明 次に、第１５．１６図を参照して、直列リンクの入力チ
ャえルと出力チャネル用の制御ロジック刃（第２図）に
ついて詳しく説明する。第１５図は出力チャネル４６用
の制御ロジックを示し、第１６図は入力チャネル４５用
の制御ロジックを示す。

出力するために、リンクの制御ロジック５０（第２図）
が出カプロセスφレジスタ４７を用いてプロセスにまず
同期してから、出力データ・レジスタ４８かものデータ
をビンｎへ送り、それからピン加からの確認応答信号を
待ち、次に出力プロセス・レジスタ４７を再び用いてプ
ロセスに同期する。制御ロジック（資）はこのオペレー
ションを＜す返工し行う。

入力するために、リンクの制御ロジック５０（第２図）
は、入力ピン拠からデータが到達することをまず待ち、
そのデータを入力データ・レジスタ４８へ送り、それか
ら入力プロセス・レジスタ４７（第１６図）を用いてプ
ロセスと同期し、次に入力プロセス・レジスタを用いて
プロセスと再び同期し、その後で確認応答信号をビンｎ
へ送る。制御ロジック□□□はこのオペレーションなく
り返えし行う。

出力と入力のプロセス・レジスタ４７によりとられる値
は、プロセスも制御ロジックも同期を待っていないこと
を示すＮＩＬと、制御ロジックが同期を待っていること
を示すＲＥＡＤＹのことがあり、あるいは同期を待って
いるプロセスの作業域ポインタとすることもできる。

１１ンクにおいては、各プロセス・レジスタ４７と各デ
ータ・レジスタ４６がアドレス・デコーダ１９３を介し
てパス１６へ接続される。ノセス１６はアドレス・デー
タおよび制御のための信号？ｍな含む。制御には″’ｗ
ｒｉｔｅ″信号と、’　ｒｅａｄ”信号と、”　ｂｕｓ
ｙ”信号とを含む。”　ｂｕｓｙ”信号はＣＰＵとリン
ク制御ロジックが、プロセス・レジスタの頭を同時に変
えようとしないようにするために用いられる。

リンク内の各プロセス−レジスタ４７は、プロセス−レ
ジスタ内の値がＲＥＡＤＹ　、　ＮＩＬまたは作業域ポ
インタのいずれであるかを調べるためのロジック１９４
を含む。

出力データーレジスタ４８（第１５図）はアントゲ−ト
１９５とオアゲート１９６を介して出力ビンａに接続さ
れる。入力データ・レジスタ４８（第１６図）が入力ピ
ン２６に＠結される。

リンク内の各プロセス・レジスタには要求ラッチ１９７
が組合わされる。ＣＰＵがＷＡＩＴ手続を実行する時は
、全ての要求ラッチの状態が常にテストされる。ある要
求ラッチがセットされたとすると、対応するプロセス・
レジスタに保持されている作秦域ポインタを有するプロ
セスが、それの作業域ポインタをリストの末尾に加える
ことによりスケジュールされ、る。ＣＰＵがプロセス・
レジスタニ書き込む時には要求ラッチは常にクリアされ
る。

このリンクを介して行われるデータの入力と出力は４状
暢マシン２８２　、２８３　、２８４　、２８５により
制菌される。谷状帖マシンは現在の状態を保持するため
の状ゆレジスタと、プログラム司ｔｉＰｆｘｏ）ツク・
アレイとより成る。このプログラム円曲なロジック・ア
レイは状帖レジスタの値と、状帖マクンへの入力信号と
に応答して出力信号の所定のパターンと、状態レジスタ
のための新しい値を発生する。リンクを通って送られる
ビットをカウントするためにカウンタ２８６が用いられ
、リンクを通って受けられるビットをカウントするため
に別のカウンタ２８７が中いられる。

入力および出力のチャネル制飢器とデータ状吠マクンは
下記のような入力と出力を有する。入力または出力の名
称は信号の目的を下すものである。

出力制御状態マシン２８５ （第１５図） 参照番号　信号名　　　　　目　　　釣人カニ ２００　　　Ｍｂｕｓｙ　　　　　メ％ｌＪｚ”ス使用
中２０１　　　　Ｒｅ５ｅｔ　　　　　Ｔｒａｎｓｐｕ
ｔｅｒリセット２０２　　　　Ｐｒｅｇｒｅａｄｙ　　
ゾロセス−レジスタ＝ＲＥＡＤＹ２０３　　　　Ｐｒｅ
ｇｎｉ五　　　プロセスｍレジスタ＝ＮＩＬ出カニ ２１０　　５ｅｔｒｅｑｕｅｓｔ　　　ＣＰＵ要求セッ
ト２１１　　　Ｄａｔａｇｏ　　　　７’　−夕伝送開
ｌＡ３２１２　　８　ｅ　ｔｐｒｅｇｒｅａｄｙ　　プ
ロセス俸レジスタをＲＥＡＤＹにセット ２１３　　　ＳｅｔＰｒｅｇｎｉｌ　　　プロ上Ｘ−レ
ジスタをＮＩＬにセット ２６５　　　Ａｃｋｔａｋｅｎ　　確認応答の受信確認
出力データ状６７７７２８４ （第１５図） 参照番号　信号名　　　　目　　釣 人力 ２０１　　　　Ｒｅ５ｅｔ　　　　　ＴｒａｎＡｐｕｔ
ｅｒリセット２１１　　　Ｄａｔａｇｏ　　　デー１　
伝送Ｈ’ｊｂ２６１　　　Ａｃｋｇｏ　　　　確認応答
伝送開始出力 ２２３　　０ｎｅｏｕｔ　　　　出力ビンを１にセット
する２０５　　　Ｄａｔａｇｏｎｅ　　データ伝送終了
２６０　　　Ａｃｋｇｏｎｅ　　　確認応答０）伝送終
了入力チャふル制闘状帽マクン２８３ （第１６図） 参照番号　信号名　　　　目　　釣 人カニ ２００　　　Ｍｂｕｓｙ　　　　メモリパス使用中２０
１　　　　Ｒｅ５ｅｔ　　　　　Ｔｒａｎｓｐｕｔｅｒ
リセット２６２　　　ＤａｔａＲｅａｄｙ　　ピンカラ
受けたデータ２４２　　　Ｐｒｅｇｒｅａｄｙ　　プロ
セス・レジスタ＝　ＲＥＡＤＹ２４３　　　　Ｐｒｅｇ
ｎｉ　ｌ　　　　プロセス−レジスターＮＩＩ。

２６０　　　Ａｃｋｇｏｎｅ　　　確認応答伝送終了出
カニ ２２０　　５ｅｔｒｅｑｕｅ８ｔ　　　Ｃｐｕ要求セッ
ト２６１　　　Ａｃｋｇｏ　　　　確認応答の伝送開始
２６３　　　Ｄａｔａｔａｋｅｎ　　データ受信確認（
第１６図） 参照番号　信号名　　　　目　　釣 人カニ ２０１　　　　Ｒｅ５ｅｔ　　　　　　’ｐｒａｎｓｐ
ｕｔｅｒリセット２３０　　　Ｄａｔａｉｎ　　　　ビ
ンカ５　（１）データ２３１　　　（：ｏｕｎｔｚｅｒ
ｏ　　ビット・カウントが零か否か判定 出カニ ２４０　　　Ｌｏａｄｃｏｕｎｔ　　　ビット１カウン
タを受けるべきビットの数にセット ２４１　　　Ｄｅｃｃｏｕｎｔ　　　ビット会カウンタ
を１だけ減少 ビットをとる ２　４５　　５ｅｔａａｔａｒｅａａｙ　　データ受信
終了２４６　　８　ｅｔａｃｋｒｅａｄｙ　　確認応答
受信終了各状態マシンのシーケンスについて、各マシン
の現在の状態、次の状態、入力、出力について以下に説
明する。

どのような状態においても、「出力」欄に記載されてい
る出力は１で、他の出力は０である。

「入力」欄に記載されている入力を除き５全ての入力は
無視される。記号＼／、／＼および△はそれぞれプール
代数の演算のａｎｄ　、　ｏｒ　、　ｎｏｔを下すもの
である。

／ 出力制御状態マシン２８５ 状態　　　入力　　　　　　　出力　　　次の状態ａｎ
ｙ　　　　Ｒｅ５ｅｔ　　　　　　　ＳｅｔＰｒｅｇｎ
ｉｌ　　５ｙｎｃｌｓｙｎｃｌ　　　Ｍｂｕｓｙ　　　
　　　　　　−５ｙｎｃｌｓｙｎｃｌ　　　（八Ｍｂｕ
ｓｙ）ハＰｒｅｇｎｉｌ　　ＳｅｔＰｒｅｇｒｅａｄｙ
　ｇｙｎｃｒｅｑｌｓｙｎｃｌ　　　（ΔＭｂｕｓｙ）
／＼Ｐｒｅｇｗｐｔｒ　５ｅｔｒｅ＋７ｕｅｓｔ　　５
ｙｎｃｒａｑｌｓｙｎｃｒｅｑｌ　　　ΔＰｒｅｇｎ土
’　　　　　　　　　　　　　　　　−５ｙｎｃｒｅｑ
ｌｓｙｎｃｒｅｑｌ　　Ｐｒｅｇｎｉｌ、　　　　　　
　　−ｇｅｎｃｌｌｓｅｎｄｌ　　　ΔＤａｔａｇｏｎ
ｅ　　　　　Ｄａｔａｇｏ　　　　５ｅｎｄｌｓｅｎｄ
ｌ　　　Ｄａｔａｇｏｎｅ　　　　　　　　　　　　５
ｅｎｄ２ｓｅｎｄ２　　　Ｄａｔａｇｏｎｅ　　　　　
　　−５ｅｎｃ１２ｓｅｎｃｉ２　　　ΔＤａｔａｇｏ
ｎｅ　　　　　　　−ｗａｉｔａｃｋ１ｗａｉｔａｃｋ
２　　ＡＡｃｋｒｅａｄｙ　　　　　　　　　　　　ｓ
ｙｎｃ２ｇｙｎｃ２　　　Ｍｂｕｓｙ　　　　　　　　
　−５ｙｎｃ２ｓｙｎｃ２　　　（ΔＭｂｕｓｙ）／％
Ｐｒｅｇｎｉｌ　　ＳｅｔＰｒｅｇｒａａｄｙ　５ｙｎ
ｃｒｅｑ２ｓｙｎｃ２　　　（ΔＭｂｕｇｙ）　／＼Ｐ
ｒｅｇｗｐｔｒＳｅｔｒｅｑｕｅＢｔ　　５ｙｎｃｒｅ
ｑ２ｓｙｎｃｒｅｑ２　　ΔＰｒｅｇｎｉｌ　　　　　
　　−５ｙｎｃｒｅｑ２ｓｙｎｃｒｅｑ２　　Ｐｒａｇ
ｎｉｌ　　　　　　　　−ｓｙｎｃｌ出力データ状態マ
シン２８４ 状態　　　入力　　　　　　　出力　　　次の状態ａｎ
ｙ　　　　　　Ｒｅ５ｅｔ　　　　　　　　　　　　　
　−１ｄｌｅｉｄｌｅ　　　（ΔＤａｔａｇｏ）へ（Ａ
ｃｋｑｏ）　　−１ｄｌｅ土ｄｉｅ　　　　　　　Ａｃ
ｋｇｏ　　　　　　　　　　　　　　　　０ｎｅｏｕｔ
　　　　　　　　ａｃｋｆｌａｇｉｄｌｅ　　　　（Δ
Ａｃｋｇｏ）／＼Ｄａｔａｇｏ　　０ｎｅｏｕｔ　　　
　ｄａｔａｆｌａｇａｃｋｆｌａｇ　　　−−ａｃｋｅ
ｎｄＳｈｉｆｔｏｕｔ Ｄａｔａｏｕｔ ａｃｋｅｎｄ　　　ΔＡｃｋｇｏ　　　　　　　　　　
　　　　１ｄｌｅ入力制御状態マシン２８３ 状態　　　入力　　　　　　　出力　　　次の状態５ｙ
ｎｃｌ　　　Ｍｂｕｓｙ　　　　　　　　　−ｇｙｎｃ
ｌｓｙｎｃｒｅｑｌ　　Ｐｒｅｇｎｌｌ　　　　　　　
　−５ｙｎｃ２ｓｙｎｃ２　　　Ｍｂｕｓｙ　　　　　
　　　　−５ｙｎｃ２ｓｙｎｃ２　　　（ΔＭｂｕｓｙ
）／＼Ｐｒｅｇｎｉｌ　　ＳｅｔＰｒｅｇｒｅａｄｙ　
５ｙｎｃｒｅｑ２ｓｙｎｃ２　　　（ＡＭｂｕｇｙ）　
／　％Ｐｒｅｇｗｐｔｒ　５ｅｔｒｅｑｕｅｓｔ　　５
ｙｎｃｒｅｑ２ｒｅｃｅｉｖｅ２　　　ΔＤａｔａｒｅ
ａｄｙ　　　　　　　　　　　　　　　−ａｃｋｓｅｎ
ｄｌａ、ｃｋｓｅｎｄ２　　　ΔＡｃｋｇｏｎｅ　　　
　　　　　　　　　　　　　−ｒａｃｅｉｖｅｌ入力デ
ータ状態マシン２８２ 状態　　　　人力　　　　出力　　　　次の状態ａｎｙ
　　　　　Ｒｅ５ｅｔ　　　　　−１ｄｌｅｉｄｌｅ　
　　　　　　ΔＤａｔａｉｎ　　　　　　　−１ｄ：Ｌ
ａ１ｄｌｅ　　　　　　　　　　Ｄａｔａｉｎ　　　　
　　　　　　−５ｔａｒｔｓｔａｒｔ　　　　　　　　
ΔＤａｔａｉｎ　　　　　　５ｅｔＡｃｋｒａａｄｙ　
　　　　　１ｄｌｅｄａｔａｂｉｔｓ　　　　　Ｃｏｕ
ｎｔｚｅｒｏ　　５ｈｉｆｔｉｎ　　　　　　　　ｄａ
ｔａｅｎｄ第１６図に示すように、入力制御ロジックは
、入力データ状態マシン２８２の出力端子２４６に接続
されるフリツプフロツプ２８０を含む。別の７リツプ７
０ツブ２８１が入力データ状態マシン２８２の出力端子
２４５に接続される。両方の制御状態マシンはクロック
おから与えられるクロックパルスにまり制狽１される。

リンクのあるものに対して１両方のデータ状態マシンは
クロックあからのクロックパルスによっても制御される
。第１５１１６図に示すリンクに対しては、データ状態
マシンは、クロック四に対して位相が関係するクロック
ρからのクロックパルスにより制御される。クロックη
はこのリンクを低速で動作させることができる。動作さ
せられるマイクロコンピュータ−ネットワークの種類に
応じて効率を最高にするために、２種類のクロック周波
数を得ることができる。マイクロコンピュータが近接し
て群Ｋまとめられると、それらのコンピュータの間の通
信はより高速で行うことができる。その場合には、より
高いクロック周波数を使用できる。マイクロコンピュー
タが遠く離れて配置され、低速動作を必要とする場合に
は、満足できる通信を確保するために低いクロック周波
数を使用できる。

入力チャネルと出力チャネルにおいて、制御状態マシン
はプロセス・レジスタ４７の内容をモニタし、適切であ
ればラッチ１９７をセットすることによりＣＰＵ要求を
線１９９に生ずる。

出力制菌状帖マシン２８５は出力プロセス−レジスタ４
７を用いてまずプロセスに同期させる。それから、−ｖ
　シン２８５は”ｄａｔａｇｏ”信号２１１を用いて出
力データ状態マシン２８２に、出力データ・レジスタ４
８内のデータをビンｎを通じて出力させる。

出力データ状態マシン２８４は第１３ａ図を参照して説
明したようにしてデータを送り出し、カウンタ２８６内
のカウントがなくなる葦でレジスタ４８内のデータを桁
送りする。カウンタ４８内のカウントがす＜　ｆｘ　ｌ
　ト、それ４ｊ　”ｄａｔａｇｏｎｅ”信号２０５を出
力状帖マシンへ戻して、データの転送が終了したこと、
および’ｄａｔａｇｏ”信号を除去すべきことを示す。

それから、出力制御状広マシンはラッチ２８０からの″
ａｃｋｒｅａｄｙ″信号２６４を待ち、入力データ状り
マシン２８２が、第１３ｂ図に示されている確認応答ノ
ミケラトをビンあから受げたことを示す。’　ａｃｋｒ
ｅａｄｙ　”　（Ｎ号２６４ニ応答して、出方制胛状暢
マクンは”　ａｃｋｔａｋｅｎ″信号２６５を出力する
。その信号はラッチ２８０をリセットする。そうすると
出力市１」頭１０シックは出方プロセス・レジスタ４７
を用いて出力プロセスに再び同期させる。

リンクの他の端にあるマイクロコンピュータの入カデー
タ状轢マクン２８２は、入力ピンあに現われる”ａｔａ
ｒｔｂｊｔ″を待つ。データ・パケットが検出されると
、そのマイクロコンピュータの入方データ状轢７７ン２
８２が、適切な数のビットが受けられたことをカウンタ
２８７が７Ｆ、丁まで、データをデータ・７フトレソス
タ４８へ桁送りし、それから「データを受けるＪラッチ
２８１をセットする。

入力側聞状態マシン２８３は”ｄａｔａｒｅａｄｙ”信
号２６２を検出し、それに応答してラッチ２８１をセッ
トする。それから、それは入力プロセス・レジスタ４７
を用いて入力プロセスに同期する。その後で、それはプ
ロセス・レジスタ４７を用いて入力プロセスに再ヒ同期
し、プロセスがデータ・レジスタ４８からデータを得た
ことを確認し、次に”　ａｃｋｇｏ　”信号２６１を用
いて出力データ状轢マシンに確認応答）ぞケラトをビン
ｎを介して送らせる。出力データ状帖マシン２８４をデ
ータを送もなＶ１時は、そのマシンはスタート・ビット
とストップ・ビットを発生する。それらのビットは確認
応答パケット（１３８図）　ヲｍ成する。マイクロコン
ピュータのデータ・パケットを送った入カデータ状傾マ
シン２８２は確認応答パケットを検出し、１−確認応答
を受けた」ラッチ２８０をセットする。前記したように
、送信マイクロコンピュータの出カ制脚状帳マシン２８
５はこれを待っており、その信号を検出すルトラッチ２
８０をリセットして第２の同期オペレークシンを行う。

出力リンクと入力リンクの両方におけるリンク−ロジ゛
ツクの状轢は、矢の送信の用意が整うように、いまは通
信が行われた以前と同じである。

チップとメモリの形成 先に説明したように、本発明のマイクロコンピュータ＆
エチッゾ（集積［１１１Ｊ路装置）上に外部メモリなし
でマイクロコンピュータを動作させることができる十分
なメモリなＲＡＭの形で有するからとくに有利である。

もつとも、要求があれば外部メモリを使用することもで
きる。プロセッサが形成されているチップ上に適切なメ
モリを形成するのに十分なスペースをとることにはいろ
いろと同順がある。各メモリセルに必要な面積をできる
だけ小さくし、同じチップ上のプロセッサのような同期
しないで動作している回路からのＲＡＭへのノイズ妨害
を減少させると同時に、側杖かのシリコンチップから許
容できるマイクロコンピュータを、とくに、チップ上に
作られる最大で最高の柔撰密度の部品であるメモリを満
足できる歩留りで製電することが必要である。

各メモリの必要とするチップ面積を小さくするために、
本発明のこの実施例では、より一般的なデプリークヨン
（ｄｅｐｌｅｔｉｏｎ）形トランジスタ負荷または相補
プルアップ瞭トランジスタではなくて、高インピーダン
ス抵抗負荷を用いる静的セル（ＳＲＡＭ）を用いる。こ
の実施例で用いる製造技術は高抵抗率の多結晶シリコン
の膜を用いる。その多結晶シリコン中に抵抗負荷が形成
される。メモリは３２にビットのＳＲＡＭで構成できる
。ＳＲＡＭの各セルは、多結晶クリコン膜内に形成され
るゲートを有するトランジスタより成る。トランジスタ
のゲートと抵抗負荷は同じ多結晶シリコン膜内に、また
は異なる多結晶ノリコン膜内に形成できる。

抵抗負荷ＳＲＡＭはそれが形成されているクリコン材料
内に入りこＯｔ気的ノイズから妨害を受けやすく、また
、存在することがある少数キャリヤにより内蔵データが
つぶされることが起り得る。

チップ上の他の回路により発生されるノイズと、チップ
上の他の回路から注入された少数キャリヤとからＳＲＡ
Ｍを遮へいするために、ＳＲＡＭは第１７図に示すよう
にシリコンの電気的に分離された領域に形成される。ｎ
チャネル基板３００に別々のｐ形井戸３０１　、３０２
が形成される。ＲＡＭセルが、ＲＡＭアレイをｐ形井戸
３０１の内部に配ｔｋ、することにより、他の回路およ
び関連する基板ノイズから分離される。これにより均Ｗ
セルは、井戸と基準の間の′電位障壁により基板中に発
生された少数キャリヤから分離され、井戸の中で発生さ
れた少数キャリヤは基板中に集められる確率が高い。第
１７図で、山田アレイはｐ形の井戸３０１の中に配瞠さ
れたｎチャネル・アレイである。周辺回路のｎチャネル
・トランジスタな別のｐ形井戸３（ハ）の甲に入ハるこ
とにより、それらのｎチャネル・トランジスタはＲＡＭ
アレイから分離される。

この技術はＭＯＳまたはｐ形井戸ＣＭＯ８製造枝術と完
全に両立する。ここで説明している例においてはｐ形井
戸のＣＭＯ８が用いられ、周辺回路のどのｎチャネル・
トランジスタもｎ形基板の上に置かれて、井戸と基板の
間の電位障壁によりＲＡＭアレイから分離される。メモ
リ・アレイを含んでいる各井戸は接地金属により囲！、
）する。その接地金属は高濃度にドープされたｐ影領域
を介して周囲のメモーリ・アレイ井戸に接触する。メモ
リ・アレイ内には、各セル対ごとに、井戸を介して接地
されるｐ形拡散領域が存在する。基板のノ９イアスは不
要である。

クリコンチップからの製品の歩留りを高くするためにメ
モリに冗長性が与えられる。メモリは行デコーダと列デ
コーダによりそれぞれアクセスできる行と列に分けられ
る。正常な行と正常な列に加えて、いくつかの冗長行と
冗長列が設けられるとともに、それら予備の行と列のた
めに予備の行デコーダと列デコーダが設けられる。予備
の行デコーダと列デコーダは、試験中に欠陥のあること
がわかった行または列を、たとえばレーザで開回路にで
きるように、ヒユーズを含む。レーザによりヒユーズが
とばされて、欠陥であることが判明した列または行の検
出器を動作不能とし、欠陥である列または行のアドレス
で予備の適切な列デコーダまたは行デコーダをプログラ
ミングすることにより、予備の列または行を使用可能な
位置に置くことができる。

ｎ形井戸ＣＭＯ８Ｍ造技術を使用できるようにするだめ
に、以下に説明する別の分離技術を採用できる。第１８
図を参照して、抵抗抗率のｐ形基板４０５の上に高抵抗
率のｐ形エピタキクヤル層が形成される。

セルアレイはこのエピタキシャル層の領域４０１の中に
形成され、高濃度に拡散されたｎ形井戸４０２により完
全に囲まれる。領域４０３内の他の回路により発生され
た少数キャリヤはｎ形井戸４０２へひき寄せられ、そこ
で無害な多数キャリヤになり、または高濃度にドープさ
れているｐ形基板４０５において再結合する。ｎチャネ
ル・トランジスタがｎ形井戸４０４の中に置かれ、そこ
で壁と基板の開の電位障壁により少数キャリヤは分離さ
れる。

付加事項 本発明は以上説明した実施例に限定されるものではない
。たとえば、第２図に示した直列リンクは別々のプロセ
ス・レジスタ４７を有するが、レジスタ４７により与え
られる機能は、ＲＡＭ１９内のメモリ場所により行うこ
とができる。この場合には、機能している直列リンクを
ＣＰＵは識別できなければならず、これは各直列リンク
の谷チャネルを第２図の同期ロジックへ別々に接続する
ことにより達成できる。

１？ＩＩＡのデータ・レジスタとバスのセットが第３図
に示されており、ある場合には１台のマイクロコンピュ
ータにそのようなセットを含ませることが望ましく、ま
たは１台のマイクロコンピュータに２つのＣＰＵを有す
ることも望ましいことがある。

オペランドの長さを変えるためにｐｆｉｘとｎｆｉｘの
機能を用いる前記原理は任意の語長のマイクロコンピュ
ータに応用できる。本発明は、１６ビツト語で動作する
７７ンに限定されるのでもなければ、１６ビツト・オペ
ランド・レジスタに限定されるのでもなく、たとえば、
８ビツトあるいは８ビツトの整数倍の語長を有するプロ
セッサはそれらの命令を使用できる。本発明は３２ビツ
ト語マイクロコンピュータにとくに応用できる。

ＣＰＵは、ＡレジスタとＢレジスタに加先て、ＣＲＢＧ
Ｊたは］）ＲＩＧのような別のレジスタを評価スタック
内に含むことができる。そうすると、付加レジスタを使
用できるようにある機能とオペレーションを変更できる
。たとえば、 Ａ？ｅｇ　：＝Ｂｒ６ｇをＳＥＱ Ａｒｅｇ　：＝Ｂｒｅｇ Ｂｒｅｇ　：＝Ｃｒｅｇ Ｃｒｅｇ　：”Ｄｒｅｇ により置き換えることができる。

Ｂｒｅｇ　：＝ＡｒｅｇをＳＥＱ Ｄｒａｇ　：＝Ｃｒｅｇ Ｃｒｅｇ　：＝Ｂｒｅｇ Ｂｒｅｇ　ンＡｒｅｇ で置き換えることができる。′ もちろん、他の機能またはオペレークヨンを付加して余
分のレジスタを利用できるようにすることもできる。第
３図を参照して説明した実施例はＡレジスタとＢレジス
タのみを含んでいるが、本発明の好適な実施例において
は、スタック内に３個のレジスタが用いられる。

以上の説明において、機能セットは１間接機能”　ｏｐ
ｅｒａｔｅ”の使用により選択できるオペレーションの
拡張可能なリストが続く複数の機能を機能セットはリス
トにまとめる。あらゆる場合に、それらの機能とオペレ
ーションは、マイクロコンピュータを動作させるために
有用な命令のフオームと考えることができる。しかし、
第５図に示されているような固定フォーマットの「命令
」に対して述べた利点を得るために、機能とオペレーシ
ョンとのセットを主機能（直接機能と、プレフイククン
グ機能と１間接機ｔｉＦとより成る）セットと、二次命
令（間接機能の使用により選択できるオペレークヨンよ
り成る）のセットと考えることができる。効率を最高に
するために、最も一般的に使用される主命令は、第５図
に示されている命令フォーマットの４ビツトだけを必要
とし、したがって、オペランド礫レジスタ６５にロード
させるため、　　　に使用でき、かつ命令のためのオペ
ランドとして使用される。一般的に用いられる度合の低
い第２の命令に対しては、求めろ４だ命令を識別するた
めに第５図に示されてＶする全部で８ビツトの命令フォ
ーマットを必要とする。したがって、第５（８）に示さ
れている固定フォーマット命令によりデータに第２の命
令を伴うことはできす、したがって、第２の命令はオペ
ランド・レジスタ６５以外のレジスタに保持されている
データで動作する。

第４図に示す命令フォーマットは半分に分けられた８ビ
ツトを含むが、他のビット長を使用できること、機能と
データに分けても２つの部分のビット長が必ずしも等し
くなるものではないことがわかるであろう。

以上説明した本発明は、マイクロコンピュータの効率と
スループットを劇的に向上させる組合せを提供するもの
である。一定フオーマットの命令を用い、最もよく用い
られる機能は直接利用でき、かつ他の機能は間接的に利
用できるような機能セットを有し、プロセスの間の通信
とプロセス間の同期のために構成し、マイクロコンピュ
ータ１用の点一点通信を行えるようにし、各マイクロコ
ンピュータのチップと同じチップ上にメモリを設けるこ
とにより、本発明の種々、の面によるマイクロコンピュ
ータは１秒間に１０００万個の命令を処理する速度を達
成できる。わずかに約２５．４　ｘ　５０．８の（１０
Ｘ２０インチ）のポニドに納められるアレイが１０００
万命令／秒の速度を達成できるのである。

ＯＣＣＡＭ　（商標）を用いるＴｒａｎｓｐｕｔｅｒ　
（商標）マイクロコンピュータ拳アレイは、たとえばＰ
ＡＳＣＡＬを用いるモトローラ（Ｍｏｔｏｒｏｌａ）　
６８０００より２桁も高速である。ＯＣＣＡＭでプログ
ラムされた１台のＴｒａｎｓｐｕｔｅｒは、ＰＡＳＣＡ
Ｌを用いる１台の６８０００マイクロコンピユータより
約２−３倍速い。先行技術においては、マイクロコンピ
ュータがアレイ状に加え合わされると、性能の向上率は
プロセッサ数の増加とともにしだいに低下するが、本発
明のマイクロコンピュータを用いると、性能はプロセッ
サの数に比例して向上する。このように、本発明は先行
技術よりも性能を劇的に向上させることがわかるであろ
う。

【図面の簡単な説明】

第１図は本発明のマイクロコンピュータの主な特徴を示
すブロック図、第２図は第１図にボ丁いくつかの部品、
とくにメモリと、外部通信′用の直列リンクの詳しいブ
ロック図、第３図は中央処理装９ｔのレジスタとデータ
路および演算論゛坤装置、ならびに中央処理装置とマイ
クロコンピュータの他のユニットの間のインタフェイス
をとくにホ丁詳しいブロック図、第４図はメモリ内の作
業域の使用を不す略図、第５図はこのマイクロコンピュ
ータで便甲される命令のフオームなホす略図、第６図は
複数のタイミング制御１’ｌｌ信号の相対的なタイミン
グ波形図、第７図はタイミング制御信号発生の様子を示
すブロック図、第８図は第１〜３図のマイクロコンピュ
ータの可変長オペランドによる動作を示すブロック図、
第９図ａ−〇は同じマイクロコンピュータにより実行さ
れる２つのプロセスの間の２語チャネルを用いる通信の
１つのやり方における引き続くオペレーションを示す略
図、第１０図は１台のマイクロコンピュータにおける２
つの通信プロセスのオペレーションを示ス図、第１１図
は２台のマイクロコンピュータの間の１に列リンク接続
の詳細を含む、相互に接続されたマイクロコンピュータ
のネットワーク図、第１２図は異なるマイクロコンピュ
ータで実りされる２つの゛プロセスの間の直列リンクを
介する通信を行うための一連のオペレーションを示す略
図、　第１３ａ、　１３ｂ図は２台のマイクロコンピュ
ータの間の直列リンクを介する通信のためのデータ・パ
ケットと確認応にパケットのフォーマット図、第１４図
は相互に接続された２台のマイクロコンピュータにおけ
る第１０図の同じ２つの通信プロセスの動作を示すブロ
ック図、第１５図は１つの出力直列リンクの論理図、第
１６図は１つの入力直列リンクの論理図、第１７図は第
１図のマイクロコンピュータに使用できるチップの構造
図、第１８図は第１図のマイクロコンピュータに使用で
きる別のチップ構造図である。 １０−・・同期ロジック、　１２・ＣＰＵ、　１３　、
２０−ＲＯＭ。 １４・・・メモリ・インタフェイス、１５・・・インタ
フェイス制御ロジック、１９・・・ＲＡＭ、　２３・・
・外部メモリ・インタフェイス、Ｚ５・・・直列リンク
、４７・・・プロセス・レジスタ、４８・・・データ・
レジスタ、（資）・・・測針ロジック、５６・・・レジ
スタノ々ス制料スイッチ、―・・・デコーダ、１５４〜
１５７・・・遅延器、１９３・・・アドレス・デコーダ
、２８２・・・出力制御状他マシン、あ・・・ビット・
カウンタ。 出願人代理人　　　猪　　股　　　　　清手続補正書 昭和９年２月２日 特許庁長官　若　杉　和　夫　　殿 １、事件の表示 昭和団年特許願第２２１４５５号 らを動作させる方法 ３、補正をする者 事件との関係特許出願人 インモス、リミテッド ７、補正の対象 ８、補正の内容 量　　明細書誤・１８は第１３行乃至第ｍ行「条件付「
条件付ｃｏｎｓｔｒｕｃｔ 工Ｆ ｃｏｎｄｉｔｉｏｎ　Ｉ １ ｃｏｎｄｉｔｉｏｎ　２ ２ （２）　　明細書第５０頁第９行乃至第１５行「ＡＬＴ
・・・ｃｏｕｎｔｅｒ　：＝ＯＪを以下のとおりに訂正
する。 「 ＡＩ、Ｔ ｃｏｕｎｔ　？　ＡＮＹ ｃｏｕｎｔｅｒ　１ｍ　Ｃｏｕｎｔｅｒ’　＋　１ｔＯ
セα？ＡＮＹ ＥＱ （３）明細書１５６頁第１１行乃至第、５７頁第１７行
ｒ　Ｉ　　ＰＲＯＣｒｕｎ（ｗ）　・＝ＷＰＴＲ：＝ｗ
Ｊ　ｋｂ下のとおりに訂正する。 ’：Ｌ　　ＰＲＯＣｒｕｎ　（ｗ） ２　　　　工Ｆ ３　　　　　ｗ　（）　ＲＥＡＤＹ ４　　　　　　　５ＥＣ ５ｍｅｍｏｒｙ　［ＬＰＴＲ−２］：ｍｗ６　　　　　
　　　　　ＬＰ’ｆｆｉ　ｓ＝ｅｗ７　　　　Ｗ寓ＲＥ
ＡＤＹ ８　　　　　　　　　３ＫＩＰ Ｉ　　　　ＰＲＯＣｗｉｔ ２　　　　３ＥＱ ５　　　　　　　５ＥＣ ６ｒｕｎ　（ｌ朧［ｐｒｏｃｅｓｓ　］　）７　　　　
　　１１ｎｋ　［ｐｒＯｃｅｓｓコト凪Ｉ　　　ＰＲＯ
Ｃｍｏｖｅｔｏ　（ｗ）２　　　　　３ＥＱ ３　　　　　工Ｆ ４　　　　　　　　ＷＰＴＲ、ＬＰ’ｌ’Ｒ５ＬＰＴＲ
ｓｗａ　ｗ ８　　　　　　ＷＰＴＲ−曾　　　　　　　　　　　　
　　　　　　　　　」（４）明細書第６４頁第１９行乃
至第６５頁第４行「零に等しくする（ｅｑｕａｌ　　ｔ
ｏ　ｚｅｒｐ）−ＡＲＥＧ　：＝ＦＡＬＳＥ」を以下の
とおりに訂正する。 「零に等しくする（　ｅｑｕａｌ　ｔｏ　ｚｅｒｏ　）
定義：工Ｆ ＡＲＥＧ諺０ ＡＲＥＧ　ｓ−ＴＲＵＥ ＡＲＥＧ　　　　０ ＡＲＥＧ　ｓ−ＦＡＬＳＥ　　　　　　　Ｊ（５）明細
書第６５頁第１４行乃至第１９行「より大きい（ｇｒｅ
ａｔｅｒ）−・−ＡＲＥＧ　：＝ＦＡＬＳＥＪ　’ｌｌ
ｄ下のとおりに訂ＩＥする。 ＫのＧ　　ＡＲＥＧ （６）明細書第６８頁第１１行乃至編７０頁第１５行「
プロセス実行（ｒｕｎ　ｐｒｏｃｅｓｓ）・・・復帰さ
せること。」を以下のとおりに訂正する。 「プロセス実行（ｒｕｎ　ｐｒｏｃｅｓｓ　）定義：　
ＳＥＱ ｍｅｍｏｒｙ　　［）ＩＲＥＧ−１コ　−ＥＲＥＧｒｕ
ｎ　（ＡＸのＧ） 目　的：　プロセスをアクティブ−プロセス・リストの
終りに加えること。 休止（ｐａｕｓｅ　） 定義：’５ＥＱ ｒｕｎ（を正） ｗａｉｔ　（） 目　的：　現在のプロセスの実行を一時的に休止するこ
と。 現在アクティブ・プロセス・リス ト上ニするプロセスの曲でゾロセ ツ１゛時間を共用すること。 ■Ｕｔ（） 目　的：　並列ゾロセスを結合する； ２つの語が用いらねる。１つばカ ウンタであり、他の１つは作業域 へのポインタである。カウントが 零に達すると１作業域が変えられ ろ。 定義：工Ｆ ｍｅｍｏｒｙ　［ＡＲＥＧ］　＝　Ｎ工しＥＱ ｍｅｍｏｒｙ　［ＡＲＥＧ　］　：＝′ｖＪＰＴＲｗａ
ｉｔ（） ｍｅｍｏｒｙ　［ＡＲＥＧ］＜＞ＮＩＬＥＱ ｒｕｎ　（ｍｅｍｏｒｙ　［ＡＲＥＧ］）ｍｅｍｏｒｙ
　［ＡＲＥＧ　］　：＝　ＮＩＬ目　的＝　２つのプロ
セスを同期させ、チャネルを用いて通信させること。 復帰（ｒｅｔｕｒｎ　） 定義：　５ＥＱ ＡＲＥＧ　：＝　ＢＲＥＧ （９）明細書像１２１頁ｙ］ｌ−以下のとおりに訂ＩＥ
する。 「命令シーケンス　　　　　ＯＣＣＡＭＫよるプログラ
ム機能 コードデータ ＶＡＲｍ１ｌｅｓｓ ＥＱ Ｕ！ ｌｄ１０６０ｍｊユｅｔｓ　５ｔ−Ｏ ｓ＋ｔｗ　　　ＯＩ　　　ＯＷ）田ＩＪ　’１１’１Ｕ
Ｅ１、ｌ！　ｓ　　　　　　　　　　　　　　　　　　
　ＡＬＴ　　ｌｄｖ　　　１．　　　　Ｏｌ　　　　　
　　ｎｄｌｅ？ＡＮＹｌｄｖ　　　Ｏ４０ ｏｐｒ　　　ｅｑｚ　　１３　　１ ｊｎｚ　　　１３　　　９　　９ ：Ｌｄｖ　　　ｌ　　　　Ｏ１ ｏｐｒ　　　５ｙｎｃ１３　３１ １ｄｖ　　　ｌ　　　　Ｏ１ ｏｐｒ　　　５ｙｎｃ　１３　　１１ １ｄｗ　　　ＯＯＯｍｉｌ、ｅａ　ｓ−ａｍＬｌｅａ　
＋　１ａｄｌ　　　ｌ　　　　７　　１ ｓｔｖ　　Ｏｌ　　０ ｐｆｉｘ　　　ｌ　　　１４　　１ 、　　Ｌ４８　。　　　　　　　　　　」（１０）　Ｉ
Ｒ細細筒第１２２頁以下のとおりに訂正する。 「 機能 コード　データ Ｌ３： ｌｄｗ　　　２　　　　　０　　２　　　ｆｕｅｌ？Ａ
ＮＹｌｄｖ　　　０　　　　　４　　０ ｏｐｒ　　　ｅｑｚ　　　　：Ｌ３　　１ｊｎｚ　　　
Ｌ４　　　　　９　　　：Ｌ２１ｄｗ　　　２　　　　
　０　　２ ｏｐｒ　　　５ｙｎｃ　　　１３　　ｎｌｄｗ　　　２
　　　　　０　　　２ ｏｐｒ　　　５ｙｎａ　　　１１３　　１１ＥＱ ｌｄｗ　　　３　　　　　０　　　３　　　　　　ｃｏ
ｎｓｕｍｐｔｉｏｎ　！　ｍｉ’ｌｅｇｌｄｗ　　　Ｏ
Ｏ０ ｓｔｖ　　　１　　　　５　　１ ｏｐｒ　　　５ｙｎｃ　　　１３　　１１迦　　３　　
　　０　３ ｏｐｒ　　　５ｙｎｃ　　　１３　　１１１ｄｌ　　　
０　　　　　６　　０　　　　　　ｍ１ｌｅｓ！−Ｏａ
ｔｗ　　　ＯＩ　　　Ｏ Ｌ／ｎ ａｐｒ　　　ｐａｕｓｅ　　　１３　　９ｎｆｉｘ　　
　：Ｌ　　　　　　１５　　１ｊＬ２８０　　　　　　
　　　　Ｊ

Claims (1)

1. 【特許請求の範囲】 １、複数のプログラム・ステップに従って複数の並行プ
   ロセスを実行するように構成されたプロセッサとメモリ
   を備え、前記プログラム・ステップはプロセッサにより
   逐次実行するための複数の命令より成り、各命令はプロ
   セッサにより実行することを求められる機能を指定する
   １組の機能ビットを含むマイクロコンピュータにおいで
   、 （ａ）前記プロセッサは、 （１）複数のレジスタと、それらのレジスタとの間でデ
   ータの転送を行うために用いるためのデータ転送器と、 （：１）各命令を受け、その命令に関連する値をプロセ
   ッサ・レジスタの１つにロードするための手段と。 （ｉｉｌ　）前記データ転送器と前記レジスタを制御し
   、前記機能ビットに応答してプロセッサを前記機能ビッ
   トに従って動作させるための制御器と。 を備え、 （ｂ）　　マイクロコンピュータは手段を含み、このス
   ケジューリング手段は、 （１）フロセッサにより現在実行されているプロセスを
   示すための手段と。 （１１）プロセッサによる実行を待つコレクションを形
   成する１つまたはそれ以上のプロセスを識別するための
   手段と、 （ｉｉｌ　）前記コレクションに１つまたはそれ以上の
   別のプロセスを加えるための手段と。 （１ｖ）プロセッサにより実行すべきコレクションの次
   のプロセスを指示するための次のプロセッサ指示器と、 （Ｖ）各並行プロセスのためのプログラム・ステージ指
   示器と、 を備え、 （ｃ）プロセッサは選択された命令に応答してプロセッ
   サによる前記現在のプロセスの実行を終らせ、かつ、前
   記次のプロセス指示器に応答して指示されたプロセスを
   現在のプロセスにし、それによりプロセッサはそれの処
   理時間を複数の現在のプロセスの間で共用するように動
   作させられることを特徴とするマイクロコンピュータ。 ２、特許請求の範囲第１項記載のマイクロコンピュータ
   であって、前記メモリは関連する変数を記録するための
   場所を含む複数のアドレス可能な場所を有する作業域を
   プロセッサに与え、前記プロセッサ・レジスタの１つは
   現在のプロセッサの作業域のアドレスを識別する作業域
   ポインタ値を保持するように構成されることを特徴トス
   るマイクロコンピュータ。 ３、特許請求の範囲第２項記載のマイクロコンピュータ
   であって、前記プロセッサは命令に応答して、前記１つ
   のプロセッサ・レジスタ内の作業域ポインタ値を前記コ
   レクション内の別のプロセスの作業域ポインタ値で１１
   換えることにより現在のプロセスの実行を終らせるよう
   に構成サレることを特徴とするマイクロコンピュータ。 ４、特許請求の範囲第２項または第３墳記載のマイクロ
   コンピュータであって、各プロセスの作業域ハ、フロセ
   スが前記現在のプロセスの次になった時に、そのプロセ
   スのためのプログラムステージを指示するための指示器
   を含むことを％ｌｉｋとするマイクロコンピュータ。 ５、特許請求の範囲第２〜４項のいずれかに記載のマイ
   クロコンピュータであって、各プロセスのための前記作
   業域は、コレクション内の引き続くプロセスのための作
   業域ポインタ値を保持するための手段を含み、この手段
   は１つのプロセスがコレクション内にある時に用いられ
   て、前記１つのプロセスに続く、プロセッサにより実行
   すべきプロセスを指示し、それにより実行を待っている
   プロセスのリンク・リストを形成することを特徴とする
   マイクロコンピュータ。 ６、／Ｒ許請求の範囲第５項記載のマイクロコンピュー
   タであって、リスト上の最後のプロセスの作業域のアド
   レスを識別する作業域ポインタを保持するように別のプ
   ロセッサが構成されることを特徴とするマイクロコンピ
   ュータ。 ７、特許請求の範囲第６項記載のマイクロコンピュータ
   であって、付加プロセスを前記コレクションに加えるた
   めの前記手段は、その付加プロセスのための作業域ポイ
   ンタ値をリスト上の最後のプロセスの作業域に書き込む
   ための手段を備えることを特徴とするマイクロコンピュ
   ータ。 ８、特許請求の範囲第７項記載のマイクロコンピュータ
   であって、プロセッサは、ある別のプロセスに対する作
   業域ポインタ値を前記側のプロセッサ・レジスタにロー
   ドすることにより、および、前記側のプロセッサ・レジ
   スタに最後に保持されたポインタ値を有するプロセスの
   作業域のメモリに前記第１の作業域ポインタを路納させ
   ることにより、前記側のプロセスを前記リストに加え合
   わさせる命令に応答するようにプロセッサは構成される
   ことを特徴とするマイクロコンピュータ。 ９、複数のプログラム・ステップに従って複数の並行プ
   ロセスを実行するように構成されたプロセッサとメモリ
   を備え、前記プログラム・ステップはプロセッサにより
   逐次実行するための複数の命令より成り、各命令はプロ
   セッサにより実行することを求められる機能を指定する
   １組の機能ビットを含むマイクロコンピュータにおいて
   、 （ａ）前記プロセッサは。 （＋）複数のレジスタと、それらのレジスタとの間でデ
   ータの転送を行うために用いるためのデータ転送器と、 （１１）各命令を受け、その命令に関連する値をプロセ
   ッサ・レジスタの１つにロードするための手段と。 （ｉｉｌ）前記データ転送器と前記レジスタを制御し、
   前記機能ビットに応答してプロセッサを前記機能ビット
   に従って動作させるための制御器と。 を備え、 （ｂ）　　マイクロコンピュータはスケジューリング手
   段を含み、このスケジューリング手段は。 （１）フロセッサにより実行されることを待っているプ
   ロセスのリンク・リストを形成するための手段と。 （１１）プロセッサにより現在実行されている現在のプ
   ロセスを指示するための手段と。 （ｆｉｌ）実行を待っているプロセスのリスト上の最後
   のプロセスを指示するための手段と、を備え、 （ｃ）前記メモリは複数のアドレス可能な場所を有する
   作業域を各プロセスへ与え、前記各作業域は。 （：）プロセスに関連する変数を記録するためのメモリ
   場所と。 Ｃ１１）プロセスのためのプログラム・ステージ指示器
   と。 （０１）プロセスが前記リスト上にある時にリスト上の
   次のプロセスを指示するために使用する次のプロセス指
   示器と、 を与え、 （ｄ）　　プロセッサは選択された命令に応答して。 プロセッサによる前記現在のプロセスの実行を停止させ
   、かつリスト上の次のプロセスを現在のプロセスにし、
   更に、求められた時に別のプロセスをリストの末尾に加
   え、それによりそれの処理時間を複数の並行プロセスの
   間で共用させるためにプロセッサが動作させられること
   を特徴とするマイクロコンピュータ。 １０、％許請求の範囲第１〜９項のいずれかに記載のマ
   イクロコンピュータであって、並行プロセスの間のメツ
   セージ送画のための１つまたはそれ以上の通信チャネル
   を含み、それらのチャネルを介してのメツセージ送信を
   同期させるために同期器が設けられることを特徴とする
   マイクロコンピュータ。 １１、特許請求の範囲第１０項記載のマイクロコンピュ
   ータであって、現在プロセスの実行を終らせるため、ま
   たは並行プロセスの間の同期をとるために前記コレクシ
   ョンにプロセスを加えるために前記スケジューリング手
   段は同期器に応答することを特徴とするマイクロコンピ
   ュータ。 １２、特許請求の範囲第１０項または第１１項記載のマ
   イクロコンピュータであって、前記通信チャネルハ同シ
   マイクロコンピュータにより実行される並行プロセスの
   間の通信を行えるようにするために前記メモリ内にメモ
   リ場所を含むことを特徴とするマイクロコンピュータ。 １３、特許請求の範囲第１０項または第１１項記載のマ
   イクロコンピュータであって、前記通信チャネルには１
   つまたはそれ以上の通信リンクが設けられ、それらの通
   信リンクは専用の接続部により別の装置の同様なリンク
   に接続でき、それにより異なるマイクロコンピュータの
   並行プロセスの間を同期させてメツセージ送信を行える
   ようにすることを特徴とするマイクロコンピュータ。 １４、特許請求の範囲第１３項記載のマイクロコンピュ
   ータであって、前記各通信リンクは、メツセージ送信と
   プロセスのスケジューリングの同期に使用するために、
   ある作業域へのポインタ値を、または通信チャネルの状
   態を示す他のポインタ値を受けるためのレジスタを含む
   ことを特徴とするマイクロコンピュータ。 １５、特許請求の範囲第１０〜１４項のいずれかに記載
   のマイクロコンピュータであって、各通信チャネルは通
   信チャネルの状態を指示するためにポインタ値を格納す
   るための格納器を含み、そのチャネルを試験することに
   より同期のための命令に応答するようにプロセッサが構
   成され、あるプロセスのための作業域ポインタ値により
   既に占められていないとすると、同期命令を実行シタプ
   ロセスが終らされることを特徴とするマイクロコンピュ
   ータ。 １６、特許請求の範囲第１５項記載のマイクロコンビュ
   ータであって、同期命令が実行された時にあるチャネル
   の格納器があるプロセスの作業域ポインタ値により既に
   占められているとすると。 前記格納器内に作業域ポインタ値があるプロセスが実行
   を待っ°Ｃいる前記コレクションに加えられ、あるプロ
   セス作業域ポインタ値でない別の値が前記格納器にロー
   ドされるように前記プロセッサが構成されることを４？
   敵とするマイクロコンピュータ。 １７、特許請求の範囲第１６項記載のマイクロコンピュ
   ータであって、プロセッサは同期命令に応答して現在の
   プロセスを終らせ、それにより前記値を含んでいるプロ
   セスレジスタからそれノ作集成ポインタ値を除去し、か
   つプロセッサに前記コレクション内の次のプロセスを実
   行さぜることを特徴とするマイクロコンピュータ。 １８、特許請求の範囲第１７項記載のマイクロコンピュ
   ータであって、同期命令の実行により終らされる前記プ
   ロセスは、前記プロセスと通信することを希望する別の
   プロセスにより別の同期命令が実行される時に、実行を
   待っている前記コレクションへ戻されることを特徴とす
   るマイクロコンピュータ。 １９、特許請求の範囲第１〜１８項記載のマイクロコン
   ピュータであって、プロセッサは、いくつかの並行プロ
   セスをプログラム・シーケンスの求められている段階で
   いっしょにされるように構成されている命令に応答する
   ように構成されることを特徴とするマイクロコンピュー
   タ。 ２、特許請求の範囲第１９項記載のマイクロコンピュー
   タであって、前記プロセッサは１選択された命令の結果
   としてプロセスの終了に応答するように構成されたカウ
   ンタを含み、このカウンタは、所定数のプロセスが終了
   した時に指示するように構成され、それにより別のプロ
   グラム段へ進めるようにすることを特徴とするマイクロ
   コンピュータ。 ２、特許請求の範囲第１〜２０項のいずれかに記載のマ
   イクロコンピュータを相互に接続したことを特徴とする
   ネットワーク。 ２、特許請求の範囲第２１項記載のネットワークであっ
   て、各マイクロコンピュータは通信リンクを有し、それ
   らの通信リンクはネットワーク内の別のマイクロコンピ
   ュータに、相互にＦｌｉＭされた２台のマイクロコンピ
   ュータの間でメモリ送信だけのために用いられる接続部
   より暗続され、各マイクロコンピュータのプロセッサは
   マイクロコンピュータの間のメツセージ同期を行い、か
   つ現在のプロセスの実行を終らせ、更に行われる同期化
   に従っ°Ｃ別のプロセスを前記コレクションに加えるよ
   うに構成されることを特徴とするネットワーク。 ２３゜プロセッサにより実行されることを待っているプ
   ロセスが識別され、かつプロセッサによる実行と、その
   実行の終りによりコレクションに加えられ、またはそれ
   から除去され、それによりプロセッサはそれの時間を複
   数の並行プロセスの間で分割使用することを特徴とする
   マイクロコンピュータを動作させる方法。 ２４、各マイクロコンピュータが相互に接続されている
   マイクロコンピュータのプロセスの開でメモリ同期を行
   い、かつ前記同期化に従って各マイクロコンピュータの
   プロセスのスケジュールを組み、スケジュールから外す
   ように構成されることを特徴とする相互に接続されたマ
   イクロコンピュータのネットワークを動作させる方法。