JPS592941B2 - コンピユ−タ複合体装置 - Google Patents

コンピユ−タ複合体装置

Info

Publication number
JPS592941B2
JPS592941B2 JP7656276A JP7656276A JPS592941B2 JP S592941 B2 JPS592941 B2 JP S592941B2 JP 7656276 A JP7656276 A JP 7656276A JP 7656276 A JP7656276 A JP 7656276A JP S592941 B2 JPS592941 B2 JP S592941B2
Authority
JP
Japan
Prior art keywords
message
processor
node
dedicated
processors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP7656276A
Other languages
English (en)
Other versions
JPS533147A (en
Inventor
暁宏 岩屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7656276A priority Critical patent/JPS592941B2/ja
Publication of JPS533147A publication Critical patent/JPS533147A/ja
Publication of JPS592941B2 publication Critical patent/JPS592941B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 本発明はコンピュータ システムの装置に関し、特に、
特定のプロセスを処理する専用ファンクション プロセ
ッサFPを多数個用いたコンピュータ複合体装置におい
て、各々のファンクションプロセッサFP間のメッセー
ジ転送を効率的に行うメッセージ転送装置を備えたコン
ピュータ複合体装置に関する。
従来のいわゆる汎用コンピュータ システムは高性能で
はあるが高価な単一のプロセッサを中心に構成されてい
た。
この様な構成は技術的な歴史上の理由からではあるが、
又一つの理由としてはプロセッサのハードウェアが比較
的高価である事にも関係している。しかしながら近年ハ
ードウェア技術の発展、特にLSI技術の進歩によりプ
ロセッサの価格は大幅に低減しつつある。単一半導体チ
ップ上に実現されたマイクロ プロセッサにおいては、
さらにこの価格低下が進行しつつある。一方、従来の単
一プロセッサにおけるプロセッサの利用状況を見てもプ
ロセッサのリソースが有効に利用されていないという事
実も指摘されている。特に汎用と称するプロセッサの場
合には、そのジョブの形態によつては全然使用されない
リソースもあるという反省がなされている。この様な技
術的発展の背景から、以前はあまり注目されなかつた多
数個のコンポーネント プロセッサをファンクション
プロセッサとして用いたコンピュータ複合体の研究が活
発化している。
この様なコンピュータ複合体の一つの構成として、機能
別のプロセスをその機能に専門化されたプロセッサを割
当て、これらのプロセッサ間を高速データ リンクで結
合することにより従来の汎用プロセッサと同程度のコン
ピュータ システムにするという構成が提案されている
。この種のマルチプロセッサ複合体は、メモリを共有し
、すべてのプロセスを実行する事が可能なプロセッサを
有する汎用のマルチプロセッサに比べ、その価格効率が
よい事から特に注目されている。この種のプロセッサ複
合体構成のハードウェア上の一つの重要な要素は高速デ
ータ リンクによるプロセス間メッセージ転送装置であ
る。従来この様なプロセッサ間の通信は汎用コンピュー
タ システムにおいてはプロセッサ本体間の特別なリン
クを通してなされていた。
しかしながら、この様な構成においてはメツセージ転送
が、接続されたプロセツサによりなされる必要がある為
にオーバーヘツドが著るしく増大するという欠陥があつ
た。特に本発明の適用システムであるメモリ非共有シス
テムの場合には、プロセツサ間メツセージのデータ転送
量は比較的大なる場合もあり、この転送の為に使用され
るプロセツサの時間は無視出来ないものになる。従つて
従来の結合装置はメモリ非共有タイプのプロセツサ複合
体にはそぐわないものである。本発明は従来の上記欠陥
を解消する為になされたものであり、従つて本発明の目
的はメモリ非共有タイプのマルチプロセツサ システム
において、プロセツサ土に実施されるフアクシヨンプロ
セスFP間のメツセージ転送を高速データ リンクを通
して行う場合に、このメツセージ転送用に専用のポート
プロセツサPPを用い、プロセス専用タイプのプロセツ
サを用いるプロセツサ複合体のパーフオーマンスが低下
する事がなく、しかも価格効率の優れた新規なコンピユ
ータ複合体システムを提供することにある。
本発明の他の目的は、データ処理能力の優れた新規なコ
ンピユータ複合体装置を提供することにある。
本発明によれば、応用システムを分解して得られる複数
個のプロセスのなかの特定のプロセスを実行するように
設定された1個以上の専用フアンクシヨン プロセツサ
FPと、前記複数個のプロセス間の通信を行う為にメツ
セージ ルートの確立、メツセージ送受信の機能をそな
えたメツセージ転送用の専用ポート プロセツサPP及
びマルチプレクサMPXと、以上のプロセツサで実行さ
れるプロスセのプログラムとデータを保持するためのロ
ーカル メモリLMにより構成される特定機能プロセス
毎の専用ノード群とこれら各々のノードを結合したリン
クLNKを有し、前記メツセージ転送用ポート プロセ
ツサPP及びマルチプレクサMPXを介してプロセス間
通信を行うことを特徴としたコンピユータ複合装置、が
得られる。
本発明によるプロセツサ複合体の任意のノードのフアン
クシヨン プロセツサFPで実施されるメツセージ送信
プロセスは他ノードのフアンクシヨン プロセツサFP
で実施されているメツセージ受信プロセスに対しセント
メツセージ(SENDMESSAGE)なるプリミテ
イブを実行する。これを検知したポートプロセツサPP
上のメツセージ転送プロセスはメツセージ送信プロセス
とは独立に受信側のメツセージ転送プロセスをとおし受
信プロセスへのバスを確立し、メツセージ転送を実行す
る。メツセージ受信プロセスがレシーブメツセージ(R
ECEIVEMESSAGE)なるプリミテイブを実行
すると、メツセージは受信プロセスにひきとられる。メ
ツセージ転送プロセスは両ノードにある専用ポートプロ
セツサPPで実施されるので、メツセージ転送によるオ
ーバーヘツドは極めて小さくおさえる事が可能となる。
次に本発明をその良好な一実施例について図面を参照し
て詳細に説明する。第1図は本発明に係る複合体装置の
一実施例を示すプロツク構成図である。
実施例として示されたのはオンライン インテイラクテ
イブ システムの例である。この様なシステムは銀亘シ
ステム、航空券予約システム等として現在主に実施され
ているが、近い将来はコンピユータ システムの主流と
なると思われるものである。第1図に於て、参照番号1
1はローカル メモリ(LM)、12はメモリ コント
ローラ(MC)、13はフアンクシヨン プロセツサ(
FP)、14はポート プロセツサ(PP)、15はマ
ルチプレクサ(MPX)、16は通信ライン(COM)
、17は転送リンク(LNK)を夫々示している。
21〜28は上記要素11〜15によつて構成されるノ
ードを示し、そのうち、21はスケジユーラ(Sche
duler)プロセツサ ノード、22はインテイラク
テイブジヨブハンドラ(InteractiveJOb
handler)プロセツサ ノード、23はコマンド
ハンドラ(COmmandhandler)プロセツ
サノード、24は工デイト(Edit)プロセツサ ノ
ード、25はデイスク コントロール(4)1skc0
ntr01)プロセツサ ノード、26はエクスターナ
ル サーチ(Externalsearch)プロセツ
サ ノード、2rはフアイルマネージメント(File
Irklnagemant)プロセツサ ノード、28
はライン(Line)プロセツサ ノードを夫々示して
いる。
以上の各ノードは図示の如く接続されている。端末装置
等から通信ライン16を通して伝送された情報はライン
プロセツサ ノード28内のプロセスにより処理され
る。
この処理が終了すると、インテイラクテイブ ジヨブ
ハンドラ プロセツサ ノード22内に実施されるプロ
セスにメツセージを送る。インテイラクテイブ ジヨブ
ハンドラ プロセスはトランザクシヨン開始コマンドが
端末よりの要求ならば、スケジユーラ プロセツサ ノ
ード21内のプロセスにメツセージを送る。スケジユー
ラ プロセスは動作可能か否かをチエツクし、可能なら
ば再びここで示されるインテイラクテイブ ジヨブ ハ
ンドラ プロセツサ ノード22にメツセージを返す。
インテイラクテイブ ジヨブ ハンドラ プロセスはプ
ロセツサ ノード23及びプロセツサ ノード24で実
施されるコマンド ハンドラ プロセス及び工デイト
プロセスの必要に応じてメツセージを送り、トランザク
シヨン処理を行つていく。このトランザクシヨン処理中
に、ノード23で実施されるコマンド ハンドラ プロ
セスは端末よりのコマンドによりノード26,27で実
施されるエクスターナル サーチ プロセス及びフアイ
ルマネージメント プロセスとの間でメツセージを送受
し、さらにこれらのプロセスはノード25に実施される
デイスク コントロール プロセスとの間でメツセージ
を送受しながらトランザクシヨン処理を続ける。各プロ
セスに専用化されたプロセツサ間のメツセージはすべて
17で示されるリンクに代表される転送ルートを通して
転送される。
本実施例の場合には、このメツセージの長さは可変であ
り、処理されたデータの場合もあり単なるイベントの通
知の場合もある。これらの転送は14で代表されるポー
ト プロセツサの制御の下にマルチプレクサ14を通し
て行われ、各フアンクシヨンを実行するプロセスとは独
立に動作する。ノード28内の構成は、ローカル メモ
I川1、メモリ コントローラ12、フアンクシヨナル
プロセッサ13よりなる。尚、18はフアイル用デイ
スク装置を示す。第2図は実施例として示された第1図
のある任意の2つのノードをとりだし更に詳しい構成を
示すプロツク図である。
第2図においては、第1図に示されたローカル メモリ
のハードウエアとしての実施例が示されている。即ちロ
ーカル メモリは第2図に示す様に31及び32よりな
るランダム アクセス メモリ部(RAM)と33より
なるリード オンリ メモリ部(ROM)よりなる。R
AM部31,32ではメツセージ バツフア、制御用デ
ータ ベース、プロセス用ワーキング スペース等が実
施される。又ROM部33にはローカル オペレーテイ
ング システムのカーネル ルーチンが実施される外、
ノードに特定なプロセスのプログラム ルーチンが実施
される。本図で35,36に示したプロセツサはまつた
く同一のもので、ノードのトラフイツク量によりあるノ
ードはマルチプロセツサ構成とし、ノードバランスをと
る様に設計される。第3図はメツセージ転送が第1図及
び第2図に示した様なハードウエア構成の下でどの様に
して行われるかを論理図式的に示したものである。
55で示されるプロセスA(PA)は56で示されるポ
ート プロセスA(PPA)に関連した52で示される
セマフオS,に対しメツセージ付Vオペレーシヨンを実
行する。
このVオペレーシヨンはセント メツセージ(SEND
MESSAGE)というプリミテイブ内の一つのオペレ
ーシヨンとして実行される。セント メツセージ内でV
オペレーシヨンを実行する以前にメツセージ領域の確保
及びメツセージ作成が行われる。プロセスA(PA)は
、このオペレーシヨンを実行するだけで直のに次のオペ
レーシヨンに移る。Vオペレーシヨンによりもしも56
のポート プロセスAが待つていない時には、メツセー
ジを52で示すセマフオSにリンクする。54はこの様
にリンp クされたメツセージを示している。
56で示されるポート プロセスAは、Pオペレーシヨ
ンを52のセマフオSpに対して行う。
もしもメツセージがない時には、ポート プロセスは持
ち状態となるが、メツセージがリンクされている場合に
は、転送先のプロセス名より転送ルートを決定し、転送
リンク57(LL)を確立する。この際、物理的なリン
クがビジーである事によるプロツク又は送り側ノードが
ビジーである事によるプロツク等があるが、その場合の
動作もPオペレーシヨンによつて行われる。リンクが確
立した後に、転送が開始される。これは56で示される
ポート プロセスA(PPA)と58で示されるポート
プロセス(PPB)によつて行われる。この際58で
示されるポート プロセスB(PPB)はメツセージ
バツフア領域の確保等の動作をリンク設定内の動作とし
て行う。58で示されるポートプロセスB(PPB)は
メツセージ中のプロセス名により59で示されるプロセ
スB(PPB)に関連した60で示されるセマフオSB
l(びツセージ付Vオペレーシヨンを行う。
この場合も、もし59で示されるフ狛セスB(PB)が
60で示されるセマフオS旧を待つていない場合には6
0で示されるセマフオSBlにメツセージはリンクされ
る。62がリンタされたメツセージを示している。
59で示される受取り側プロセスB(PB)はレシーブ
メツセージ(RECEIVEMESSAGE)プリミ
テイブを出し、このプリミテイブ中で行われる60に示
すセマフオSBlに対するPオペレーシヨンでメツセー
ジは後に59のプロセスB(PB)の領域へとリンクさ
れる。
以上の様にしてメツセージは、ノードAよりノードBに
転送される。
尚、第1図に示した本実施例では、必要なノード間を1
対1に結合する物理リンクを使用した場合を示したが、
メツセージ トラヒツクが小の場合には単一バス、リン
グバス、マルチバス等のバス構成かとられる事は当然の
事である。
本発明に於ては、以上説明したように、プロセツサ ノ
ードにメツセージ転送を行う専用のポート プロセツサ
を付加し、各プロセツサ ノードをリンクすることによ
り、ノード内の各フアンクシヨン プロセツサ(FP)
になに一つ負荷を与えずに、あたかもメモリを共有した
システムと同様な動作が実行され、この様な共有メモリ
を使用しないハードウエア構成は、極めて低価格にシス
テムの結合が町能な事から、価格効率のよい高性能コン
ピユータ複合体装置が得られるという効果がある。
以上本発明はその良好な一実施例について説明されたが
、それは単なる例示的なものであり、ここで説明された
実施例によつてのみ本願発明が限定されるものでないこ
とは勿論である。
【図面の簡単な説明】
第1図は本発明の一実施例の全体を示したプロツク図、
第2図は一実施例の重要点である部分を示したプロツク
図、第3図は本発明のメツセージ転送動作を説明する為
の論理的な側面を示したプロツク図である。 11・・・・・・ローカル メモリ(LM)、12・・
・・・・メモリ コントローラ(MC)、13・・・・
・・フアンクシヨン プロセツサ(FP)、14・・・
・・・ポートプロセツサ(PP)、15(マルチプレク
サ(MPX)、16・・・・・・通信ライン(COM)
、17・・・・・・転送リンク(LNK)、21〜28
・・・・・・フアンクシヨナル ノード、31,32・
・・・・・ランダム アクセス メモリ(RAM)、3
3・・・・・・リード オンリ メモリ(ROM)、3
5,36・・・・・・フアンクシヨン プロセツサAl
,A2(FP,PAl,PA2)、37・・・・・・ポ
ート プロセツサA(PPA)、38・・・・・・フイ
ジカル リンク(LNK)、40・・・・・・ポート
プロセツサB(PPB)、41・・・・・・フアンクシ
ヨン プロセツサB(FP,PB)、51・・・・・・
ローカル メモリA(LMA)、52・・・・・・セマ
フオ(S)、53.p54・・・・・・メツセージ バ
ツフア、55・・・・・・フアンクシヨン プロセスA
(FPA)、56・・・・・・ボート プロセスA(P
PA)、57・・・・・・ロジカルリンク(LL)、5
8・・・・・・ポート プロセスB(PPB)、59・
・・・・・フアンクシヨン プロセスB(PB)、60
・・・・・・セマフオ(SBI)、61,62・・・・
・・メツセージ バツフア、63・・・・・・ローカル
メモリB(LMB)、70・・・・・・転送リンク(
LNK)。

Claims (1)

    【特許請求の範囲】
  1. 1 応囲システムを分解してえられる(各々特定機能を
    遂行する)複数個のプロセスのなかの特定のプロセスを
    実行するように設定された1個以上の専用ファンクショ
    ンプロセッサ(FP)と、前記複数個のプロセス間の通
    信を行う為にメッセージルートの確立並びにメッセージ
    送受信の機能を備えたメッセージ転送用の専用ポートプ
    ロセッサ(PP)及びマルチプレクサ(MPX)と、以
    上のプロセッサで実行されるプロセスの為のプログラム
    とデータを保持するためのローカルメモリ(LM)とに
    より構成される特定機能プロセス毎の専用ノード群と、
    これらの各々のノードを結合した専用リンクあるいはバ
    ス(LNK)とを有し、前記専用ポートプロセッサ(P
    P)及びマルチプレクサ(MPX)を介してプロセス間
    通信を行うことを特徴としたコンピュータ複合体装置。
JP7656276A 1976-06-30 1976-06-30 コンピユ−タ複合体装置 Expired JPS592941B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7656276A JPS592941B2 (ja) 1976-06-30 1976-06-30 コンピユ−タ複合体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7656276A JPS592941B2 (ja) 1976-06-30 1976-06-30 コンピユ−タ複合体装置

Publications (2)

Publication Number Publication Date
JPS533147A JPS533147A (en) 1978-01-12
JPS592941B2 true JPS592941B2 (ja) 1984-01-21

Family

ID=13608673

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7656276A Expired JPS592941B2 (ja) 1976-06-30 1976-06-30 コンピユ−タ複合体装置

Country Status (1)

Country Link
JP (1) JPS592941B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704678A (en) * 1982-11-26 1987-11-03 Inmos Limited Function set for a microcomputer

Also Published As

Publication number Publication date
JPS533147A (en) 1978-01-12

Similar Documents

Publication Publication Date Title
US5970510A (en) Distributed memory addressing system
JP2564805B2 (ja) 情報処理装置
US6418478B1 (en) Pipelined high speed data transfer mechanism
US4318174A (en) Multi-processor system employing job-swapping between different priority processors
CN115203142A (zh) 一种多核核间实时通信系统及方法
US5513328A (en) Apparatus for inter-process/device communication for multiple systems of asynchronous devices
JPH0816540A (ja) 並列計算機におけるメッセージ通信方式
JP2000293436A (ja) パイプラインメモリシステムにおける複数のターゲットへの複数の未解決要求のサポート
JPH0997184A (ja) 効率的な割込み処理を含む情報処理システム
US6466993B1 (en) Method and apparatus for performing transactions rendering between host processors and I/O devices using concurrent non-blocking queuing techniques and I/O bus write operations
WO2001016740A2 (en) Efficient event waiting
JPS592941B2 (ja) コンピユ−タ複合体装置
JPH10283304A (ja) 割り込み要求を処理する方法及びシステム
Ahuja et al. A multi-microprocessor architecture with hardware support for communication and scheduling
JPH11102349A (ja) メモリ共有型マルチプロセッサシステムの負荷制御方式
KR920009447B1 (ko) 다중처리 시스템에서의 입출력 전담 처리장치.
JPS59188749A (ja) デ−タ転送制御方式
JP2781742B2 (ja) 並列計算機
JP2867381B2 (ja) トランザクション処理の負荷分散方法
JPS61143858A (ja) 複数のオペレ−テイングシステムの下におけるフアイルの共用方法
JP2705955B2 (ja) 並列情報処理装置
JPH01263858A (ja) マルチプロセッサシステム
JP2005078244A (ja) プログラム実行方法およびプログラム実行装置
JPH056333A (ja) マルチプロセサシステム
JPH0535507A (ja) 中央処理装置