JPH11102349A - メモリ共有型マルチプロセッサシステムの負荷制御方式 - Google Patents

メモリ共有型マルチプロセッサシステムの負荷制御方式

Info

Publication number
JPH11102349A
JPH11102349A JP27953497A JP27953497A JPH11102349A JP H11102349 A JPH11102349 A JP H11102349A JP 27953497 A JP27953497 A JP 27953497A JP 27953497 A JP27953497 A JP 27953497A JP H11102349 A JPH11102349 A JP H11102349A
Authority
JP
Japan
Prior art keywords
cpu
cpus
type
processing
global
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27953497A
Other languages
English (en)
Inventor
Yasuhiro Soda
泰広 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27953497A priority Critical patent/JPH11102349A/ja
Publication of JPH11102349A publication Critical patent/JPH11102349A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】 【課題】データベース処理またはバッヂ処理と、オンラ
イン処理を同時実行した場合、運用時間帯によってデー
タベース処理またはバッヂ処理が大量のCPU資源を消
費しオンライン処理に影響を与えることを防ぐ負荷分散
制御方式の提供。 【解決手段】ソフトウェアの処理単位であるプロセスに
ついて全てのCPUグループで実行可能なグローバルプ
ロセスと、指定された一つのCPUグループのみで実行
可能なローカルプロセスの2種類のプロセスタイプを有
し、CPUについてローカルプロセスのみ実行可能なD
B_CPU、グローバルプロセスのみ実行可能なLN_
G_CPU、及び双方のプロセスが実行可能なLE_G
_CPUの3種類のCPUタイプを有し、CPUタイプ
をソフトウェアで任意のタイプに変更可能とするソフト
ウェア命令を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はメモリ共有型マルチ
プロセッサコンピュータシステムに関し、特にオンライ
ンジョブとバッチジョブを同時実行する場合の負荷制御
方式に関する。
【0002】
【従来の技術】複数台接続されたプロセッサが互いにメ
モリを共有する構成の従来のメモリ共有型のマルチプロ
セッサシステムにおいては、データベース処理またはバ
ッチ処理と、オンライン処理を同時実行した場合、運用
時間帯によってデータベース処理またはバッチ処理が大
量のCPUタイムを消費し、その時のオンライン処理に
影響を与える、という問題を有している。
【0003】また、データベース処理またはバッチ処理
用のCPUとオンライン処理用のCPUに予め分割して
運用した場合、適用時間帯で異なる各々の処理の負荷の
量により、システムの能力に無駄が生じる場合がある、
という問題を有している。すなわち、負荷の少ない処理
に対してもCPUが必要以上に割り当てられるという状
態が発生する。
【0004】
【発明が解決しようとする課題】上記したように、従来
のメモリ共有型のマルチプロセッサシステムは、データ
ベース処理またはバッチ処理と、オンライン処理と、を
同時実行した場合、運用時間帯によって、データベース
処理またはバッチ処理が大量のCPUタイムを消費し、
その時のオンライン処理に影響を与え、オンライン処理
の性能の低下を招くという問題点を有している。
【0005】その理由は、従来のコンピュータシステム
では、データベース処理またはバッチ処理のプロセス
と、オンライン処理のプロセスを同等のプロセスとして
扱うため、一方の処理の負荷が大きくなると、他方の処
理の単位時間毎のCPU専用時間に影響を与えてしまう
ためである。
【0006】また、データベース処理またはバッチ処理
の専用CPUとオンライン処理専用のCPUに分割し運
用した場合、運用時間帯で異なる各々の処理の負荷の量
により、システムの能力に無駄が生じるという問題があ
る。
【0007】その理由は、運用時間帯で異なる各々の処
理の負荷の量に応じて、処理させるCPUの台数を可変
させる手段を具備していないためである。
【0008】したがって本発明は、上記問題点に鑑みて
なされたものであって、その目的は、メモリ共有型マル
チプロセッサシステムにおいて、データベース処理また
はバッチ処理と、オンライン処理と、を同時実行した場
合にもデータベース処理またはバッチ処理が、その時の
オンライン処理に影響を与えることを回避するようにし
た負荷制御方式を提供することにある。
【0009】また、本発明の他の目的は、メモリ共有型
マルチプロセッサシステムにおいて、データベース処理
またはバッチ処理用のCPUと通常処理用のCPUに分
割し運用した場合、CPUの処理の負荷の量により、動
的にCPUの台数を可変可能とした負荷制御方式を提供
することにある。
【0010】
【課題を解決するための手段】前記目的を達成するため
本発明の負荷制御方式は、複数の演算プロセッサ(「C
PU」という)を備え、同一の2次キャッシュを共有す
る一又は複数の前記CPUで1つのCPUグループを構
成し、該CPUグループを1又は複数備えたメモリ共有
型システムにおいて、ソフトウェアの処理単位であるプ
ロセスについて、全てのCPUグループで実行可能なグ
ローバルプロセスと、ソフトウェアから指定された1つ
のCPUグループのみで実行可能なローカルプロセスの
2種類のプロセスタイプを有し、CPUについて、ロー
カルプロセスのみ実行可能なタイプのCPU、グローバ
ルプロセスのみ実行可能なタイプのCPU、及び双方の
プロセスが実行可能なタイプのCPU、の計3種類のC
PUタイプを有し、CPUタイプを変更するソフトウェ
ア命令を有する、ことを特徴とする。
【0011】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の負荷制御方式は、その好ましい実
施の形態において、複数のCPUを備え、同一の2次キ
ャッシュ(図2参照)を共有する一又は複数のCPUで
一つのCPUグループ(図1の1011〜1014)を
構成し、該CPUグループを一又は複数備えたメモリ共
有型マルチプロセッサシステムにおいて、ソフトウェア
の処理単位であるプロセスが、全てのCPUグループで
実行可能なグローバルプロセス(図3参照)と、ソフト
ウェアから指定された一つのCPUグループのみで実行
可能なローカルプロセス(図4参照)の2種類のプロセ
スタイプを有する。
【0012】マルチプロセッサを構成する複数のCPU
は、そのCPUタイプとして、ローカルプロセスのみ実
行可能なタイプのCPU(「DB_CPU」という)
と、グローバルプロセスのみ実行可能なタイプのCPU
(「LN_G_CPU」という)と、及び、双方のプロ
セスが実行可能なタイプのCPU(「LE_G_CP
U」という)と、の3種類のCPUタイプを有する。
【0013】そして、前記各CPUは、ソフトウェア命
令によりそのCPUタイプを可変に設定する。
【0014】本発明の実施の形態においては、データベ
ース処理またはバッチ処理(ローカルプロセス)と、オ
ンライン処理(グルーバルプロセス)を同時実行した
際、運用時間帯によってローカルプロセスが大量のCP
Uタイムを消費する場合にも、データベース処理または
バッチ処理が、その時のオンライン処理に影響を与える
ことを回避するよことができる。
【0015】また本発明の実施の形態においては、ソフ
トウェアが処理毎に割り当てるCPU台数を任意に変更
することができるため、運用時間帯で処理毎に割り当て
るCPU台数をソフトウェアが制御することにより、シ
ステムの処理能力を最適化することができる。
【0016】
【実施例】次に、上記した本発明の実施の形態について
更に詳細に説明すべく、本発明の一実施例について図面
を参照して説明する。
【0017】図1は、本発明の一実施例の構成を示す図
を示す。図1を参照すると、本発明の一実施例は、中央
処理装置10は、複数のCPU1021〜1028を備
えており、これらのCPUは、1または複数台毎に一グ
ループに分割され、複数のCPUグループ1011〜1
014を構成している。また複数のCPUグループ10
11〜1014にそれぞれ対応するレディキュー(RD
YQ、実行待ち行列、すなわち、実行可の状態(Rea
dy状態)のプロセスをキューイングするキュー(待ち
行列))1101〜1104を記憶するメモリ内RDY
Q情報部11を有する。
【0018】各CPU1021〜1028は、CPUタ
イプとして、LN_G_CPU1001、LE_G_C
PU1002、またはDB_CPU1003に設定され
る。これらCPUタイプについては後述する。
【0019】レディーキュー(RDYQ)にはグローバ
ルプロセスのプロセスリンク(PL、Process Lin
k)であるG_PL1110〜1114またはローカル
プロセスのPLであるL_PL1115〜1117が存
在する。
【0020】まずCPUグループについて説明する。上
記したように、CPUグループは、複数のCPUを持つ
マルチプロセッサシステムにおいて、これらCPUを1
または複数台単位に分割したCPUのグループである。
CPUグループ(CPUG)はCPUグループ毎に2次
キャッシュを持ち、この2次キャッシュを同一のCPU
グループに属するCPUで共有する。図2に、CPUグ
ループの構成を模式的に示す。図2では、CPUグルー
プ2000〜2003はそれぞれ複数のCPUで2次キ
ャッシュメモリを共有している。
【0021】次にプロセスタイプについて説明する。ソ
フトウェアの処理単位であるプロセスについて、全ての
CPUグループで実行可能なグローバルプロセス(図3
参照)と、ソフトウェアで指定された1つのCPUグル
ープのみで実行可能なローカルプロセス(図4参照)の
2種類のプロセスタイプを有する。図3を参照すると、
グローバルプロセス3020は全てのCPUグループ3
000〜3003で実行可能であり、図4を参照する
と、ローカルプロセス4020〜4023は、各CPU
グループ4000〜4003でのみ実行可能とされてい
る。
【0022】次にレディーキュー(RDYQ)について
説明する。各CPUグループ1101〜1014毎に対
応するレディーキュー(RDYQ)1101〜1104
を記憶するメモリ内RDYQ情報部11を有する。
【0023】レディーキュー(RDYQ)とは、CPU
(資源)が与えられたら直ちに実行できる状態にあるプ
ロセス、すなわち実行可能プロセスをリンクしている待
ち行列(Queue)である。
【0024】プロセスは、実行可能状態に移入した際、
ENQ(エンキュー、EnQueueの略;Queue
に繋ぐこと)されるべきプロセスリンク(PL)に設定
され、実行優先順位(PRI)とプロセス名(JP)を
持つ。
【0025】プロセスが実行可能状態に移行した場合、
そのプロセスが保持するCPUG番号で指定されたCP
Uグループに対応するレディキュー(RDYQ)へ実行
優先順位(PRI)で指定された順にENQされる。
【0026】その後、ディスパッチャ(OSのプロセス
のスケジューラ等)が、レディーキュー(RDYQ)か
らプロセスをDEQ(デキュー、DeQueue、すな
わちQueueから外す)し、CPU資源が割り当て該
プロセスを実行する。
【0027】次にCPUタイプについて説明する。
【0028】CPUについて、ローカルプロセスのみ実
行可能なDB_CPU、グローバルプロセスのみ実行可
能なLN_G_CPU、双方のプロセスが実行可能なL
E_G_CPUの3種類のCPUタイプを定義する。
【0029】CPUタイプがDB_CPUのCPUは、
該CPUの属するCPUグループに対応するレディーキ
ュー(RDYQ)に存在するローカルプロセスを実行す
る。
【0030】CPUタイプがLN_G_CPUのCPU
は、該CPUの属するCPUグループに対応するレディ
ーキュー(RDYQ)に存在するグローバルプロセスを
実行する。自レディーキュー(RDYQ)にグローバル
プロセスが存在しない場合、他のCPUGのレディーキ
ュー(RDYQ)に存在するグローバルプロセスを実行
する。
【0031】CPUタイプがLE_G_CPUのCPU
は、該CPUの属するCPUグループに対応するレディ
ーキュー(RDYQ)に存在するプロセスを実行する。
自レディーキュー(RDYQ)にプロセスが存在しない
場合、他のCPUグループのレディーキュー(RDY
Q)に有るグローバルプロセスを実行する。
【0032】図5に、複数のCPUについてCPUタイ
プを分割した一例を示す。図5を参照すると、CPUグ
ループ5000、5001のCPU5010〜5013
はタイプがLN_G_CPUであり、グローバルプロセ
スの実行が可能であり、CPUグループ5002のCP
U5014、5015はタイプがLE_G_CPUであ
り、グローバルプロセス及びローカルプロセスの実行が
可能であり、CPUグループ5003のCPU501
6、5017はタイプがDB_CPUでありローカルプ
ロセスのみ実行可能である。
【0033】次に図6、図7、及び図8を参照して、本
発明の一実施例の動作について説明する。
【0034】通常業務時の処理について説明する。図6
は、本発明の一実施例における通常業務時のCPUタイ
プの分割状態を示す図である。
【0035】図6を参照すると、データベース処理また
はバッチ処理等のプロセスは、ローカルプロセス602
1、6022に設定し、ソフトウェアが指定するCPU
グループのDB_CPU(図6のCPUグループ600
3)、またはLE_G_CPU(図6のCPUグループ
6002)上で実行させる。
【0036】オンライン処理用プロセスはグローバルプ
ロセス6020に設定し、何れかのCPUグループのL
E_G_CPU(図6のCPUグループ6002)また
はLN_G_CPU(図6のCPUグループ6000、
6001)上で実行させる。
【0037】グローバルプロセスとローカルプロセスを
同時実行する。この時、データベース処理またはバッチ
処理用であるローカルプロセス6021、6022の負
荷はオンライン処理用であるグローバルプロセス602
2に影響を与えず、実行可能なCPU(CPUタイプが
DB_CPUとLE_G_CPUのCPU)で処理され
る。
【0038】一時的にローカルプロセス数が増えて、C
PUタイプがDB_CPUとLE_G_CPUのCPU
に大きな負荷がかかった場合でも、CPUタイプがLN
_G_CPUのCPU上で実行している通常処理用プロ
セスに影響を与えることなく運用することが可能であ
る。
【0039】次にCPUタイプ変更命令について説明す
る。
【0040】図7及び図8は、本発明の一実施例におけ
るCPUタイプ変更命令についての動作を説明するため
の図である。上記したように、図6は、通常時のCPU
タイプの分割状態を示している。
【0041】図6に示す状態からローカルプロセスが増
え、CPUタイプがDB_CPUのCPUとLE_G_
CPUのCPUの負荷が常に高く、グローバルプロセス
を処理するCPUタイプがLN_G_CPUのCPUの
負荷が低いためにシステムの性能に無駄が生じるという
状態になった場合、CPUタイプ変更命令を使用して、
ローカルプロセスを実行可能なCPUを増やすことによ
りローカルプロセスの処理能力を上げることが可能であ
る(図7参照)。すなわち、図7を参照すると、グロー
バルプロセスを処理するCPUタイプがLN_G_CP
UのCPUは、CPUグループ7000のCPU701
0、7011の2台に減り、CPUタイプがDB_CP
UのCPUはCPUグループ7002、7003のCP
U7014〜7017と4台となって図6の状態から2
台増え、ローカルプロセスも実行可能なLE_G_CP
UタイプのCPU7012、7013とともにローカル
プロセス(データ検索、バッチジョブ等)を実行する。
【0042】同様にグローバルプロセスが増え、LN_
G_CPUとLE_G_CPUの負荷が常に高く、ロー
カルプロセスを処理するDB_CPUの負荷が低いため
にシステムの性能に無駄が生じた場合、CPUタイプ変
更命令を使用して、グローバルプロセスを実行可能なC
PUを増やすことによりグローバルプロセスの処理能力
を上げることが可能である(図8参照)。すなわち、図
8を参照すると、グローバルプロセスを処理するCPU
タイプがLN_G_CPUのCPUは、CPU8010
〜8015の6台に増え、CPUタイプがDB_CPU
のCPUはCPU8017と1台、グローバルプロセス
とローカルプロセスも実行可能なLE_G_CPUタイ
プはCPU8016となる。
【0043】
【発明の効果】以上説明したように、本発明によれば、
メモリ共有型マルチプロセッサにおいて、ソフトウェア
が処理毎に割り当てるCPUの台数を任意の数に変更す
る事がにより、データベース処理またはバッチ処理と、
オンライン処理と、を同時実行した場合にも、データベ
ース処理またはバッチ処理の負荷を分散し、オンライン
処理に影響を与えることを回避できる、という効果を奏
する。
【0044】また、本発明によれば、運用時間帯で異な
る各々の処理の負荷の量に対応してCPUの台数をソフ
トウェアで動的に可変制御することにより、システムの
処理能力を最適化することができる、という効果を奏す
る。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す図である。
【図2】本発明の一実施例におけるCPUグループの構
成の一例を示す図である。
【図3】本発明の一実施例を説明するための図であり、
グローバルプロセスが実行されるCPUグループの関係
を模式的に示す図である。
【図4】本発明の一実施例を説明するための図であり、
ローカルプロセスのCPUグループの指定、及びCPU
グループの関係を模式定に示す図である。
【図5】本発明の一実施例におけるCPUタイプ分割を
模式的に示す図である。
【図6】本発明の一実施例を説明するための図であり、
通常業務時のCPUタイプの分割状態を模式的に示す図
である。
【図7】本発明の一実施例を説明するための図であり、
ローカルプロセスにより実行されるデータベース処理ま
たはバッチ処理の負荷が高くなった時のCPUタイプの
分割状態を模式的に示す図である。
【図8】本発明の一実施例を説明するための図であり、
グルーバルプロセスにより実行されるオンライン処理の
負荷が高くなった時のCPUタイプの分割状態を模式的
に示す図である。
【符号の説明】
10 マルチプロセッサコンピュータシステム演算処理
部 11 メモリ内RDYQ制御部 1021〜1028、3010〜3017、4010〜
4017、5010〜5017、6010〜6017、
7010〜7017、8010〜8017 CPU 1011〜1014、2000〜2003、3000〜
3003、4000〜4003、5000〜5003、
6000〜6003、7000〜7003、8000〜
8003 CPUグループ 1101〜1104 レディキュー(実行待ち行列) 1110〜1117 プロセスリンク 3020、6020、7020、8020 グローバル
プロセス 4020〜4023、6021、6022、7021〜
7023、8021ローカルプロセス 1001 LN_G_CPU 1002 LE_G_CPU 1003 DB_CPU

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数の演算プロセッサ(「CPU」とい
    う)を備え、同一の2次キャッシュ記憶装置を共有する
    一又は複数の前記CPUで一つのCPUグループを構成
    し、該CPUグループを一又は複数備えたメモリ共有型
    マルチプロセッサシステムにおいて、 複数のCPUが、それぞれ、そのCPUタイプとして、
    指定されたCPUグループで実行可能なローカルプロセ
    スのみを実行するタイプのCPUと、全てのCPUグル
    ープで実行可能なグローバルプロセスのみを実行するタ
    イプのCPUと、前記ローカルプロセス及び前記グロー
    バルプロセス双方を実行するタイプのCPUと、のうち
    のいずれかのタイプに設定され、 前記複数のCPUにおける前記CPUタイプの状態を可
    変に設定する手段を備え、 前記ローカルプロセスまたはグローバルプロセスの負荷
    量に応じて、前記ローカルプロセス、グローバルプロセ
    スを実行するCPUの台数を可変に調整する、ようにし
    たことを特徴とするメモリ共有型マルチプロセッサシス
    テムの負荷制御方式。
  2. 【請求項2】前記CPUにおける前記CPUタイプの状
    態が前記CPUで実行されるソフトウェア命令によって
    可変に設定される、ことを特徴とする請求項1記載のメ
    モリ共有型マルチプロセッサシステムの負荷制御方式。
  3. 【請求項3】複数の演算プロセッサ(「CPU」とい
    う)を備え、同一の2次キャッシュを共有する一又は複
    数の前記CPUで一つのCPUグループを構成し、該C
    PUグループを一又は複数備えたメモリ共有型マルチプ
    ロセッサシステムにおいて、 ソフトウェアの処理単位であるプロセスが、全てのCP
    Uグループで実行可能なグローバルプロセスと、ソフト
    ウェアから指定された一つのCPUグループのみで実行
    可能なローカルプロセスの2種類のプロセスタイプを有
    し、 前記複数のCPUについて、そのCPUタイプとして、
    ローカルプロセスのみ実行可能なタイプのCPU(「D
    B_CPU」という)と、グローバルプロセスのみ実行
    可能なタイプのCPU(「LN_G_CPU」という)
    と、及び双方のプロセスが実行可能なタイプのCPU
    (「LE_G_CPU」という)と、の3種類のCPU
    タイプを有し、 前記各CPUのCPUタイプを可変に設定するソフトウ
    ェア命令を有する、ことを特徴とするメモリ共有型マル
    チプロセッサシステムの負荷制御方式。
JP27953497A 1997-09-26 1997-09-26 メモリ共有型マルチプロセッサシステムの負荷制御方式 Pending JPH11102349A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27953497A JPH11102349A (ja) 1997-09-26 1997-09-26 メモリ共有型マルチプロセッサシステムの負荷制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27953497A JPH11102349A (ja) 1997-09-26 1997-09-26 メモリ共有型マルチプロセッサシステムの負荷制御方式

Publications (1)

Publication Number Publication Date
JPH11102349A true JPH11102349A (ja) 1999-04-13

Family

ID=17612352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27953497A Pending JPH11102349A (ja) 1997-09-26 1997-09-26 メモリ共有型マルチプロセッサシステムの負荷制御方式

Country Status (1)

Country Link
JP (1) JPH11102349A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003085133A (ja) * 2001-09-07 2003-03-20 Nippon Soken Holdings:Kk オンライン併用システムのバッチ制御システム、オンライン併用システムのバッチ制御用プログラム、及びそのプログラムを記録した記録媒体
JP2006229761A (ja) * 2005-02-18 2006-08-31 Daikin Ind Ltd 遠隔監視装置および遠隔監視システム
JP2007328415A (ja) * 2006-06-06 2007-12-20 Univ Waseda ヘテロジニアス・マルチプロセッサシステムの制御方法及びマルチグレイン並列化コンパイラ
JP2008176699A (ja) * 2007-01-22 2008-07-31 Renesas Technology Corp マルチプロセッサ装置
WO2010095358A1 (ja) * 2009-02-18 2010-08-26 日本電気株式会社 タスク割当装置、タスク割当方法、及び、タスク割当プログラムが格納された記憶媒体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003085133A (ja) * 2001-09-07 2003-03-20 Nippon Soken Holdings:Kk オンライン併用システムのバッチ制御システム、オンライン併用システムのバッチ制御用プログラム、及びそのプログラムを記録した記録媒体
JP2006229761A (ja) * 2005-02-18 2006-08-31 Daikin Ind Ltd 遠隔監視装置および遠隔監視システム
JP2007328415A (ja) * 2006-06-06 2007-12-20 Univ Waseda ヘテロジニアス・マルチプロセッサシステムの制御方法及びマルチグレイン並列化コンパイラ
US8250548B2 (en) 2006-06-06 2012-08-21 Waseda University Method for controlling heterogeneous multiprocessor and multigrain parallelizing compiler
JP2008176699A (ja) * 2007-01-22 2008-07-31 Renesas Technology Corp マルチプロセッサ装置
WO2010095358A1 (ja) * 2009-02-18 2010-08-26 日本電気株式会社 タスク割当装置、タスク割当方法、及び、タスク割当プログラムが格納された記憶媒体
JP5545288B2 (ja) * 2009-02-18 2014-07-09 日本電気株式会社 タスク割当装置、タスク割当方法、及び、タスク割当プログラム
US8897372B2 (en) 2009-02-18 2014-11-25 Nec Corporation Task allocation device, task allocation method, and storage medium storing task allocation program

Similar Documents

Publication Publication Date Title
US5701482A (en) Modular array processor architecture having a plurality of interconnected load-balanced parallel processing nodes
US7926062B2 (en) Interrupt and exception handling for multi-streaming digital processors
US5867704A (en) Multiprocessor system shaving processor based idle state detection and method of executing tasks in such a multiprocessor system
US4980824A (en) Event driven executive
US7765546B2 (en) Interstream control and communications for multi-streaming digital processors
JPH09269903A (ja) プロセス管理方式
US7366814B2 (en) Heterogeneous multiprocessor system and OS configuration method thereof
US20080168465A1 (en) Data processing system and semiconductor integrated circuit
US7103631B1 (en) Symmetric multi-processor system
Setia et al. Processor scheduling on multiprogrammed, distributed memory parallel computers
EP0614139A2 (en) External procedure call for distributed processing environment
US7594229B2 (en) Predictive resource allocation in computing systems
US8539491B1 (en) Thread scheduling in chip multithreading processors
JPH11102349A (ja) メモリ共有型マルチプロセッサシステムの負荷制御方式
JP7346649B2 (ja) 同期制御システムおよび同期制御方法
CN116048756A (zh) 一种队列调度方法、装置及相关设备
JP2580525B2 (ja) 並列計算機における負荷分散方法
JPH02122365A (ja) プロセッサ割当て方式
WO2000070482A1 (en) Interrupt and exception handling for multi-streaming digital processors
CN112948069A (zh) 用于运行计算单元的方法
JPS62180455A (ja) 多重処理装置
JPH08166931A (ja) 並列計算機の負荷分散方法
CN116483536B (zh) 数据调度方法、计算芯片及电子设备
Kim et al. Multicore ECU task-load distribution (balancing) and dynamic scheduling
JP2001282555A (ja) コンピュータシステムのプロセス管理方式

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000111