JP7346649B2 - 同期制御システムおよび同期制御方法 - Google Patents

同期制御システムおよび同期制御方法 Download PDF

Info

Publication number
JP7346649B2
JP7346649B2 JP2022062393A JP2022062393A JP7346649B2 JP 7346649 B2 JP7346649 B2 JP 7346649B2 JP 2022062393 A JP2022062393 A JP 2022062393A JP 2022062393 A JP2022062393 A JP 2022062393A JP 7346649 B2 JP7346649 B2 JP 7346649B2
Authority
JP
Japan
Prior art keywords
thread
lock object
microkernel
threads
wait
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022062393A
Other languages
English (en)
Other versions
JP2022079764A (ja
Inventor
ローラン・ドゥデマイン
正樹 権藤
裕和 坂本
敦 浦上
篤 松尾
Original Assignee
イーソル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーソル株式会社 filed Critical イーソル株式会社
Priority to JP2022062393A priority Critical patent/JP7346649B2/ja
Publication of JP2022079764A publication Critical patent/JP2022079764A/ja
Application granted granted Critical
Publication of JP7346649B2 publication Critical patent/JP7346649B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

この発明は、複数のプロセッサコアを搭載したコンピュータ上で実行される同期制御システムおよび同期制御方法に関する。
スレッド間の同期制御方法として、従来型のオペレーティングシステムにおいては、排他制御を伴う共有メモリ参照方式が用いられていた。例えば、特許文献1に記載の発明では、共有メモリを用いて通信を行うとともに、複数のプロセッサから共有メモリにアクセスする際の排他制御のためにセマフォ(排他制御用変数)を用いている。このような構成においては、セマフォを獲得したあとに共有メモリへアクセスし、読み出し又は書き込みを行うことにより、複数のプロセッサからの同時アクセスを禁止し、同時書き込みによるデータ破壊やデータ読み出し中にデータが書き換えられることを防止している。このため、セマフォ獲得失敗時にはポーリングやスピンロックなどでセマフォ解放を待つ必要がある。このような共有メモリ参照方式では、競合発生時のCPU負荷や排他制御時のバス負荷が大きくなる傾向があり、システム性能に与えるインパクトが大きかった。
この点、共有メモリを参照するのではなく、メッセージングにより通信を行うようにすれば、システム全体の高い並列実行性能を実現することができる。例えば、イベント待ちを管理するサーバスレッドをオペレーティングシステムの一部として設け、このサーバスレッドに対してメッセージングを行うことで同期を行うようにすれば、ポーリングやスピンロックを使用せずに通信を行うことができる。ただし、メッセージングそのものの実行時間は、共有メモリ参照方式よりも大きくなる傾向があり、スレッド間の同期や通信が多用される環境では遅延時間の影響が大きくなる可能性があった。
特開2017-146703号公報
そこで、本発明は、最低限のメッセージング回数でスレッド間の同期を制御することができる同期制御システムおよび同期制御方法を提供することを課題とする。
上記した課題を解決するため、第1の発明は、複数のプロセッサコアを搭載したコンピュータ上で実行され、前記複数のプロセッサコアごとにスレッドのスケジューリングを行うマイクロカーネルを配置した同期制御システムであって、異なるプロセッサコアまたは同一のプロセッサコアに割り当てられたスレッド間での同期処理を実行するための共有資源であり、割り当てられた前記プロセッサコアにかかわらずすべてのスレッドがアクセス可能なロックオブジェクトを備え、前記ロックオブジェクトは、前記複数のプロセッサコアごとに1つずつの、次に起床されるべきスレッドのスレッド情報を格納可能であり、任意のスレッドが前記ロックオブジェクトを解放するときに、当該ロックオブジェクトに格納されたスレッド情報から所定の待ち解除ポリシーに従って起床するスレッドを決定した後に、前記任意のスレッドを管理するマイクロカーネルから前記起床するスレッドを管理するマイクロカーネルへ待ち解除のメッセージを直接送信する。
また、第2の発明は、複数のプロセッサコアを搭載したコンピュータ上で、前記複数のプロセッサコアごとにスレッドのスケジューリングを行うマイクロカーネルを配置して実行される同期制御方法であって、異なるプロセッサコアまたは同一のプロセッサコアに割り当てられたスレッド間での同期処理を実行するための共有資源であり、割り当てられた前記プロセッサコアにかかわらずすべてのスレッドがアクセス可能なロックオブジェクトを生成するステップと、前記ロックオブジェクトによりスレッドが待ち状態となったときに、前記ロックオブジェクトに当該スレッドのスレッド情報を登録するステップと、任意のスレッドが前記ロックオブジェクトを解放するときに、当該ロックオブジェクトに格納されたスレッド情報から所定の待ち解除ポリシーに従って起床するスレッドを決定した後に、前記任意のスレッドを管理するマイクロカーネルから前記起床するスレッドを管理するマイクロカーネルへ待ち解除のメッセージを直接送信するステップと、を備え、前記ロックオブジェクトには、前記複数のプロセッサコアごとに1つずつの、次に起床されるべきスレッドのスレッド情報を格納可能である。
本発明は上記の通りであり、最低限のメッセージング回数でスレッド間の同期を制御することができる。
コンピュータシステムの概略を示すブロック図である。 ロックオブジェクトの定義を示す図である。 待ち要求処理のフロー図である。 待ち解除要求送信処理のフロー図である。 待ち解除要求受信処理のフロー図である。 待ち要求の処理の流れを示すシーケンス図である。 待ち解除要求の処理の流れを示すシーケンス図である。
本発明の実施形態について、図を参照しながら説明する。
本実施形態に係るコンピュータシステムは、図1に示すようなコンピュータを備えている。このコンピュータは、CPU10と、主記憶装置14と、補助記憶装置(図示せず)と、を備えている。
本実施形態に係るCPU10は、1つのプロセッサパッケージ内に複数のプロセッサコア11を搭載したマルチコア・プロセッサであり、例えば、第1プロセッサコア11aおよび第2プロセッサコア11bの2つのプロセッサコア11を備えている。なお、本実施形態においては、CPU10が第1プロセッサコア11aおよび第2プロセッサコア11bの2つのプロセッサコア11を備えている例について説明するが、これに限らず、CPU10は3つ以上のプロセッサコア11を備えていてもよい。
主記憶装置14は、CPU10が直接アクセスすることができる記憶装置であり、実行中のスレッド30のコンテキストやその他のデータが記憶されている。例えばこの主記憶装置14には、オペレーティングシステム20の一部であるマイクロカーネル21の実体としてのコンテキストデータや、オペレーティングシステム20によって実行を制御されるスレッド30の実体としてのコンテキストデータ、スレッド30によって使用可能な共有メモリ15、などが配置されている。なお、これらのオペレーティングシステム20やスレッド30のプログラムは補助記憶装置に記憶されており、必要に応じて主記憶装置14に読み込まれることで、CPU10によって使用可能となる。
オペレーティングシステム20は、CPU10上でのスレッド30の実行を制御するソフトウェアである。本実施形態に係るオペレーティングシステム20は、上記した複数のプロセッサコア11のそれぞれに対応して、複数のマイクロカーネル21が実行されるように構成されている。マイクロカーネル21は、オペレーティングシステム20の核となるものであり、メモリ管理、割り込み要求処理、スレッド間通信などの必要最小限の機能を搭載したカーネルプログラムである。このマイクロカーネル21は、システム起動時にプロセッサコア11ごとにインスタンスが生成され、対応するプロセッサコア11上で常に実行されるようになっている。
以下の説明においては、第1プロセッサコア11a上で実行されるマイクロカーネル21のインスタンスを第1マイクロカーネル21aと呼び、第2プロセッサコア11b上で実行されるマイクロカーネル21のインスタンスを第2マイクロカーネル21bと呼ぶこととする。また、記載を簡略化するため、マイクロカーネル21のインスタンスを単にマイクロカーネル21と記載する場合もある。なお、CPU10が3つ以上のプロセッサコア11を備えている場合には、プロセッサコア11の数と同数のマイクロカーネル21のインスタンスが生成され、それぞれのプロセッサコア11で1つのマイクロカーネル21が実行されることになる。
これらのマイクロカーネル21は、他のマイクロカーネル21と通信を行うためのメッセージング機能を有している。マイクロカーネル21が、このメッセージング機能を使用して相互に通信を行うことで、異なるプロセッサコア11または同一のプロセッサコア11に割り当てられたスレッド30間での同期を実現する同期制御システムが実現されている。この同期制御システムについては後ほど詳述する。
また、これらのマイクロカーネル21は、当該マイクロカーネル21が実行されるプロセッサコア11(以下、マイクロカーネル21それ自体が実行されるプロセッサコア11のことを、当該マイクロカーネル21の「自コア」という)に割り当てられたスレッド30のスケジューリングを行う。すなわち、マイクロカーネル21は、予め定められた所定のスケジューリングポリシーに従って、自コアで実行するスレッド30を選択し、スレッド30を順番に実行する。なお、スケジューリングポリシーとして何を選択するかは任意に設定可能である。例えば、スレッド30の優先度順、ラウンドロビン方式、FIFOなどの既知のスケジューリングポリシーのうちから最適なものを使用すればよい。
マイクロカーネル21によるスケジューリングは、具体的には、スレッド30の状態を遷移させることにより行われる。このスレッド30の状態としては、少なくとも、「実行状態」「実行可能状態」「待ち状態」がある。「実行状態」は、スレッド30にプロセッサコア11が割り当てられて実行している状態である。また、「実行可能状態」は、プロセッサコア11が割り当てられれば実行できるが、他のスレッド30がプロセッサコア11を占有しているため、実行を待機している状態である。また、「待ち状態」は、何らかのイベントが完了するのを待っている状態である。
例えば、スレッド30は以下のように状態が遷移する。まず、生成されたスレッド30は、実行可能状態になり、マイクロカーネル21が管理する実行可能状態のキューに接続される。このキューで最も高い優先順位にあるスレッド30は、マイクロカーネル21によってディスパッチされ、実行可能状態から実行状態に遷移する。なお、スレッド30の実行中に、割込みにより他のスレッド30に実行権が渡されると、実行中のスレッド30は実行可能状態に遷移する。また、同期処理などの特定のイベントが発生した場合には、マイクロカーネル21によってスレッド30が待ち状態に遷移する。待ち状態に遷移したスレッド30は、待ち状態が解除されるまで待機し、待ち状態が解除されたら実行可能状態に遷移する。
なお、スレッド30が生成されると、当該スレッド30を制御するためにスレッド制御ブロックが生成される。このスレッド制御ブロックは、スレッド30ごとに1つ生成され、スレッド30が終了するまでマイクロカーネル21によって管理される。このスレッド制御ブロックには、上記したスレッド30の状態や、スレッド30の優先度などの情報が登録される。本実施形態においては、このスレッド制御ブロックに、後述する待ち管理キューも登録される。
本実施形態に係るスレッド30は、基本的に生成されたプロセッサコア11上で実行される。このため、生成されたプロセッサコア11上で実行しているマイクロカーネル21によって制御されることになる。例えば、図1に示すように、第1グループ31で実行されるスレッド30は、第1プロセッサコア11a上で第1マイクロカーネル21aによって制御されて実行される。また、第2グループ32で実行されるスレッド30は、第2プロセッサコア11b上で第2マイクロカーネル21bによって制御されて実行される。このとき、第1グループ31で実行されるスレッド30と第2グループ32で実行されるスレッド30とは、互いに直接通信を行うことはできないため、別のグループのスレッド30間で通信を行う場合には、共有メモリ15またはマイクロカーネル21を介して通信を行う必要がある。
共有メモリ15は、すべてのプロセッサコア11で共有されるメモリ領域である。この共有メモリ15へは、どのプロセッサコア11で実行しているスレッド30であってもアクセス可能である。本実施形態においては、この共有メモリ15に、複数のロックオブジェクト35を生成可能である。
ロックオブジェクト35は、異なるプロセッサコア11または同一のプロセッサコア11に割り当てられたスレッド30間での同期処理を実行するための共有資源である。このロックオブジェクト35は、共有メモリ15に生成されるため、割り当てられたプロセッサコア11にかかわらずすべてのスレッド30がアクセス可能となっている。また、このロックオブジェクト35はユーザ空間に生成されるため、空きメモリが存在する限りにおいて無制限に生成可能である。
本実施形態に係るロックオブジェクト35は、図2に示すような構造体で定義される(構造体名「lockobj」で定義される構造体を参照)。このロックオブジェクト35は、メンバとして、複数のプロセッサコア11数分の配列であるスレッド情報格納配列(percpu[CORE_COUNT];CORE_COUNTはプロセッサコア11の数を示す定数)を含んでいる。
本実施形態に係るスレッド情報格納配列の各要素は、任意のスレッド30に係るスレッド情報である。このスレッド情報は、図2に示すような構造体で定義される(構造体名「lockinfo」で定義される構造体を参照)。このスレッド情報は、メンバとして「tid」と「pri」とを含んでいる。また、「uint16_t」は、これらメンバのデータ型が16ビットの符号なし整数型であることを示している。なお、「tid」には、任意のスレッド30を特定するためのスレッド識別子が格納される。また、「pri」には、当該スレッド識別子で特定されるスレッド30の優先度が格納される。
このように、本実施形態に係るスレッド情報(構造体「lockinfo」)は、メンバとしてスレッド識別子とスレッド優先度とを含んでいる。このスレッド識別子とスレッド優先度とは、アトミックに(一体不可分に)読み書きされる必要がある。このため、このスレッド識別子とスレッド優先度とは、CPU10がアトミックに操作できるサイズとなっている。具体的には、構造体「lockinfo」のサイズ(スレッド識別子とスレッド優先度とを足したサイズ)が、CPU10のビット数(CPU10が不可分操作可能な最大ビット数)を超えないように設定されている。本実施形態に係るCPU10は32bitであるため、スレッド識別子とスレッド優先度とを足したサイズ(本実施形態においては、スレッド識別子もスレッド優先度も16bitの変数であるため、これらを足したサイズは32bitである)が、32bitを超えないように設定されている。このように構成することで、スレッド情報にアクセスする際に排他制御が不要となっている。
なお、上記した図2においては、C言語における構造を例に説明しているが、C言語以外のプログラミング言語であっても、上記したロックオブジェクト35と同様の構造を定義することにより、プログラミング言語に依存せずに同様の効果を得ることができる。構造体の記述方法も、プログラミング言語に応じて変更可能である。
上記したスレッド情報格納配列には、複数のプロセッサコア11ごとに、次に起床されるべきスレッド30のスレッド情報が格納される。例えば、プロセッサコア11が2つの場合には、percpu[]の要素数は「2」であり、percpu[0]には第1プロセッサコア11aにおいて次に起床されるべきスレッド30に係るスレッド情報が格納され、percpu[1]には第2プロセッサコア11bにおいて次に起床されるべきスレッド30に係るスレッド情報が格納される。なお、プロセッサコア11が3つ以上の場合も同様に、percpu[]の要素数をプロセッサコア11の数に合わせて設定し、percpu[]の各要素に1つずつプロセッサコア11を割り当てて、当該percpu[
]の要素に当該プロセッサコア11において次に起床されるべきスレッド30に係るスレッド情報を格納すればよい。
これにより、ロックオブジェクト35には、複数のプロセッサコア11ごとに、次に起床されるべきスレッド30のスレッド識別子が格納されるようになっている。なお、本実施形態に係るスレッド情報格納配列を構造体「lockinfo」の配列としたが、これに限らず、ロックオブジェクト35は少なくとも複数のプロセッサコア11ごとにスレッド識別子を格納できるものであればよい。例えば、スレッド情報格納配列を数値型の配列として、スレッド識別子のみを格納するようにしてもよい。その他、構造体「lockinfo」のメンバを図2で示す定義から変更してもよい。
上記したロックオブジェクト35は、同期を必要とするイベントごとに動的に生成可能である。例えば、ロックオブジェクト35をラップする排他制御用の上位オブジェクト(ミューテックスなど)のインスタンス生成時に合わせて生成することができる。
本実施形態に係る同期制御システムは、このロックオブジェクト35を使用して、異なるプロセッサコア11または同一のプロセッサコア11で実行されているスレッド30間で同期制御を行うことができる。
すなわち、特定のスレッド30が、ロックオブジェクト35を使用した資源待ちとなると、当該ロックオブジェクト35のスレッド情報格納配列に、待ち状態となったスレッド30のスレッド識別子が格納される。このとき、スレッド情報格納配列のどの要素に格納されるかは、スレッド30を実行しているプロセッサコア11に依存する。すなわち、スレッド30を実行しているプロセッサコア11に割り当てられたスレッド情報格納配列の要素に、待ち状態となったスレッド30のスレッド情報が格納される。
一方、このようにロックオブジェクト35により待ち状態となったスレッド30の待ち状態の解除を行うときには、当該ロックオブジェクト35を検索して、スレッド情報格納配列に格納されたスレッド識別子を取得し、当該スレッド識別子を使用したメッセージングによりスレッド30を実行可能状態に移行させる。
以下、上記した同期制御に係る処理フローについて詳しく説明する。なお、本実施形態の同期制御に係る処理フローは、大きく分けて、(1)待ち要求処理、(2)待ち解除要求送信処理、(3)待ち解除要求受信処理、の3つの処理からなるため、以下それぞれについて説明する。
(待ち要求処理)
待ち要求処理は、イベントの終了待ちを行うスレッド30からの要求を受けて、当該スレッド30を制御するマイクロカーネル21(当該スレッド30が実行されているプロセッサコア11に割り当てられたマイクロカーネル21)によって実行される処理である。この待ち要求処理について、図3に示すフローを参照しながら説明する。
まず、図3に示すステップS100において、マイクロカーネル21が、任意のスレッド30(以下、「待ち要求スレッド」という)から待ち要求を受信する。具体的には、待ち要求スレッドが、ロックオブジェクト35を指定したAPI呼び出し(後述するmfutex_wait())を行ったときに、マイクロカーネル21による待ち要求処理が開始される。そして、ステップS105に進む。
ステップS105では、ステップS100で指定されたロックオブジェクト35のスレッド情報格納配列を参照し、自コアに対応して格納されたスレッド情報に含まれるスレッド識別子(以下、「格納済ID」という)を取得する。そして、ステップS110に進む。
ステップS110では、格納済IDが有効であるか無効であるかがチェックされる。スレッド情報格納配列にすでにスレッド情報が格納されている場合には格納済IDが有効であるが、スレッド情報格納配列にスレッド情報が格納されていない場合(自コアにおいて、当該ロックオブジェクト35を使用した待ちスレッド30が存在しない場合)には格納済IDが無効である。格納済IDが無効である場合(またはスレッド情報格納配列にスレッド情報が格納されていない場合)には、ステップS115へ進む。一方、格納済IDが有効である場合(すなわちスレッド情報格納配列にスレッド情報が格納されている場合)には、ステップS120に進む。
ステップS115に進んだ場合、自コアにおいて当該ロックオブジェクト35により待ち状態となったスレッド30群を管理するための待ち管理キューを生成し、この待ち管理キューを、待ち要求スレッドに係るスレッド制御ブロックに登録する。また、この待ち管理キューに、待ち要求スレッドに係るスレッド制御ブロックを挿入する。これにより、待ち要求スレッドと待ち管理キューとが相互にリンクされる。そして、ステップS125に進む。
ステップS120に進んだ場合、格納済みIDで特定されるスレッド30に係るスレッド制御ブロックを参照し、当該スレッド制御ブロックに登録された待ち管理キューを取得する。そして、この待ち管理キューを、待ち要求スレッドに係るスレッド制御ブロックに登録する。また、この待ち管理キューに、当該スレッド制御ブロックを挿入する。これにより、待ち要求スレッドと待ち管理キューとが相互にリンクされる。そして、ステップS125に進む。
ステップS125では、待ち管理キューを検索し、次に起床されるべきスレッド30(待ち管理キューに登録されたスレッド30の中で最も先に起床されるべきスレッド30)を取得する。次に起床されるべきスレッド30は、所定の待ち解除ポリシーに従って決定される。待ち解除ポリシーとしてどのようなポリシーを使用するかは任意であるが、本実施形態においては、スレッド30の優先度順に待ち解除を行うようにしている。すなわち、待ち管理キューに登録されたすべてのスレッド制御ブロックを検索し、最も優先度の高いスレッド30を選択する。そして、ステップS130に進む。
なお、待ち解除ポリシーとしては、スレッド30の優先度順に限らず、別のポリシーを設定することも可能である。例えば、FIFO(先入れ先出し方式)を使用してもよいし、特定の属性を有するスレッド30(例えば、書き込みロックを獲得しているライター・スレッド30)を優先的に待ち解除するようにしてもよい。
ステップS130では、ステップS125で取得した、次に起床されるべきスレッド30のスレッド情報(スレッド識別子およびスレッド優先度)を、ロックオブジェクト35のスレッド情報格納配列(自コアに対応するスレッド情報格納配列の要素)に格納する。なお、ステップS125で取得したスレッド情報がすでにスレッド情報格納配列に格納されている場合には、スレッド情報格納配列の書き換えを行う必要はない。そして、ステップS135に進む。
ステップS135では、待ち要求スレッドを「待ち状態」に移行させる。これにより、待ち要求スレッドは、待ち状態が解除されるまで実行されることはない。以上で、処理が終了する。
(待ち解除要求送信処理)
待ち解除要求送信処理は、同期に係るイベントを終了したスレッド30からの要求を受けて、当該スレッド30を制御するマイクロカーネル21(当該スレッド30が実行されているプロセッサコア11に割り当てられたマイクロカーネル21)によって実行される処理である。すなわち、ロックオブジェクト35を解放して、次のスレッド30に実行権を明け渡すべく実行される処理である。この待ち解除要求送信処理について、図4に示すフローを参照しながら説明する。
まず、図4に示すステップS200において、マイクロカーネル21が、任意のスレッド30(以下、「待ち解除スレッド」という)から待ち要求を受信する。この待ち要求においては、起床するスレッド30(実行権の明け渡し先のスレッド30)のスレッド識別子と、ロックオブジェクト35と、が指定されている。具体的には、待ち解除スレッドが、起床するスレッド30のスレッド識別子とロックオブジェクト35とを指定したAPI呼び出し(後述するmfutex_wake(tid,lockobj))を行ったときに、マイクロカーネル21により待ち解除要求処理が開始される。そして、ステップS205に進む。
ステップS205では、ステップS200で取得したスレッド識別子を基に(例えば、ステップS200で取得したスレッド識別子と、ロックオブジェクト35のスレッド情報格納配列の要素とを比較し)、起床するスレッド30を実行中のプロセッサコア11を特定する。そして、当該プロセッサコア11に係るスレッド30群を管理するマイクロカーネル21に対し、待ち解除のメッセージを送信する。本実施形態に係るオペレーティングシステム20は、複数のプロセッサコア11ごとに配置されたマイクロカーネル21間でのメッセージング機能を備えており、このメッセージング機能によって、待ち解除のメッセージが送信される。
メッセージが送信されると、メッセージ送信先のマイクロカーネル21によって、後述する待ち解除要求受信処理が実行される。メッセージが受け入れられて、待ち解除要求送信処理が開始されると、送信先から回答が来るため、この回答を受け取って処理が終了する。なお、送信先においてメッセージが受け入れられなかった場合(起床するスレッド30がロックオブジェクト35を待機していない場合)、送信先は失敗情報とともに回答を送信する。この場合は、ロックオブジェクト35を再度スキャンして、別の適切なターゲット(起床するスレッド30)を決定し、待ち解除のメッセージを送信することになる。
(待ち解除要求受信処理)
待ち解除要求受信処理は、上記した待ち解除のメッセージを受信したマイクロカーネル21(起床するスレッド30が実行されているプロセッサコア11に割り当てられたマイクロカーネル21)によって実行される処理である。この待ち解除要求受信処理について、図5に示すフローを参照しながら説明する。
まず、図5に示すステップS300において、マイクロカーネル21が、上記した待ち解除のメッセージを受信する。そして、ステップS305に進む。
ステップS305では、起床するスレッド30を待ち管理キューから除外する。すなわち、起床するスレッド30に係るスレッド制御ブロックに登録された待ち管理キューを取得し、当該待ち管理キューから、起床するスレッド30に係るスレッド制御ブロックを削除する。待ち管理キューは、共通のロックオブジェクト35に起因して待機している複数のスレッド30群(同じプロセッサコア11で実行されているスレッド30群)で共有されているため、これらのスレッド30群に係るスレッド制御ブロックに登録された待ち管理キューからも、起床するスレッド30に係るスレッド制御ブロックが削除されることになる。そして、ステップS310に進む。
ステップS310では、ステップS305で取得した待ち管理キューを検索し、今回起床するスレッド30の次に起床されるべきスレッド30に係るスレッド制御ブロックを選択する。このとき、次に起床されるべきスレッド30は、図3のステップS125と同様に、所定の待ち解除ポリシーに従って決定される。そして、ステップS315に進む。
ステップS315では、ステップS310で選択した、次に起床されるべきスレッド30に係るスレッド情報(スレッド識別子およびスレッド優先度)を、ロックオブジェクト35のスレッド情報格納配列(自コアに対応するスレッド情報格納配列の要素)に格納する。なお、ステップS310において、待ち管理キューにスレッド30が存在しなかった場合には、自コアに対応するスレッド情報格納配列の要素に、無効なスレッド情報(または、無効なスレッド識別子を含むスレッド情報)を格納する。そして、ステップS320に進む。
ステップS320では、起床するスレッド30のステータスを「実行可能状態」に移行する。そして、ステップS325に進む。
ステップS325では、起床するスレッド30をディスパッチし、「実行状態」に移行させる。以上で、処理が終了する。
(待ち要求処理のシーケンス)
次に、上記した待ち要求処理において、スレッド30およびマイクロカーネル21間でどのようなやり取りが発生するのかを、図6に示すシーケンス図を用いて説明する。この図6では、スレッドAが、何らかのイベント待ちとなる様子を示している。例えば、スレッドAが、ミューテックスの獲得に失敗して待ち状態となる場合などである。
スレッドAがミューテックスの獲得に失敗すると、そのミューテックスの下位オブジェクトであるロックオブジェクト35を使用して待ち要求が発行される。本実施形態に係る待ち要求は、mfutex_wait()という、オペレーティングシステム20のAPI(システムコール)として設けられている。mfutex_wait()では、引数としてロックオブジェクト35が渡される。
mfutex_wait()が呼び出されると、スレッドAを管理するマイクロカーネル21(ここでは第1マイクロカーネル21a)による処理が開始される。第1マイクロカーネル21aは、図3で説明したように、ロックオブジェクト35を参照して、ロックオブジェクト35の解放を待っている自コアのスレッド30が既に存在するか否かをチェックする。そして、そのチェック結果に応じて、ロックオブジェクト35や待ち管理キューの内容を適切に書き換える。そして、スレッドAを「待ち状態」に移行させる。
(待ち要求解除処理のシーケンス)
次に、上記した待ち解除要求送信処理および待ち解除要求受信処理において、スレッド30およびマイクロカーネル21間でどのようなやり取りが発生するのかを、図7に示すシーケンス図を用いて説明する。この図7では、ロックオブジェクト35に係る実行権が、第2プロセッサコア11bで実行中のスレッドBから、第1プロセッサコア11aで実行中のスレッドAへと受け渡される様子を示している。例えば、スレッドBがミューテックスを解放したことにより、スレッドAがミューテックスを獲得する場合などである。
スレッドBがミューテックスを解放したときには、まず、実行権を受け渡す先のスレッド30を決定する。本実施形態に係る待ち解除ポリシーは、スレッド30の優先度順であるため、ミューテックスの下位オブジェクトであるロックオブジェクト35のスレッド情報格納配列を検索し、最も優先度の高いスレッド30のスレッド識別子を取得する(スレッド情報格納配列に格納されたスレッド情報のスレッド優先度をすべてチェックし、最も優先度の高いスレッド情報に係るスレッド識別子を取得する)。そして、そのスレッド識別子とロックオブジェクト35とを使用して、待ち解除要求を発行する。本実施形態に係る待ち解除要求は、mfutex_wake()という、オペレーティングシステム20のAPI(システムコール)として設けられている。このmfutex_wake()は、引数として、スレッド識別子とロックオブジェクト35とを指定するようになっている。
mfutex_wake()が呼び出されると、スレッドBを管理するマイクロカーネル21(ここでは第2マイクロカーネル21b)による処理が開始される。第2マイクロカーネル21bは、図4で説明したように、実行権を受け渡す先のスレッド30(ここではスレッドA)を管理するマイクロカーネル21(ここでは第1マイクロカーネル21a)に対し、待ち解除のメッセージを送信する。このメッセージングは、例えば、待ち解除のメッセージであることを示す識別子(図7では、MFUTEX_WAKEで定義された定数)、起床するスレッド30のスレッド識別子、ロックオブジェクト35を指定して実行される。
このメッセージを第1マイクロカーネル21aが受信すると、図5で説明したように、ロックオブジェクト35や待ち管理キューの登録内容を適切に書き換える。そして、スレッドAを「実行可能状態」に移行させる。その後、所定のスケジューリングポリシーに従い、スレッドAをディスパッチしたときに、スレッドAが第1マイクロカーネル21aによって実行される。
なお、上記の説明では、ロックオブジェクト35に係る実行権が、第2プロセッサコア11bで実行中のスレッドBから、第1プロセッサコア11aで実行中のスレッドAへと受け渡される例について説明した。すなわち、異なるプロセッサコア11に割り当てられたスレッド30間での同期処理について説明した。しかしながら、これに限らず、ロックオブジェクト35に係る実行権が、同じプロセッサコア11内で受け渡されるようにしてもよい。すなわち、同一のプロセッサコア11に割り当てられたスレッド30間で同期処理を行うようにしてもよい(例えば、図7に示すスレッドAとスレッドBとが同じプロセッサコア11内で実行されていてもよい)。
(まとめ)
本実施形態は上記の通りであり、割り当てられたプロセッサコア11にかかわらずすべてのスレッド30がアクセス可能な共有資源のロックオブジェクト35を備え、このロックオブジェクト35は、複数のプロセッサコア11ごとに、次に起床されるべきスレッド30のスレッド識別子を格納可能である。そして、ロックオブジェクト35により待ち状態となったスレッド30の待ち状態の解除を行うときには、当該ロックオブジェクト35を検索して次に起床する待ち状態のスレッド30のスレッド識別子を取得し、当該スレッド識別子を使用したメッセージングによりスレッド30を実行可能状態に移行させるようにしている。このため、最低限のメッセージング回数でスレッド30間の同期を制御することができる。
また、このような態様によれば、共有メモリ参照方式と比較して以下の優位性がある。すなわち、共有メモリ参照方式においては、複数のプロセッサコア11から共有メモリ15にアクセスする際の排他制御においてセマフォやミューテックスの獲得失敗時にはポーリングやスピンロックなどでオブジェクトの解放を待つ必要がある。しかしながら、本発明によれば、メッセージングにより同期制御を行うため、ポーリングやスピンロックを使用せずに同期制御を行うことができる。よって、競合発生時に無駄なCPUリソースを消費することがなく、また、排他制御時のバス負荷も低下させることができる。
また、このような態様によれば、従来のメッセージングによる同期制御と比較して以下の優位性がある。すなわち、従来のメッセージングによる同期制御においては、サーバスレッドを介して同期制御を行うため、サーバスレッドを経由する分だけメッセージング回数が増加し、また、サーバスレッドを設けることで資源が消費されていた。この点、本実施形態によれば、共有資源のロックオブジェクト35を使用することで、サーバスレッドを介さずに同期制御を実行することができる。よって、メッセージング回数を減少させ、スレッド資源を節約することができる。また、ロックオブジェクト35がユーザ空間に配置されるため、サーバスレッドの静的なコンフィギュレーションに依存せず、空きメモリが存在する限りは無制限でロックオブジェクト35を生成することができる。すなわち、ロックオブジェクト35を使用した同期制御のイベント数について、実質的に制限がない。
また、従来の排他制御として、グローバルロックを使用してすべてのプロセッサコア11が同じクリティカルセクションに入ることができないように制御するものがある。しかしながら、本実施形態によれば、ロックを解除するスレッド30とロックを獲得しているスレッド30によって使用されるプロセッサコア11のみが排他制御にかかわるため、排他制御にかかわらないプロセッサコア11の処理能力を低下させることがない。
なお、上記した実施形態においては、待ち解除ポリシーとしてスレッド30の優先度順を用いているため、スレッド情報格納配列にスレッド30の優先度を格納した。しかしながら、待ち解除ポリシーとしてスレッド30の優先度順を用いない場合には、スレッド情報格納配列にスレッド30の優先度を格納する必要はない。例えば、待ち解除ポリシーとしてFIFO(先入れ先出し方式)を用いる場合、スレッド情報格納配列には最低限の情報としてスレッド識別子が格納されていればよい。そして、待ち管理キューの先頭のスレッド30に係るスレッド識別子をスレッド情報格納配列に格納すればよい。また、どのプロセッサコア11に係るスレッド30の待ち解除を行うのかについても、任意のルールを設定可能である。例えば、配列を順番に参照するようにした場合、待ち解除要求を送信するプロセッサコア11に係るスレッド情報格納配列の添字がn(nは、n<CORE_COUNTを満たす非負整数)である場合、スレッド情報格納配列の添字がm(mは、n+1=CORE_COUNTのときには「0」、それ以外のときには「n+1」)のプロセッサコア11に係るスレッド30に待ち解除要求を送信するようにしてもよい。
10 CPU
11 プロセッサコア
11a 第1プロセッサコア
11b 第2プロセッサコア
14 主記憶装置
15 共有メモリ
20 オペレーティングシステム
21 マイクロカーネル
21a 第1マイクロカーネル
21b 第2マイクロカーネル
30 スレッド
31 第1グループ
32 第2グループ
35 ロックオブジェクト

Claims (12)

  1. 複数のプロセッサコアを搭載したコンピュータ上で実行され、前記複数のプロセッサコアごとにスレッドのスケジューリングを行うマイクロカーネルを配置した同期制御システムであって、
    異なるプロセッサコアまたは同一のプロセッサコアに割り当てられたスレッド間での同期処理を実行するための共有資源であり、割り当てられた前記プロセッサコアにかかわらずすべてのスレッドがアクセス可能なロックオブジェクトを備え、
    前記ロックオブジェクトは、前記複数のプロセッサコアごとに1つずつの、次に起床されるべきスレッドを特定可能な識別子を含むスレッド情報を格納可能であり、
    任意のスレッドが前記ロックオブジェクトを解放するときに、当該ロックオブジェクトに格納されたスレッド情報から所定の待ち解除ポリシーに従って起床するスレッドを決定した後に、前記任意のスレッドを管理するマイクロカーネルから前記起床するスレッドを管理するマイクロカーネルへ待ち解除のメッセージを直接送信する、同期制御システム。
  2. 前記ロックオブジェクトは、前記複数のプロセッサコア数分の配列であるスレッド情報格納配列を含み、
    前記スレッド情報格納配列に、前記スレッド情報を格納する、請求項1記載の同期制御システム。
  3. 前記スレッド情報格納配列の各要素のサイズは、CPUが不可分操作可能な最大ビット数を超えないように設定されている、請求項2記載の同期制御システム。
  4. スレッドを制御するためにスレッドごとに生成されるスレッド制御ブロックを備え、
    前記ロックオブジェクトにより待ち状態となったスレッドに係る前記スレッド制御ブロックには、同じロックオブジェクトにより待ち状態となったスレッド群を管理するための待ち管理キューが登録される、請求項1~3のいずれか1項に記載の同期制御システム。
  5. 前記メッセージは、オペレーティングが備えるメッセージング機能を使用して送信される、請求項1~4のいずれか1項に記載の同期制御システム。
  6. 前記ロックオブジェクトは、同期を必要とするイベントごとに動的に生成可能である、請求項1~5のいずれか1項に記載の同期制御システム。
  7. 複数のプロセッサコアを搭載したコンピュータ上で、前記複数のプロセッサコアごとにスレッドのスケジューリングを行うマイクロカーネルを配置して実行される同期制御方法であって、
    異なるプロセッサコアまたは同一のプロセッサコアに割り当てられたスレッド間での同期処理を実行するための共有資源であり、割り当てられた前記プロセッサコアにかかわらずすべてのスレッドがアクセス可能なロックオブジェクトを生成するステップと、
    前記ロックオブジェクトによりスレッドが待ち状態となったときに、前記ロックオブジェクトに当該スレッドを特定可能な識別子を含むスレッド情報を登録するステップと、
    任意のスレッドが前記ロックオブジェクトを解放するときに、当該ロックオブジェクトに格納されたスレッド情報から所定の待ち解除ポリシーに従って起床するスレッドを決定した後に、前記任意のスレッドを管理するマイクロカーネルから前記起床するスレッドを管理するマイクロカーネルへ待ち解除のメッセージを直接送信するステップと、
    を備え、
    前記ロックオブジェクトには、前記複数のプロセッサコアごとに1つずつの、次に起床されるべきスレッドのスレッド情報を格納可能である、同期制御方法。
  8. 前記ロックオブジェクトは、前記複数のプロセッサコア数分の配列であるスレッド情報格納配列を含み、
    前記ロックオブジェクトによりスレッドが待ち状態となったときに、当該スレッドが実行されているプロセッサコアの番号に対応した前記スレッド情報格納配列の要素に当該スレッドのスレッド情報を格納する、請求項7記載の同期制御方法。
  9. 前記スレッド情報格納配列の各要素のサイズは、CPUのビット数を超えないように設定されている、請求項8記載の同期制御方法。
  10. スレッドを制御するためにスレッドごとに生成されるスレッド制御ブロックを備え、
    前記ロックオブジェクトによりスレッドが待ち状態となったときに、当該スレッドに係る前記スレッド制御ブロックに、同じロックオブジェクトにより待ち状態となったスレッド群を管理するための待ち管理キューが登録される、請求項7~9のいずれか1項に記載の同期制御方法。
  11. 前記メッセージは、オペレーティングが備えるメッセージング機能を使用して送信される、請求項7~10のいずれか1項に記載の同期制御方法。
  12. 前記ロックオブジェクトは、同期を必要とするイベントごとに動的に生成可能である、請求項7~11のいずれか1項に記載の同期制御方法。
JP2022062393A 2019-10-04 2022-04-04 同期制御システムおよび同期制御方法 Active JP7346649B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022062393A JP7346649B2 (ja) 2019-10-04 2022-04-04 同期制御システムおよび同期制御方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019183481A JP7054688B2 (ja) 2019-10-04 2019-10-04 同期制御システムおよび同期制御方法
JP2022062393A JP7346649B2 (ja) 2019-10-04 2022-04-04 同期制御システムおよび同期制御方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019183481A Division JP7054688B2 (ja) 2019-10-04 2019-10-04 同期制御システムおよび同期制御方法

Publications (2)

Publication Number Publication Date
JP2022079764A JP2022079764A (ja) 2022-05-26
JP7346649B2 true JP7346649B2 (ja) 2023-09-19

Family

ID=75380138

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019183481A Active JP7054688B2 (ja) 2019-10-04 2019-10-04 同期制御システムおよび同期制御方法
JP2022062393A Active JP7346649B2 (ja) 2019-10-04 2022-04-04 同期制御システムおよび同期制御方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019183481A Active JP7054688B2 (ja) 2019-10-04 2019-10-04 同期制御システムおよび同期制御方法

Country Status (1)

Country Link
JP (2) JP7054688B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7350807B2 (ja) 2021-07-01 2023-09-26 イーソル株式会社 メッセージ送受信方法およびオペレーティングシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232956A (ja) 2010-04-27 2011-11-17 Clarion Co Ltd コンピュータシステムとプログラム
JP2013168103A (ja) 2012-02-17 2013-08-29 Nec Computertechno Ltd 情報処理装置、及び、情報処理方法
WO2013175858A1 (ja) 2012-05-23 2013-11-28 日本電気株式会社 ロック管理システム、ロック管理方法およびロック管理用プログラム
JP2015164052A (ja) 2015-04-15 2015-09-10 イーソル株式会社 マルチコアプロセッサの制御プログラム、電子機器及び制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160645A (ja) * 1993-12-02 1995-06-23 Fujitsu Ltd マルチプロセッサシステムにおける共通資源排他制御方法
JPH1185546A (ja) * 1997-09-12 1999-03-30 Hitachi Ltd 異種os上プロセス間通信方法
JP6094037B2 (ja) 2012-02-24 2017-03-15 カシオ計算機株式会社 撮像装置、撮像方法及び撮像プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232956A (ja) 2010-04-27 2011-11-17 Clarion Co Ltd コンピュータシステムとプログラム
JP2013168103A (ja) 2012-02-17 2013-08-29 Nec Computertechno Ltd 情報処理装置、及び、情報処理方法
WO2013175858A1 (ja) 2012-05-23 2013-11-28 日本電気株式会社 ロック管理システム、ロック管理方法およびロック管理用プログラム
JP2015164052A (ja) 2015-04-15 2015-09-10 イーソル株式会社 マルチコアプロセッサの制御プログラム、電子機器及び制御方法

Also Published As

Publication number Publication date
JP7054688B2 (ja) 2022-04-14
JP2021060707A (ja) 2021-04-15
JP2022079764A (ja) 2022-05-26

Similar Documents

Publication Publication Date Title
US10241831B2 (en) Dynamic co-scheduling of hardware contexts for parallel runtime systems on shared machines
Bonachea et al. GASNet Specification, v1. 8.1
US7962923B2 (en) System and method for generating a lock-free dual queue
US6823511B1 (en) Reader-writer lock for multiprocessor systems
US8954986B2 (en) Systems and methods for data-parallel processing
US7373640B1 (en) Technique for dynamically restricting thread concurrency without rewriting thread code
US5867704A (en) Multiprocessor system shaving processor based idle state detection and method of executing tasks in such a multiprocessor system
US7246167B2 (en) Communication multiplexor using listener process to detect newly active client connections and passes to dispatcher processes for handling the connections
JP2866241B2 (ja) コンピュータシステムおよびスケジューリング方法
US20050240930A1 (en) Parallel processing computer
US20020046230A1 (en) Method for scheduling thread execution on a limited number of operating system threads
JPH03161859A (ja) リクエスト管理方法及びアクセス制御システム
US20050188177A1 (en) Method and apparatus for real-time multithreading
US10331500B2 (en) Managing fairness for lock and unlock operations using operation prioritization
US7765548B2 (en) System, method and medium for using and/or providing operating system information to acquire a hybrid user/operating system lock
US10445096B2 (en) Managing lock and unlock operations using traffic prioritization
JP7346649B2 (ja) 同期制御システムおよび同期制御方法
US8578380B1 (en) Program concurrency control using condition variables
US20080134187A1 (en) Hardware scheduled smp architectures
CN115408117A (zh) 协程运行方法、装置、计算机设备和存储介质
Takada et al. A novel approach to multiprogrammed multiprocessor synchronization for real-time kernels
US6701429B1 (en) System and method of start-up in efficient way for multi-processor systems based on returned identification information read from pre-determined memory location
JP7042105B2 (ja) プログラム実行制御方法および車両制御装置
Fukuoka et al. An efficient inter-node communication system with lightweight-thread scheduling
EP1262870A1 (en) Use of an atomic swap instruction for a shared queue

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230906

R150 Certificate of patent or registration of utility model

Ref document number: 7346649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150