JPH056333A - マルチプロセサシステム - Google Patents

Abstract

(57)【要約】 【目的】入出力処理やプロセサ間のデータ通信処理を行
うためのバスを効率的に利用できるようにしたマルチプ
ロセサシステムに関し，入出力に使用されるバスとプロ
セサ間のデータ通信に使用されるバスの負荷の総和を，
システムに実装されているバスの合計の能力でカバーで
きるようにすることを目的とする。 【構成】各プロセサ10と入出力用の装置15とを結ぶ共通
バス14と，各プロセサ10と共通バス14との間に介在し，
入出力用の装置15に対する転送制御とプロセサ間通信に
よるメッセージ送受信制御とを行うバスコントローラ13
と，入出力要求に対してバスコントローラ13に入出力の
指示を与える入出力処理部11と，プロセサ間通信要求に
対してバスコントローラ13にプロセサ間通信の指示を与
えるメッセージ通信処理部12とを備え，入出力処理に用
いるバスとプロセサ間通信に用いるバスとを共用するよ
うに構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，入出力（Ｉ／Ｏ）処理
やプロセサ間のデータ通信処理を行うためのバスを効率
的に利用できるようにしたマルチプロセサシステムに関
するものである。

【０００２】マルチプロセサシステムでは，各プロセサ
間でメッセージ通信を行うことが必要になるとともに，
各プロセサは，それぞれ入出力装置に対する入出力を行
うことが必要になる。このようなプロセサ間のメッセー
ジ通信および入出力に用いるバスを効率的に利用できる
技術が必要とされる。

【０００３】

【従来の技術】図４は従来技術の例を示す。プロセサＰ
１，Ｐ２は，それぞれＣＰＵとメモリとを備えた装置で
ある。入出力装置１６は，各種の外部記憶装置やディス
プレイ／キーボードなどの装置である。アダプタ１５
は，バス上の制御情報に従って，入出力装置１６のデー
タ転送制御を行う。

【０００４】従来のマルチプロセサシステムでは，プロ
セサＰ１，Ｐ２間のメッセージ通信処理に使用する通信
用バス５０が設けられ，それとは別に，入出力処理に使
用するＩ／Ｏバス５１が設けられていた。

【０００５】

【発明が解決しようとする課題】図４に示すような従来
の方式では，全体では２本のバスがあるにもかかわら
ず，各々の要求に対して，バスは最大１本分の処理能力
しか出すことができない。すなわち，ある時点でＩ／Ｏ
バス５１が空いていても，通信用バス５０に１００％以
上の要求があった場合，１００％を超える分のメッセー
ジ通信要求については，処理が待たされることになり，
非効率的であるという問題がある。

【０００６】本発明は上記問題点の解決を図り，入出力
に使用されるバスとプロセサ間のデータ通信に使用され
るバスの負荷の総和を，システムに実装されているバス
の合計の能力でカバーできるようにすることを目的とし
ている。すなわち，バスの最大能力を，入出力処理で使
用するバス能力とデータ通信で使用するバス能力とを足
した全バス能力まで可能とすることを目的とする。

【０００７】

【課題を解決するための手段】図１は本発明の原理説明
図である。図１において，１０−１，１０−２はそれぞ
れＣＰＵおよびメモリを備えたプロセサ，１１はオペレ
ーティング・システムの核（以下，カーネルという）内
の入出力処理部，１２はカーネル内のメッセージ通信処
理部，１３−１，１３−２はバスを制御するバスコント
ローラ，１４−１，１４−２は共通バス，１５−１，１
５−２は入出力インタフェース用のアダプタ，１６−１
ないし１６−３はディスプレイ／キーボードや外部記憶
装置などの入出力装置を表す。

【０００８】各プロセサ１０−１，１０−２のカーネル
で動作する入出力処理部１１は，入出力装置１６−１〜
１６−３への入出力要求に対して，入出力装置のアドレ
ス情報や転送データ情報を，各々バスコントローラ１３
−１，１３−２に渡し，入出力を起動する。そして，入
出力が完了したときに，バスコントローラ１３−１，１
３−２から割込み通知を受けて，入出力要求を出したプ
ログラムに完了通知を行う。

【０００９】メッセージ通信処理部１２は，プロセサ間
のデータ通信要求を受けると，バスコントローラ１３−
１，１３−２に対して，相手プロセサのアドレス，転送
データ情報などを渡して，データの送信要求を行う。ま
た，受信処理では，他プロセサからのデータ送信があっ
た場合に，バスコントローラ１３−１，１３−２から割
込み通知を受けて，データを受け取り，そのデータを要
求元のプログラムに渡す。

【００１０】本発明では，以上の入出力制御およびプロ
セサ間のデータ通信制御におけるデータ転送には，同じ
共通バス１４−１，１４−２が用いられる。なお，図１
に示す例では，共通バスが２本（組）設けられている
が，１本でも３本以上でもよい。

【００１１】バスコントローラ１３−１，１３−２は，
入出力要求の場合には，共通バス１４−１，１４−２の
いずれかを用い，指定されたアダプタ１５−１，１５−
２を介して入出力装置１６−１〜１６−３へのデータ転
送処理を行う。また，他プロセサへのデータ送信要求の
場合，同様に共通バス１４−１，１４−２のいずれかを
用い，相手プロセサに対してデータ転送を行う。

【００１２】入出力装置１６−１〜１６−３へのデータ
転送が完了した場合，バスコントローラ１３−１，１３
−２は，入出力処理部１１へ割り出しを発生させて，そ
の旨を通知する。また，他プロセサからのデータ転送要
求を受け付けた場合，メッセージ通信処理部１２に対し
て割り出しを発生させて，受信したデータを通知する。

【００１３】

【作用】本発明によれば，共通バス１４−１，１４−２
を，入出力処理のデータ転送に用いることができるとと
もに，プロセサ間のデータ転送に用いることができる。
このように，１本のバスを入出力処理とプロセサ間通信
に共通に用いることができるため，共通バスの本数に応
じて，複数の入出力処理と複数のプロセサ間通信とを同
時に行うことができ，入出力処理およびプロセサ間通信
を合わせたデータ転送の同時要求数が共通バスの本数以
下であれば，バスのビジーによって処理が待たされるこ
とはない。

【００１４】

【実施例】図２は本発明の一実施例に係るバスコントロ
ーラの構成例，図３は本発明の一実施例に係るカーネル
とバスコントローラのインタフェースの例を示す。

【００１５】図１に示すバスコントローラは，例えば図
２に示すバスコントローラ１３のように構成されてい
る。プロセサ１０は，中央処理装置（ＣＰＵ）２０と主
記憶装置２１を備えており，この例では，主記憶装置２
１内にバスコントローラ１３への制御情報を受け渡すた
めの領域である制御領域２２が設けられるようになって
いる。なお，主記憶装置２１上の制御領域２２の代わり
に，ハードウェアの制御レジスタを設け，制御レジスタ
によって情報を受け渡すようにしてもよい。

【００１６】バスコントローラ１３において，入出力制
御に関係する部分は，割込み要求部２６，ＩＯ発行部２
７，転送制御部２８，ＩＯ転送バッファ２９であり，メ
ッセージ制御に関係する部分は，送信制御部２４，受信
制御部２５，メッセージ送信バッファ３０，メッセージ
受信バッファ３１である。主記憶アクセス制御部２３お
よび共通バスインタフェース制御部３２は，入出力制御
とメッセージ制御の双方に関連している。

【００１７】主記憶アクセス制御部２３は，ＣＰＵ２０
で実行される図１の入出力処理部１１およびメッセージ
通信処理部１２からの要求によって，主記憶装置２１の
アクセス制御を行うものである。主記憶アクセス制御部
２３は，制御領域２２の制御情報に基づき，主記憶装置
２１内のバッファと，バスコントローラ１３におけるＩ
Ｏ転送バッファ２９，メッセージ送信バッファ３０，メ
ッセージ受信バッファ３１間のデータ転送を行う。

【００１８】送信制御部２４は，ＣＰＵ２０から起動さ
れたメッセージ送信の実行制御を行うものであり，受信
制御部２５は，ＣＰＵ２０から起動されたメッセージ受
信の実行制御を行うものである。メッセージ送信バッフ
ァ３０は，主記憶装置２１の指定領域から読み出した送
信メッセージの格納用バッファであり，他プロセサへ送
出されるメッセージが格納される。メッセージ受信バッ
ファ３１は，受信メッセージの格納用バッファであり，
共通バス１４を介して自プロセサへ送出されたメッセー
ジが格納される。

【００１９】割込み要求部２６は，入出力装置のアダプ
タから共通バス１４を介して発行されたＣＰＵ２０への
割込み要求を保持する回路であって，入出力処理の完了
や入出力装置からのアテンション等を，割込みによって
ＣＰＵ２０に伝える。

【００２０】ＩＯ発行部２７は，ＣＰＵ２０から発行さ
れた入出力命令（Ｉ／Ｏ命令）を，共通バス１４へ発行
するものである。転送制御部２８は，アダプタから共通
バス１４を介して発行された主記憶アクセスコマンドの
実行を制御する。

【００２１】共通バスインタフェース制御部３２は，共
通バス１４へのデータの送信および受信を制御するもの
である。図２に示すバスコントローラ１３は，従来のプ
ロセサ間通信用のバスを制御する回路の機能と，入出力
用のバスを制御する回路の機能とを併せ持つものであ
り，それらの機能を，主記憶アクセス制御部２３および
共通バスインタフェース制御部３２によって切り換えて
実現するようになっている。なお，図２に示すバスコン
トローラ１３は，従来のプロセサ間通信用のバスを制御
する回路と，入出力用のバスを制御する回路の中で，共
通化できる部分を共通化し，共通化できない部分につい
ては個別に設けることにより，容易に実現できるので，
これらの各部についての詳細な説明は省略する。

【００２２】次に，ソフトウェアのカーネルとハードウ
ェアのバスコントローラ１３とのインタフェースの例
を，図３に従って説明する。図３の（Ａ）は，入出力制
御に関するインタフェースを示している。

【００２３】ハードウェアに要求を出すための制御領域
２２が，例えば図２に示す主記憶装置２１内の所定のア
ドレスに用意されている。この領域は，対象となる入出
力装置へのアクセス経路ごとに固定された領域として用
意され，その制御領域２２の各エントリに対するアドレ
スは，使用するバス番号，アダプタのアドレス，入出力
装置のアドレスによって決まるようになっている。

【００２４】すなわち，各制御領域アドレス４０は，ア
ドレスの上位ビットを定める各エントリに共通な固定値
と，使用する共通バスごとに割り当てられているバス番
号と，アダプタのアドレスと，入出力装置のアドレス
（機番）とによって構成される。

【００２５】入出力装置に入出力要求を行う場合には，
パラメタブロック４１を用意し，その装置によって決ま
る制御領域アドレス４０が指す領域に，そのパラメタブ
ロック４１のアドレスをストアする。パラメタブロック
４１は，周知のチャネルコマンドワード（ＣＣＷ）のよ
うなもので，入出力要求を示すコマンドの種類，データ
入力または出力の対象となる入出力バッファ４２のアド
レス，転送するデータのサイズなどの情報を持つ。

【００２６】このパラメタブロック４１はチェイニング
が可能であり，同一装置に対する複数の入出力要求を一
度に出すことも可能である。図３の（Ｂ）は，メッセー
ジ制御に関するインタフェースを示している。

【００２７】メッセージ制御の場合，ハードウェアに要
求を出すための制御領域２２は，共通バスごとに用意さ
れている。各バスに対応する制御領域アドレス４０は，
アドレスの上位ビットを定める共通の固定値と，使用す
るバス番号とによって決まるようになっている。アドレ
スの下位ビットは０である。

【００２８】メッセージ通信要求を出す場合には，ディ
スクリプタ４３と呼ばれる領域を用意し，データ通信に
用いる共通バスによって決まる制御領域アドレス４０が
指す領域に，そのディスクリプタ４３のアドレスをスト
アする。

【００２９】ディスクリプタ４３の領域には，あらかじ
め相手先プロセサのアドレス，送るメッセージのサ
イズ，送るメッセージバッファのアドレス，その他
の制御情報，などの情報を設定しておく。このディスク
リプタ４３の領域もチェイニングが可能であり，のそ
の他の制御情報の部分に，次のディスクリプタをチェイ
ンニングすることにより，別プロセサに対する要求も同
時に一つの共通バスに対して出すことができるようにな
っている。

【００３０】図２に示すバスコントローラ１３は，これ
らの２種類の要求を，共通バスインタフェース制御部３
２を介して，共通バス１４により処理する。次に，ソフ
トウェアおよびハードウェアによる処理を，図１ないし
図３の例をもとに説明する。

【００３１】(1) 入出力要求，完了までの処理 応用プログラム等からの入出力要求に対して，入出
力処理部１１は，パラメタブロック４１を作成し，その
アドレスを制御領域２２の該当するエントリに設定す
る。

【００３２】 バスコントローラ１３を起動する。 バスコントローラ１３は，制御領域２２からポイン
トされるパラメタブロック４１を参照し，図２に示すＩ
Ｏ発行部２７によって共通バス１４に対する入出力処理
を開始する。なお，共通バス１４の使用に関する競合制
御等については，従来技術と同様に行う。

【００３３】 バスコントローラ１３は，入出力処理
が完了すると，割込み要求部２６によって，ＣＰＵ２０
に入出力割込みを発生させる。入出力処理の結果は，専
用の制御レジスタまたは主記憶装置２１上の特定領域に
設定される。

【００３４】 ＣＰＵ２０への入出力割込みにより，
図１に示す入出力処理部１１が起動され，入出力処理部
１１は，要求元に入出力の処理結果を通知する。 (2) プロセサ間データ転送の送信処理 応用プログラムなどの他プロセサに対するメッセー
ジ通信要求に対して，メッセージ通信処理部１２は，図
３の（Ｂ）に示すディスクリプタ４３を，送信するバス
によって定まる制御領域２２のエントリにキューイング
する。

【００３５】 バスコントローラ１３を起動する。 パスコントローラ１３の送信制御部２４は，制御領
域２２からポイントされるディスクリプタ４３に従っ
て，主記憶装置２１のメッセージバッファからバスコン
トローラ１３内のメッセージ送信バッファ３０へデータ
を取り込み，共通バス１４を用いることにより相手プロ
セサへのデータ送信を行う。

【００３６】(3) プロセサ間データ転送の受信処理 他プロセサからのデータ受信処理では，まずバスコ
ントローラ１３が他プロセサからのデータ受信を認識
し，受信制御部２５により，ＣＰＵ２０に対して割込み
を発生させる。

【００３７】 受信データは，共通バスインタフェー
ス制御部３２を介してメッセージ受信バッファ３１で受
け取り，さらに事前にメッセージ通信処理部１２が指定
した主記憶装置２１内のバッファに，受信データを転送
する。

【００３８】 メッセージ通信処理部１２は，割込み
によって起動されると，受信したデータをメッセージの
受け取り要求元へ通知する。以上のように，バスコント
ローラ１３によって，同じ共通バス１４を入出力処理用
とプロセサ間のデータ転送用の両方に使用することがで
きる。したがって，入出力負荷とプロセサ間のデータ転
送負荷を同じバスの能力で吸収することができることと
なり，バスの効率的な利用が可能になる。

【００３９】

【発明の効果】以上説明したように，本発明によれば，
バスを共用することにより，入出力負荷とプロセサ間の
データ転送負荷を同じバスの能力で吸収することができ
ることになり，それぞれ専用にバスを使用する方式より
も，有効にバスを使用できるようになる。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例に係るバスコントローラの構
成例を示す図である。

【図３】本発明の一実施例に係るカーネルとバスコント
ローラのインタフェースの例を示す図である。

【図４】従来技術の例を示す図である。

【符号の説明】

１０−１，１０−２ プロセサ １１ 入出力処理部 １２ メッセージ通信処理部 １３−１，１３−２ バスコントローラ １４−１，１４−２ 共通バス １５−１，１５−２ アダプタ １６−１〜１６−３ 入出力装置

Claims (1)

1. 【特許請求の範囲】 【請求項１】 バスを介してプロセサ間通信を行う複数
   のプロセサ(10)からなるマルチプロセサシステムにおい
   て，各プロセサ(10)と入出力用の装置(15)とを結ぶ１ま
   たは複数の共通バス(14)と，各プロセサ(10)と上記共通
   バス(14)との間に介在し，入出力用の装置(15)に対する
   転送制御とプロセサ間通信によるメッセージ送受信制御
   とを行うバスコントローラ(13)と，入出力要求に対して
   上記バスコントローラ(13)に入出力の指示を与える入出
   力処理部(11)と，プロセサ間通信要求に対して上記バス
   コントローラ(13)にプロセサ間通信の指示を与えるメッ
   セージ通信処理部(12)とを備え，入出力処理に用いるバ
   スとプロセサ間通信に用いるバスとを共通にしたことを
   特徴とするマルチプロセサシステム。