JPH0535507A - 中央処理装置 - Google Patents
中央処理装置Info
- Publication number
- JPH0535507A JPH0535507A JP18730491A JP18730491A JPH0535507A JP H0535507 A JPH0535507 A JP H0535507A JP 18730491 A JP18730491 A JP 18730491A JP 18730491 A JP18730491 A JP 18730491A JP H0535507 A JPH0535507 A JP H0535507A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- task
- tasks
- task execution
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】 CPUが割り込みのために仕事を中断した
り、レジスタのセ−ブ時間のオ−バ−ヘッドにより応答
速度が低下することをなくし、応答速度や動作速度の向
上を図る。 【構成】 複数のタスクをそれぞれロ−カルタスク実行
モジュ−ルに割り付けて、それぞれ並列動作を行わせ、
各ロ−カルタスク実行モジュ−ル相互間でデ−タを転送
する場合には、メッセ−ジメモリを介して転送する。ま
た、割り込みのタスクは、それぞれ割り込みタスク実行
モジュ−ルに割り付けて、割り込みの並列動作を行わせ
る。これにより、割り込みが生じてもCPUは途中で仕
事を中断することなく、別個のモジュ−ルにその割り込
みタスクを割り付け、並列に実行させることにより、応
答速度の低下をなくすことができる。
り、レジスタのセ−ブ時間のオ−バ−ヘッドにより応答
速度が低下することをなくし、応答速度や動作速度の向
上を図る。 【構成】 複数のタスクをそれぞれロ−カルタスク実行
モジュ−ルに割り付けて、それぞれ並列動作を行わせ、
各ロ−カルタスク実行モジュ−ル相互間でデ−タを転送
する場合には、メッセ−ジメモリを介して転送する。ま
た、割り込みのタスクは、それぞれ割り込みタスク実行
モジュ−ルに割り付けて、割り込みの並列動作を行わせ
る。これにより、割り込みが生じてもCPUは途中で仕
事を中断することなく、別個のモジュ−ルにその割り込
みタスクを割り付け、並列に実行させることにより、応
答速度の低下をなくすことができる。
Description
【0001】
【産業上の利用分野】本発明は、リアルタイム処理を高
速に行うことが可能な中央処理装置(CPU)に関する
ものである。
速に行うことが可能な中央処理装置(CPU)に関する
ものである。
【0002】
【従来の技術】リアルタイム処理(実時間処理)は、処
理要求またはデ−タが発生する毎に直ちにその処理を行
う処理方式であって、例えば、銀行システム、座席予約
システム、クレジット照合システム等の不特定多数の顧
客と窓口で直接接触する業種のシステムで使用される。
このシステムでは、他の処理方式に比べて最も高い信頼
性が要求されるため、CPUの構成としては、デュアル
システム構成ないしマルチプロセッサシステム構成が採
用される。CPUを用いてリアルタイムの制御を行う場
合、外部機器との間で入出力信号の授受を高速に行う必
要がある。従来から行われている方法としては、次の2
つがある。 (イ)割込み方式・・・外部信号が入力するときに、割
り込み信号をCPUに与えることにより、現在CPUが
行っている処理を一時中断して、外部信号に応じた処理
を優先して行う方式。 (ロ)マルチタスク方式・・・CPUでマルチタスクモ
ニタと呼ばれるソフトウェアを起動し、外部信号の入力
を全てマルチタスクモニタにより監視することにより、
CPUのリソ−スの制御を行う方式。 なお、これらの方式については、例えば、『情報処理ハ
ンドブック』昭和51年12月20日(株)オ−ム社発行、pp.2
-31〜2-38,pp.6-16〜6-25に記載されている。
理要求またはデ−タが発生する毎に直ちにその処理を行
う処理方式であって、例えば、銀行システム、座席予約
システム、クレジット照合システム等の不特定多数の顧
客と窓口で直接接触する業種のシステムで使用される。
このシステムでは、他の処理方式に比べて最も高い信頼
性が要求されるため、CPUの構成としては、デュアル
システム構成ないしマルチプロセッサシステム構成が採
用される。CPUを用いてリアルタイムの制御を行う場
合、外部機器との間で入出力信号の授受を高速に行う必
要がある。従来から行われている方法としては、次の2
つがある。 (イ)割込み方式・・・外部信号が入力するときに、割
り込み信号をCPUに与えることにより、現在CPUが
行っている処理を一時中断して、外部信号に応じた処理
を優先して行う方式。 (ロ)マルチタスク方式・・・CPUでマルチタスクモ
ニタと呼ばれるソフトウェアを起動し、外部信号の入力
を全てマルチタスクモニタにより監視することにより、
CPUのリソ−スの制御を行う方式。 なお、これらの方式については、例えば、『情報処理ハ
ンドブック』昭和51年12月20日(株)オ−ム社発行、pp.2
-31〜2-38,pp.6-16〜6-25に記載されている。
【0003】
【発明が解決しようとする課題】しかしながら、前述の
(イ)および(ロ)の方式では、CPUが途中で仕事を
中断して、割り込み作業を行った後、元の仕事に正常に
戻るためには、レジスタの内容をセ−ブしなければなら
ず、このセ−ブ時間のオ−バ−ヘッドのために応答速度
が低下するという問題があった。また、前述の(ロ)の
方式では、さらに、外部信号の入力や定期的なタイマ入
力により、どのタスクをCPUで動作させるかというス
ケジュ−リングを毎回行って制御するためにオ−バ−ヘ
ッドがあるという問題があった。図4は、上記(ロ)の
マルチタスク方式の動作例を示すシ−ケンスチャ−トで
ある。縦方向に経過時間を、横方向に各作業を、それぞ
れ示している。各縦線がマルチタスクモニタのカ−ネル
における動作、タスクA,B,Cおよび割り込み処理
A,Bの動作を示している。最初、タスクAがCPUに
より処理されてきたときに、割り込み事象INTが発生
すると、タスクAの処理は中断されて、一旦カ−ネルに
処理が移り、カ−ネルでのスケジュ−ルにより、割り込
み処理Aが起動され、実行される。割り込み処理Aが最
後にタスクCに向けてメッセ−ジ送信を行って終了した
とすると、再びカ−ネルに動作が移行し、スケジュ−リ
ングが起動されて、その時に優先順位の高かったタスク
Cが起動され、処理が行われる。タスクCの処理が終了
した後、再びカ−ネルに制御が移行し、それまで待機し
ていたタスクAが処理を再開する。このように、従来の
CPUは、カ−ネルにおけるスケジュ−リングに要する
オ−バ−ヘッドが大きいため、高速な応答速度を得るこ
とが難かしかった。本発明の目的は、このような従来の
課題を解決し、外部信号の入力によりCPUで該当の処
理を行わせるまでのオ−バ−ヘッド時間を削減して、高
速な応答速度を実現することが可能な中央処理装置を提
供することにある。
(イ)および(ロ)の方式では、CPUが途中で仕事を
中断して、割り込み作業を行った後、元の仕事に正常に
戻るためには、レジスタの内容をセ−ブしなければなら
ず、このセ−ブ時間のオ−バ−ヘッドのために応答速度
が低下するという問題があった。また、前述の(ロ)の
方式では、さらに、外部信号の入力や定期的なタイマ入
力により、どのタスクをCPUで動作させるかというス
ケジュ−リングを毎回行って制御するためにオ−バ−ヘ
ッドがあるという問題があった。図4は、上記(ロ)の
マルチタスク方式の動作例を示すシ−ケンスチャ−トで
ある。縦方向に経過時間を、横方向に各作業を、それぞ
れ示している。各縦線がマルチタスクモニタのカ−ネル
における動作、タスクA,B,Cおよび割り込み処理
A,Bの動作を示している。最初、タスクAがCPUに
より処理されてきたときに、割り込み事象INTが発生
すると、タスクAの処理は中断されて、一旦カ−ネルに
処理が移り、カ−ネルでのスケジュ−ルにより、割り込
み処理Aが起動され、実行される。割り込み処理Aが最
後にタスクCに向けてメッセ−ジ送信を行って終了した
とすると、再びカ−ネルに動作が移行し、スケジュ−リ
ングが起動されて、その時に優先順位の高かったタスク
Cが起動され、処理が行われる。タスクCの処理が終了
した後、再びカ−ネルに制御が移行し、それまで待機し
ていたタスクAが処理を再開する。このように、従来の
CPUは、カ−ネルにおけるスケジュ−リングに要する
オ−バ−ヘッドが大きいため、高速な応答速度を得るこ
とが難かしかった。本発明の目的は、このような従来の
課題を解決し、外部信号の入力によりCPUで該当の処
理を行わせるまでのオ−バ−ヘッド時間を削減して、高
速な応答速度を実現することが可能な中央処理装置を提
供することにある。
【0004】
【課題を解決するための手段】上記目的を達成するた
め、本発明の中央処理装置は、割り込み以外のタスクの
処理を行うロ−カルタスク実行ユニット(図1の6〜
8)と、タスクの命令を格納するロ−カルタスク命令格
納メモリ(9〜11)と、命令が処理する時に使用する
デ−タを格納するロ−カルタスクデ−タ格納メモリ(1
2〜14)とから構成される1個以上のロ−カルタスク
実行モジュ−ル(1〜3)、割り込みのタスク処理を行
う割り込みタスク実行ユニット(15,16)と、タス
ク処理の命令を格納する割り込みタスク命令格納メモリ
(17,18)と、命令が処理する時に使用するデ−タ
を格納する割り込みタスクデ−タ格納メモリ(19,2
0)と、割り込み信号を入力する割り込み入力ユニット
(21,22)から構成される割り込み要因数以上の割
り込みタスク実行モジュ−ル(4,5)、複数のモジュ
−ル相互間でメッセ−ジの授受を行うメッセ−ジ転送手
段(23〜27)、および該複数のモジュ−ル間でデ−
タを共有する共有メモリ(28)を有し、全てのタスク
をそれぞれ上記ロ−カルタスク実行モジュ−ル(1〜
3)に割り付けるとともに、割り込み要因毎に全ての割
り込みタスクを上記割り込みタスク実行モジュ−ル
(4,5)に割り付けて、複数のタスクを並列に実行さ
せることに特徴がある。
め、本発明の中央処理装置は、割り込み以外のタスクの
処理を行うロ−カルタスク実行ユニット(図1の6〜
8)と、タスクの命令を格納するロ−カルタスク命令格
納メモリ(9〜11)と、命令が処理する時に使用する
デ−タを格納するロ−カルタスクデ−タ格納メモリ(1
2〜14)とから構成される1個以上のロ−カルタスク
実行モジュ−ル(1〜3)、割り込みのタスク処理を行
う割り込みタスク実行ユニット(15,16)と、タス
ク処理の命令を格納する割り込みタスク命令格納メモリ
(17,18)と、命令が処理する時に使用するデ−タ
を格納する割り込みタスクデ−タ格納メモリ(19,2
0)と、割り込み信号を入力する割り込み入力ユニット
(21,22)から構成される割り込み要因数以上の割
り込みタスク実行モジュ−ル(4,5)、複数のモジュ
−ル相互間でメッセ−ジの授受を行うメッセ−ジ転送手
段(23〜27)、および該複数のモジュ−ル間でデ−
タを共有する共有メモリ(28)を有し、全てのタスク
をそれぞれ上記ロ−カルタスク実行モジュ−ル(1〜
3)に割り付けるとともに、割り込み要因毎に全ての割
り込みタスクを上記割り込みタスク実行モジュ−ル
(4,5)に割り付けて、複数のタスクを並列に実行さ
せることに特徴がある。
【0005】
【作用】本発明においては、実行するソフトウェアを、
割り込み処理および割り込み処理以外の複数のタスクに
分割して構成することにより、仕事の割り付けを分割さ
れた各実行モジュ−ル毎に1つずつ割り当てる。そし
て、各実行モジュ−ルが並列に処理できるようにするの
である。すなわち、割り込み処理以外の複数のタスク
を、1つずつロ−カルタスク実行モジュ−ルに割り付け
て、命令コ−ドを各々のロ−カルタスク命令格納メモリ
に格納して、それを読み出して実行する。また、割り込
みを行うタスクについては、各々1つずつ割り込みタス
ク実行モジュ−ルに割り付けて、命令コ−ドを各々の割
り込みタスク実行モジュ−ルの割り込みタスク命令格納
メモリに格納し、それを読み出して実行する。実行状態
のロ−カルタスク実行ユニットでは、割り当てられたタ
スクが初期化を行い、メッセ−ジ待機状態になる。他の
タスクから何等かのメッセ−ジがメッセ−ジ転送機構を
介して送られてくると、直ちに指定の仕事を行い、他モ
ジュ−ルにメッセ−ジ転送機構を介してメッセ−ジを送
出した後、次のメッセ−ジ受信状態にする。実行状態の
割り込みタスク実行モジュ−ルでは、割り当てられたタ
スクが該当デバイスを初期化した後、外部機器からの信
号入力待ち状態になる。外部機器から信号が来ると、直
ちに指定のデバイス対応の処理を行い、他のロ−カルタ
スク実行モジュ−ルにメッセ−ジ転送機構を介してメッ
セ−ジを送出した後、次の外部機器からの信号の入力待
ち状態になる。これにより、割り込みやタスクスイッチ
による中断やオ−バ−ヘッドが低減され、複数のタスク
の処理を高速に行うことができる。なお、複数のタスク
のうち、同時に動作しないものについては、同一のロ−
カルタスク実行ユニットに格納することが可能であるた
め、ロ−カルタスク実行ユニットの数を減少することが
できる。
割り込み処理および割り込み処理以外の複数のタスクに
分割して構成することにより、仕事の割り付けを分割さ
れた各実行モジュ−ル毎に1つずつ割り当てる。そし
て、各実行モジュ−ルが並列に処理できるようにするの
である。すなわち、割り込み処理以外の複数のタスク
を、1つずつロ−カルタスク実行モジュ−ルに割り付け
て、命令コ−ドを各々のロ−カルタスク命令格納メモリ
に格納して、それを読み出して実行する。また、割り込
みを行うタスクについては、各々1つずつ割り込みタス
ク実行モジュ−ルに割り付けて、命令コ−ドを各々の割
り込みタスク実行モジュ−ルの割り込みタスク命令格納
メモリに格納し、それを読み出して実行する。実行状態
のロ−カルタスク実行ユニットでは、割り当てられたタ
スクが初期化を行い、メッセ−ジ待機状態になる。他の
タスクから何等かのメッセ−ジがメッセ−ジ転送機構を
介して送られてくると、直ちに指定の仕事を行い、他モ
ジュ−ルにメッセ−ジ転送機構を介してメッセ−ジを送
出した後、次のメッセ−ジ受信状態にする。実行状態の
割り込みタスク実行モジュ−ルでは、割り当てられたタ
スクが該当デバイスを初期化した後、外部機器からの信
号入力待ち状態になる。外部機器から信号が来ると、直
ちに指定のデバイス対応の処理を行い、他のロ−カルタ
スク実行モジュ−ルにメッセ−ジ転送機構を介してメッ
セ−ジを送出した後、次の外部機器からの信号の入力待
ち状態になる。これにより、割り込みやタスクスイッチ
による中断やオ−バ−ヘッドが低減され、複数のタスク
の処理を高速に行うことができる。なお、複数のタスク
のうち、同時に動作しないものについては、同一のロ−
カルタスク実行ユニットに格納することが可能であるた
め、ロ−カルタスク実行ユニットの数を減少することが
できる。
【0006】
【実施例】以下、本発明の実施例を、図面により詳細に
説明する。図1は、本発明の一実施例を示す中央処理装
置のブロック構成図である。ここでは、ロ−カルタスク
が3つ、割り込みタスクが2つの場合を示しており、こ
の数以上の並列動作するロ−カルタスクと割り込みタス
クを用いる場合には、さらにその数だけ実行ユニットを
増加して使用すればよい。図1において、1,2,3は
ロ−カルタスク実行モジュ−ル、4,5は割り込みタス
ク実行モジュ−ルである。ロ−カルタスク実行モジュ−
ル1〜3は、命令を実行するためのロ−カルタスク実行
ユニット6,7,8と、命令を格納するためのロ−カル
タスク命令格納メモリ9,10,11と、ロ−カルタス
クデ−タ格納メモリ12,13,14とから構成され
る。また、割り込みタスクモジュ−ル4,5は、割り込
み時の命令を実行するための割り込みタスク実行ユニッ
ト15,16と、割り込み時の命令を格納するための割
り込みタスク命令格納メモリ17,18と、割り込み時
の処理に用いる割り込みタスクデ−タ格納メモリ19,
20と、割り込みをハ−ドウェア的に検出するための割
り込み入力ユニット21,22とから構成される。
説明する。図1は、本発明の一実施例を示す中央処理装
置のブロック構成図である。ここでは、ロ−カルタスク
が3つ、割り込みタスクが2つの場合を示しており、こ
の数以上の並列動作するロ−カルタスクと割り込みタス
クを用いる場合には、さらにその数だけ実行ユニットを
増加して使用すればよい。図1において、1,2,3は
ロ−カルタスク実行モジュ−ル、4,5は割り込みタス
ク実行モジュ−ルである。ロ−カルタスク実行モジュ−
ル1〜3は、命令を実行するためのロ−カルタスク実行
ユニット6,7,8と、命令を格納するためのロ−カル
タスク命令格納メモリ9,10,11と、ロ−カルタス
クデ−タ格納メモリ12,13,14とから構成され
る。また、割り込みタスクモジュ−ル4,5は、割り込
み時の命令を実行するための割り込みタスク実行ユニッ
ト15,16と、割り込み時の命令を格納するための割
り込みタスク命令格納メモリ17,18と、割り込み時
の処理に用いる割り込みタスクデ−タ格納メモリ19,
20と、割り込みをハ−ドウェア的に検出するための割
り込み入力ユニット21,22とから構成される。
【0007】また、各モジュ−ル間には、高速にメッセ
−ジの送受を行うためのメッセ−ジメモリ23〜27
と、各モジュ−ル間でデ−タを共用するためのデ−タメ
モリ28とが割り込みバスintを介して接続されてい
る。これらは、全て各モジュ−ルから互いをアクセスで
きる共有型メモリ構成を採用するものとする。また、図
1における29は、割り込みを行う入出力デバイスを示
しており、また30も、割り込みを行う入出力デバイス
の一例として、このモジュ−ル群が他のボ−ドと高速に
通信を行うためのメッセ−ジメモリとして使用される場
合を示している。他のボ−ドとの通信は、デ−タメモリ
28および汎用メッセ−ジメモリ30に接続される外部
バスを介して行われる。
−ジの送受を行うためのメッセ−ジメモリ23〜27
と、各モジュ−ル間でデ−タを共用するためのデ−タメ
モリ28とが割り込みバスintを介して接続されてい
る。これらは、全て各モジュ−ルから互いをアクセスで
きる共有型メモリ構成を採用するものとする。また、図
1における29は、割り込みを行う入出力デバイスを示
しており、また30も、割り込みを行う入出力デバイス
の一例として、このモジュ−ル群が他のボ−ドと高速に
通信を行うためのメッセ−ジメモリとして使用される場
合を示している。他のボ−ドとの通信は、デ−タメモリ
28および汎用メッセ−ジメモリ30に接続される外部
バスを介して行われる。
【0008】先ず、複数のタスクをロ−カルタスク実行
モジュ−ル1〜3にそれぞれ割り付けた後、命令コ−ド
をそれぞれのロ−カルタスク命令格納メモリ9〜11に
格納し、それらを実行する。また、割り込みを行うタス
クに対しては、それぞれ割り込みタスク実行モジュ−ル
4,5に割り付けた後に、命令コ−ドをそれぞれの割り
込みタスク実行モジュ−ル4,5の割り込みタスク命令
格納メモリ17,18に格納し、それらを実行する。実
行状態のロ−カルタスク実行ユニット6〜8では、割り
当てられたタスクが初期化を行ってメッセ−ジ待機状態
となる。そして、他のタスクからメッセ−ジがメッセ−
ジメモリ23〜27を介して送られてくると、直ちに指
定の仕事を実行し、他のモジュ−ルに対してメッセ−ジ
メモリ23〜27を介してメッセ−ジを送出した後、次
のメッセ−ジの受信状態となる。実行状態の割り込みタ
スク実行モジュ−ルでは、割り当てられたタスクが該当
デバイスを初期化した後、外部機器からの信号入力待ち
状態となる。外部機器から信号がメッセ−ジメモリ23
〜27に書き込まれると、直ちに指定のデバイス対応の
処理を行い、他のロ−カルタスク実行モジュ−ルにメッ
セ−ジメモリを介してメッセ−ジ送出した後、次の外部
機器からの信号の入力待ち状態となる。
モジュ−ル1〜3にそれぞれ割り付けた後、命令コ−ド
をそれぞれのロ−カルタスク命令格納メモリ9〜11に
格納し、それらを実行する。また、割り込みを行うタス
クに対しては、それぞれ割り込みタスク実行モジュ−ル
4,5に割り付けた後に、命令コ−ドをそれぞれの割り
込みタスク実行モジュ−ル4,5の割り込みタスク命令
格納メモリ17,18に格納し、それらを実行する。実
行状態のロ−カルタスク実行ユニット6〜8では、割り
当てられたタスクが初期化を行ってメッセ−ジ待機状態
となる。そして、他のタスクからメッセ−ジがメッセ−
ジメモリ23〜27を介して送られてくると、直ちに指
定の仕事を実行し、他のモジュ−ルに対してメッセ−ジ
メモリ23〜27を介してメッセ−ジを送出した後、次
のメッセ−ジの受信状態となる。実行状態の割り込みタ
スク実行モジュ−ルでは、割り当てられたタスクが該当
デバイスを初期化した後、外部機器からの信号入力待ち
状態となる。外部機器から信号がメッセ−ジメモリ23
〜27に書き込まれると、直ちに指定のデバイス対応の
処理を行い、他のロ−カルタスク実行モジュ−ルにメッ
セ−ジメモリを介してメッセ−ジ送出した後、次の外部
機器からの信号の入力待ち状態となる。
【0009】図2は、図1におけるメッセ−ジメモリの
構成を説明するための図である。ロ−カルタスク実行モ
ジュ−ル1〜3および割り込みタスク実行モジュ−ル
4,5に接続されるメッセ−ジメモリ23〜27は、各
モジュ−ル1〜5から該当モジュ−ルに直接接続された
ものをアクセスする場合には、それぞれ1000H、2
000H、3000H、4000H、5000Hを先頭
として、それぞれ4Kバイト・アクセスできるものであ
る。例えば、ロ−カルタスク実行モジュ−ル1に接続さ
れたメッセ−ジメモリ23は、1000Hから1FFF
Hの範囲でアクセスすることができる。また、メッセ−
ジメモリ23〜27は、共有型メモリ構成31を採用し
ているため、どのモジュ−ル1〜5からも直接接続され
ていないメっセ−ジメモリを操作することができる。こ
れは、図2の共有アドレス空間31を各モジュ−ルがア
クセスすることに相当する。
構成を説明するための図である。ロ−カルタスク実行モ
ジュ−ル1〜3および割り込みタスク実行モジュ−ル
4,5に接続されるメッセ−ジメモリ23〜27は、各
モジュ−ル1〜5から該当モジュ−ルに直接接続された
ものをアクセスする場合には、それぞれ1000H、2
000H、3000H、4000H、5000Hを先頭
として、それぞれ4Kバイト・アクセスできるものであ
る。例えば、ロ−カルタスク実行モジュ−ル1に接続さ
れたメッセ−ジメモリ23は、1000Hから1FFF
Hの範囲でアクセスすることができる。また、メッセ−
ジメモリ23〜27は、共有型メモリ構成31を採用し
ているため、どのモジュ−ル1〜5からも直接接続され
ていないメっセ−ジメモリを操作することができる。こ
れは、図2の共有アドレス空間31を各モジュ−ルがア
クセスすることに相当する。
【0010】図3は、図1における動作シ−ケンスチャ
−トである。図3では、縦方向が経過する時間を示し、
それぞれの縦線がタスクA,B,Cおよび割り込み処理
A,Bの動作を示している。タスクA,B,Cの命令お
よびデ−タは、それぞれロ−カルタスク実行モジュ−ル
1〜3内に格納され、割り込み処理A,Bの命令および
デ−タはそれぞれ割り込みタスク実行モジュ−ル4,5
内に格納されている。図3に示すように、タスクAがロ
−カルタスク実行モジュ−ル1により処理されてきた場
合に、割り込み事象INTが発生すると、タスクAの処
理は中断されることなく、そのまま実行を継続する。割
り込み信号は、図1に示す割り込みタスク実行モジュ−
ル4の割り込み入力ユニット21により検出され、割り
込みタスク命令格納メモリ17に格納されている該当の
処理が割り込みタスクデ−タ格納メモリ19を使用しな
がら、割り込みタスク実行ユニット15により処理され
る。処理が終了すると、ロ−カルタスク実行モジュ−ル
3に格納されているタスクCにメッセ−ジを転送するた
めに、割り込みタスク実行モジュ−ル4がメッセ−ジメ
モリ25のアドレス(3000Hから3FFFH)に書
き込みを行う。ロ−カルタスク実行モジュ−ル3は、常
時、メッセ−ジメモリ25の(3000H〜3FFF
H)にメッセ−ジが書き込まれているか否かを監視して
いる。割り込みタスク実行モジュ−ル4がメッセ−ジメ
モリ25に書き込みを行うと、直ちにロ−カルタスク実
行モジュ−ル3がそのメッセ−ジを読み出し、モジュ−
ル3に格納されるタスクCの処理を行う。この間、タス
クAの処理は中断されることなく、動作を継続すること
ができる。従って、従来のマルチタスクモニタを用いた
時に生じたカ−ネルにおけるスケジュ−ルングオ−バ−
ヘッドは全く存在しなくなる。
−トである。図3では、縦方向が経過する時間を示し、
それぞれの縦線がタスクA,B,Cおよび割り込み処理
A,Bの動作を示している。タスクA,B,Cの命令お
よびデ−タは、それぞれロ−カルタスク実行モジュ−ル
1〜3内に格納され、割り込み処理A,Bの命令および
デ−タはそれぞれ割り込みタスク実行モジュ−ル4,5
内に格納されている。図3に示すように、タスクAがロ
−カルタスク実行モジュ−ル1により処理されてきた場
合に、割り込み事象INTが発生すると、タスクAの処
理は中断されることなく、そのまま実行を継続する。割
り込み信号は、図1に示す割り込みタスク実行モジュ−
ル4の割り込み入力ユニット21により検出され、割り
込みタスク命令格納メモリ17に格納されている該当の
処理が割り込みタスクデ−タ格納メモリ19を使用しな
がら、割り込みタスク実行ユニット15により処理され
る。処理が終了すると、ロ−カルタスク実行モジュ−ル
3に格納されているタスクCにメッセ−ジを転送するた
めに、割り込みタスク実行モジュ−ル4がメッセ−ジメ
モリ25のアドレス(3000Hから3FFFH)に書
き込みを行う。ロ−カルタスク実行モジュ−ル3は、常
時、メッセ−ジメモリ25の(3000H〜3FFF
H)にメッセ−ジが書き込まれているか否かを監視して
いる。割り込みタスク実行モジュ−ル4がメッセ−ジメ
モリ25に書き込みを行うと、直ちにロ−カルタスク実
行モジュ−ル3がそのメッセ−ジを読み出し、モジュ−
ル3に格納されるタスクCの処理を行う。この間、タス
クAの処理は中断されることなく、動作を継続すること
ができる。従って、従来のマルチタスクモニタを用いた
時に生じたカ−ネルにおけるスケジュ−ルングオ−バ−
ヘッドは全く存在しなくなる。
【0011】従来、外部機器との間で入出力信号の授受
を高速に行う必要がある場合に、CPUが途中で仕事を
中断して、割り込み作業を行った後、元の仕事に正常に
戻るためのレジスタのセ−ブ時間のオ−バ−ヘッドによ
り、応答速度が低下していた。また、外部信号の入力や
定期的なタイマ入力により、どのタスクをCPUで動作
させるかのスケジュ−リングを毎回実行するために、オ
−バ−ヘッドが存在していた。しかしながら、本実施例
においては、これらの問題はいずれも発生せず、オ−バ
−ヘッドは存在しなくなるので、応答速度の低下はなく
なる。また、図3に示すように、タスクAと割り込み処
理またはタスクAとタスクCとが並列に動作するので、
並列性による動作速度の向上が図れる。
を高速に行う必要がある場合に、CPUが途中で仕事を
中断して、割り込み作業を行った後、元の仕事に正常に
戻るためのレジスタのセ−ブ時間のオ−バ−ヘッドによ
り、応答速度が低下していた。また、外部信号の入力や
定期的なタイマ入力により、どのタスクをCPUで動作
させるかのスケジュ−リングを毎回実行するために、オ
−バ−ヘッドが存在していた。しかしながら、本実施例
においては、これらの問題はいずれも発生せず、オ−バ
−ヘッドは存在しなくなるので、応答速度の低下はなく
なる。また、図3に示すように、タスクAと割り込み処
理またはタスクAとタスクCとが並列に動作するので、
並列性による動作速度の向上が図れる。
【0012】
【発明の効果】以上説明したように、本発明によれば、
割り込みによるオ−バ−ヘッドがなくなるため、応答速
度の低下がなくなるとともに、複数のタスクがシ−ケン
シャルに動作することなく、それぞれ並列に動作するの
で、動作速度の向上を図ることができる。
割り込みによるオ−バ−ヘッドがなくなるため、応答速
度の低下がなくなるとともに、複数のタスクがシ−ケン
シャルに動作することなく、それぞれ並列に動作するの
で、動作速度の向上を図ることができる。
【0013】
【図1】本発明の一実施例を示す中央処理装置のブロッ
ク図である。
ク図である。
【図2】図1におけるメッセ−ジ転送機構(メッセ−ジ
メモリ)を説明する図である。
メモリ)を説明する図である。
【図3】図1における複数のタスクの動作を示すシ−ケ
ンスチャ−トである。
ンスチャ−トである。
【図4】従来の中央処理装置におけるマルチタスク処理
の動作シ−ケンスチャ−トである。
の動作シ−ケンスチャ−トである。
1,2,3 ロ−カルタスク実行モジュ−ル 4,5 割り込みタスク実行モジュ−ル 6,7,8 ロ−カルタスク実行ユニット 9,10,11 ロ−カルタスク命令格納メモリ 12,13,14 ロ−カルタスクデ−タ格納メモリ 15,16 割り込みタスク実行ユニット 17,18 割り込みタスク命令格納メモリ 19,20 割り込みタスクデ−タ格納メモリ 21,22 割り込み入力ユニット 23,24,25,26,27 メッセ−ジメモリ 28 デ−タメモリ 29 入出力デバイス 30 メッセ−ジメモリ 31 共有アドレス空間
Claims (1)
- 【特許請求の範囲】 【請求項1】 同時に複数のタスクを処理するコンピュ
−タシステムにおいて、割り込み以外のタスクの処理を
行うロ−カルタスク実行ユニットと、該タスクの命令を
格納するロ−カルタスク命令格納メモリと、該命令が処
理する時に使用するデ−タを格納するロ−カルタスクデ
−タ格納メモリとから構成される1個以上のロ−カルタ
スク実行モジュ−ル、割り込みのタスク処理を行う割り
込みタスク実行ユニットと、該タスク処理の命令を格納
する割り込みタスク命令格納メモリと、該命令が処理す
る時に使用するデ−タを格納する割り込みタスクデ−タ
格納メモリと、割り込み信号を入力する割り込み入力ユ
ニットとから構成される割り込み要因数以上の割り込み
タスク実行モジュ−ル、上記複数のモジュ−ル相互間で
メッセ−ジの授受を行うメッセ−ジ転送手段、および該
複数のモジュ−ル間でデ−タを共有する共有メモリを有
し、全てのタスクをそれぞれ上記ロ−カルタスク実行モ
ジュ−ルに割り付けるとともに、割り込み要因毎に全て
の割り込みタスクを上記割り込みタスク実行モジュ−ル
に割り付けて、複数のタスクを並列に実行させることを
特徴とする中央処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18730491A JPH0535507A (ja) | 1991-07-26 | 1991-07-26 | 中央処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18730491A JPH0535507A (ja) | 1991-07-26 | 1991-07-26 | 中央処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0535507A true JPH0535507A (ja) | 1993-02-12 |
Family
ID=16203661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18730491A Pending JPH0535507A (ja) | 1991-07-26 | 1991-07-26 | 中央処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0535507A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004515856A (ja) * | 2000-12-07 | 2004-05-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディジタル信号処理装置 |
JP2006315802A (ja) * | 2005-05-12 | 2006-11-24 | Furukawa Electric Co Ltd:The | 線材の巻き取り方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4995548A (ja) * | 1973-01-12 | 1974-09-10 |
-
1991
- 1991-07-26 JP JP18730491A patent/JPH0535507A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4995548A (ja) * | 1973-01-12 | 1974-09-10 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004515856A (ja) * | 2000-12-07 | 2004-05-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ディジタル信号処理装置 |
JP2006315802A (ja) * | 2005-05-12 | 2006-11-24 | Furukawa Electric Co Ltd:The | 線材の巻き取り方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4754398A (en) | System for multiprocessor communication using local and common semaphore and information registers | |
US4951193A (en) | Parallel computer with distributed shared memories and distributed task activating circuits | |
US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
JP2577865B2 (ja) | ベクトル処理装置及びその制御方法 | |
JPH0430053B2 (ja) | ||
JP5360061B2 (ja) | マルチプロセッサシステム及びその制御方法 | |
JPH02230455A (ja) | 外部記憶装置の割込み制御方式 | |
JPH0689269A (ja) | プロセッサの制御装置、プロセッサの休止装置およびそれらの方法 | |
JPH0535507A (ja) | 中央処理装置 | |
JP2618223B2 (ja) | シングルチツプマイクロコンピユータ | |
JPH08212178A (ja) | 並列計算機 | |
JP2585905B2 (ja) | マルチタスク実行装置 | |
JPH056333A (ja) | マルチプロセサシステム | |
JPH09218859A (ja) | マルチプロセッサ制御システム | |
JPH0944438A (ja) | 同期タイプ入出力命令の多重処理方法 | |
JP2972557B2 (ja) | データ転送制御装置および制御方法 | |
EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
JPH05265967A (ja) | マルチプロセッサシステムのデータ通信方法 | |
JPH06324999A (ja) | マルチプロセッサシステム | |
JPH07234850A (ja) | マルチプロセッサの装置と方法 | |
JP2965133B2 (ja) | プロセッサシステム | |
JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
JPH0594318A (ja) | マルチcpuシステムの負荷平準化方式 | |
JPH05250332A (ja) | 電子機器 | |
JPH0690711B2 (ja) | メモリアクセス制御方式 |