JPH0772889B2 - 情報処理システム - Google Patents

情報処理システム

Info

Publication number
JPH0772889B2
JPH0772889B2 JP61013622A JP1362286A JPH0772889B2 JP H0772889 B2 JPH0772889 B2 JP H0772889B2 JP 61013622 A JP61013622 A JP 61013622A JP 1362286 A JP1362286 A JP 1362286A JP H0772889 B2 JPH0772889 B2 JP H0772889B2
Authority
JP
Japan
Prior art keywords
bus
communication
class
field
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61013622A
Other languages
English (en)
Other versions
JPS61211756A (ja
Inventor
デービツド・エル・ホウイツプル
Original Assignee
ウオング・ラボラトリ−ズ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウオング・ラボラトリ−ズ・インコ−ポレ−テツド filed Critical ウオング・ラボラトリ−ズ・インコ−ポレ−テツド
Publication of JPS61211756A publication Critical patent/JPS61211756A/ja
Publication of JPH0772889B2 publication Critical patent/JPH0772889B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/37—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a physical-position-dependent priority, e.g. daisy chain, round robin or token passing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Description

【発明の詳細な説明】 発明の背景 （１） 発明の分野 本発明は、情報処理システムに用いられるバス構造に関
し、より詳細には、システムバスに接続された処理エレ
メント間におけるプロセツサ間連絡のためのシステムバ
スに関する。
（２） 先行技術の説明 多くの情報処理システムは、即ち、コンピユータシステ
ムの基本的なアーキテクチヤア的特徴は、それぞれがデ
ータ処理オペレーシヨン及びデータハンドリングオペレ
ーシヨンを独立に実施することのできる複数の処理エレ
メント、例えば、メモリ及び入力／出力制御装置を相互
接続するために共通のシステムバスを用いることであ
る。このシステムバスは、これらの処理エレメントがそ
れらのオペレーシヨンを通信、即ち、調整し情報、例え
ばデータを交換する時に用いる手段を提供する。
従つて、システムバスの構造及びオペレーシヨン自体
が、このシステムのオペレーシヨン及びパフオーマンス
にとつて主要なものであり、斯かるシステムバスの設計
には幾つかの繰返し生ずる問題が見られる。例えば、シ
ステムの種々の機能的要求を達成するためにシステムを
拡張又は再構成することが必要なときがある。更に、処
理エレメントに対して変更を要求することなくシステム
バスを再構成できることが望ましく、バス自体から見て
できるだけ簡単に達成されなければならない。更に、シ
ステムバスの構造における変更は本質的にシステム又は
処理エレメントのオペレーシヨンを変更してはならな
い。
別の問題は、処理エレメントがシステムバスに対するア
クセスの優先度を決定する時の方法である。多くのシス
テムでは、処理エレメントのシステムバスへのアクセス
相対的優先度はハードワイヤード（配線）的な方法か、
又はシステムにおける処理エレメントの物理的位置によ
つて求められる。処理エレメント、例えば、別の入力／
出力制御装置の簡単な付加は、システムに対する実質的
な物理的再構成を必要とする。物理的バスアクセス決定
方法は、これらの処理エレメントの（全部とはかぎらな
いとしても）、多くが基本的にシステムバスへの等しい
アクセスを要求する多重プロセツサシステムにおいても
好ましいものではない。
システムバスアクセスを決定する別の一般の方法の場
合、処理エレメントにはバスに対するアクセスの優先度
を競うための手段が与えられている。この方法は、競合
プロセスによつて必要とされるオーバーヘツドのためシ
ステムバスのオペレーシヨンの可能な速度を減じ、幾つ
かの処理エレメントがあまりにも長い期間にわたつてバ
スに対するアクセスからしめ出されるという結果を生じ
得る。
更に別の問題は、プロセツサ間連絡が実際に行なわれる
時の方法である。多くのシステムの場合、全ての連絡は
同一の方法でもって取り扱われるので、間隔の短い種類
の連絡を加速度的に実施することができず、これにより
システムバスの速度を再び制限している。
更に、多くのシステムの場合、処理エレメント間の連絡
の種類は、固定されている。その結果、連絡の任意の追
加又は拡大が、現存の連絡の形式に適合されなければな
らないために新しい種類の連絡を備えることあるいは初
めに与えられた連絡を拡大することがむずかしくなる。
このことによつて、新しい又は拡大された機能に適合す
るというシステムのフレキシビリテイが限定され、その
結果、システムパフオーマンスが低下することにもな
る。
本発明は、上記の問題及び制限に対する改善及び特徴を
有するシステムバス構造及びオペレーシヨンを提供する
ものである。
発明の概要 本発明は、各々が特定の情報処理又は取り扱いオペレー
シヨンを独立に実施できる複数の処理エレメントを組み
込む情報処理システムにおけるプロセツサ間連絡用シス
テムバス構造及びオペレーシヨンに関する。
本明細書に示されたシステムバス構造は、プロセツサ間
連絡の発生を表示するバスアクセス信号を伝えるための
アクセス制御バスと及びプロセツサ間連絡が第１のクラ
スの連絡の特定の１つあるいは第２のクラスの連絡の１
メンバであることを表示する信号を伝えるための第１の
バス並びに連絡の情報内容を通信するための第２のバス
を含む通信バスを含んでいる。
第１のクラスの連絡は、メモリ関連連絡を含み、第１の
クラスの連絡の情報内容は、ソース又は転送先メモリア
ドレスフイールドを含み、このフイールドが転送先アド
レスを含む場合、通信されるべき情報を含むデータフイ
ールドを含んでいる。第２のクラスの連絡は、非メモリ
関連連絡を含み、第２のクラスの連絡の情報内容は、転
送先エレメントを示す第１フイールド、連絡の種類を示
す第２フイールド、及びメツセージを含む第３フイール
ドを含んでいる。第２クラスの連絡の情報内容は、更
に、通信されるべき情報を含むデータフイールドを含み
得る。
本実施例において、第２のバスは、第１のクラスの連絡
のアドレスフイールドと第２のクラスの連絡の第１フイ
ールド、第２フイールド及び第３フイールドを通信する
ためのアドレスバス手段及び第１及び第２のクラスの連
絡のデータフイールドを通信するためのデータバスを含
んでいる。
アクセス制御バスはループを備え、アクセス制御バス手
段ループに沿って直列に接続されているプロセッサエレ
メントをもち、そしてプロセッサエレメントは通信バス
に並列に接続されている。
バスアクセス信号は、アクセス制御バスループを通って
アクセス制御バスループに沿って順に各プロセッサエレ
メントに送られるので、バスアクセス信号がアクセス制
御バスループの回りに伝播する時に、通信バスに対する
プロセツサエレメントのアクセスの相対的優先度がアク
セス制御バスループの回りを循環する。
バスアクセス信号の通常の状態は、通信バスがプロセツ
サエレメントによりアクセスに対して使用可能であるこ
とを示す。プロセツサエレメントは、バスアクセス信号
の伝播を阻止することにより通信バスに対するアクセス
を行い、これにより、アクセス制御バスループに接続さ
れた他の全てのプロセツサエレメントに伝播されたバス
アクセス信号を、通信バス手段がアクセスに対して使用
可能ではないことを示す状態に強制する。
従つて、本発明の目的は、プロセツサ間連絡が第１クラ
スの連絡の特定の１つあるいは第２クラスの連絡の１メ
ンバであるかを示す信号を伝えるための第１のバス手段
及び上記連絡の情報内容を伝えるための第２のバス手段
が存在するエレメント間の通信を行うための改良された
システムバス手段を提供することにある。
好ましい実施例の説明 以下の説明は先ず、本発明に係る好ましい実施例を組み
込んでいるシステム全体の構造を表わしており、次に、
本発明に係るバス構造体の説明が続く。次に、バス構造
体のオペレーシヨンの説明がフローチヤートによつて行
なわれ、さらにこのシステムの諸エレメントがこのシス
テムに相互接続される時に用いられるインターフエース
ロジツクについて説明する。
ここで銘記すべきことは、これらの図面及び以下の説明
に現われる参照数字は３桁からなることである。最小二
桁（右から二桁）は、特定の図に現われる特定のエレメ
ントを表わしており、最大桁（一番左の桁）は、そのエ
レメントが最初に現われる図を表わしている。例えば、
エレメント124は、第１図に現われる24番目のエレメン
トであり最初に第１図に現われる。参照数字は、その参
照エレメントが説明の中に現われる時に初めて割り当て
られ、それに続く説明と図面にわたつてそのエレメント
に言及するのに用いられる。
A.システム102のエレメント及び一般的オペレーシヨン
（第１図） 第１図について説明する。第１図には、本発明に係るプ
ロセツサ間バス構造体を組み込んでいる例示システム10
2のブロツク図が示されている。この図に示されている
ように、このレベルにおいて見えるシステムバス構造体
の２つの主なエレメントは、システムバス104及びシス
テムバス優先（SBP）（system bus priority）バス106
である。システムバス104はその詳細な構造について以
下に詳しく述べられているが、このバスはシステム102
の諸エレメントが互いに通信する時に用いられる手段で
ある。SBPバス106も以下に詳細に説明されるが、システ
ムバス104から接続された諸エレメントがシステムバス1
04へのアクセスを決定する時に用いられるリンクであ
る。
第１図に示すように、システム102を構成する諸エレメ
ントは２つのクラスに分類される。即ち、システムバス
104及びSBPバス106に直接接続されたクラス及びシステ
ムバス104に間接的に、即ち、システムバス104及びSBP
バス106に直接接続された別のエレメントを介して接続
されたクラスである。以下に更に説明されているよう
に、システムバス104及びSBPバス106に直接接続されて
いるエレメントは、基本的にはシステムバス104へのア
クセスに関する等価物として見なされる。即ち、各斯か
るエレメントは、全ての他の斯かるエレメントに対して
システムバス104へのアクセスについての等しい優先度
を有している。間接的に接続された諸エレメントのアク
セス優先度は、それらがシステムバス104に接続される
時に通る関連の諸エレメントのアクセス優先度によつて
決定される。
先ずシステムバス104に直接的に接続されている諸エレ
メントを考えると、各斯かるエレメントは、少なくとも
システム102の他のエレメントから独立して、専門機能
を実行するために、例えば、マイクロコード制御の形式
の，十分な内部インテリジエンスを含んでいる。第１図
に示されるような斯かるエレメント、即ちバスエージェ
ントの例は、メモリユニツト（MEM）（１からｎ＋２）1
08、中央演算処理装置（CPU）（１からｎ＋１）110、局
所システム制御装置（LSC）112、遠隔システム制御装置
（RSC）114、及びシステムバスインターフエース（SB
I）（１からｎ＋１）116を含んでいる。
MEM108及びCPU110等を諸エレメントの設計及びこれらの
エレメントによつて実行される機能は、当技術において
は公知であり、従つて、これ以上の説明を必要としな
い。例えば、LSC112及びRSC114は、ユーザ制御インター
フエース、即ち、「ソフト制御パネル」を供給するとい
つたような特定のシステム制御機能を実行するように適
合されたパーソナルあるいはプロフエツシヨナルクラス
の小型コンピユータでよい。この点に関して述べると、
RSC114は、通信リンク（TC）を介して、例えば、診断の
目的で遠隔ユーザ／制御装置に接続されているという点
でLSC112と異なる。
SBI116は、サテライト（衛生）演算処理装置（SPU）118
等の間接的に接続されたエレメントにシステムバス104
へのアクセスが与えられる時に通る上に述べた諸エレメ
ントである。第１図に示すように、SPU118は、互いに相
互接続されており且つSPUバス120を介して関連のSBI116
に相互接続されている。関連のSPUバス120、従つてそこ
から接続されたSPU118とシステムバス104の間のリンク
は、関連のSBI116を通して与えられる。ここで銘記すべ
きことは、SPU118及びSPUバス120が、システムバス104
及びSBPバス106の説明の所で以下に述べられるような同
一の構造及びオペレーシヨンを用いることができること
であり、即ち、主システムに同等な局所システムバスと
して構成されることである。SPU118及びSPUバス120は、
システムオペレーシヨンのために他の任意の適当な設計
を有することもできる。
SPU118は基本的に、例えば、データ率即ち機能のため
に、それらの機能を実行するためのシステムバス104に
対する直接的アクセスを必要としない全てのデバイス又
はシステムエレメントを含んでいる。SPU118の例は、デ
イスクドライブ、デイスプレイ、プリンタ、通信リン
ク、テープストリーマ及びユーザ端末装置等の入力／出
力デバイスである。SPU118は更に、他の汎用コンピユー
タあるいは、スキヤナ及び特殊演算あるいは信号プロセ
ツサ等の特殊処理デバイス等の独立あるいは関連処理ユ
ニツトを含み得る。
B.システムバス104、一般構造及びオペレーシヨン（第
１図、第1A図及び第1B図） システムバス104の説明に戻る。上記のように、システ
ムバス104は、システム102の諸エレメントが通信する時
に通る手段である。システム102の本実施例において、
第１図に示すように、システムバス104は、そこから接
続されたシステム102の対等諸エレメントの各々を有す
る線形バスである。システムバス104に対する接続は、
エレメントの機能に応じて単一方向あるいは双方向であ
る。システムバス104は、システム102の特定の構造に応
じて拡大できる。即ち、システムの諸エレメントを追加
するかあるいは減じるかあるいは２つ又はそれ以上のシ
ステム102を１つのシステムに接続する。
ここで銘記すべきことは、以下に説明するように、シス
テムバス104のロジツク構成が、SBPバス106によつて定
められ且つシステム102の機能によつて要求される任意
のトポロジー構造を取り得ることである。例えば、シス
テムバス104は、それぞれ第1A図及び第1B図に示すよう
なループ構造及び星形構造に物理的に構成され得る。ル
ープ構造の場合、システムバス104の端部が結合されて
おり、これにより閉ループを形成しており、この閉ルー
プからシステムエレメント（SE）122が接続されてい
る。星形構造の場合、システムバス104は、共通の接合
点から放射状になつている幾つかのバスセグメントから
達成されており、SE122は、システム構造に応じて放射
状セグメントから接続されている。
C.システムバス優先バス106（第１図） 再び第１図について説明する。以下に更に詳しく述べる
ように、SBPバス106は、システムバス104に接続された
システム102の諸エレメントがシステムバス104に対する
アクセスを決定する時に用いられる手段である。第１図
に示すように、SBPバス106は、システムバス104に接続
された諸エレメントの全てがSBPバス106ループにおいて
直列に接続されているループを形成している。本明細書
に与えられている例示システム102において以下のよう
に仮定する。即ち、システムバス104に接続された全て
の処理エレメントは、プロセツサ間連絡を独立的に開始
する能力を有し、従つて、システムバス104に接続され
た全ての諸エレメントはSBPバス106ループにおいて接続
されているように示されている。特定の場合、例えば、
メモリエレメント、即ち処理エレメントは、プロセツサ
間連絡を開始せずただ斯かる連絡を受け且つ応答するエ
レメントであり得る。斯かるエレメントは、例えば、メ
モリエレメントからCPUエレメントにデータを読み出す
ことにより斯かる連絡を受け且つ斯かる連絡に応答する
ためにシステムバス104へのアクセスを必要とするが、
システムバス104に対するアクセスを要求するのには必
要とされない。即ち、システムバス104に対するアクセ
スは、応答されている連絡を送るエレメントによつて与
えられる。斯かる場合、これらの「応答専用」エレメン
トは、SBPバス106ループに接続される必要はないが、シ
ステムバス104に接続される。
以下に説明されるように、システムバス104に対するア
クセスの優先度は、システム102のあるエレメントから
「回転デイジーチエイン」にあるSBPバス106ループにお
ける次のエレメントに送られる。即ち、任意のエレメン
トがシステムバス104に現在アクセスしている場合、現
在のエレメントに続くSBPバス106ループに沿つた次のエ
レメントはシステムバス104に対する次のアクセスに対
する最高優先度を有しており、このエレメントの後には
SBPバス106に沿つた次のエレメントが続き、現在のエレ
メントに再び達するまでSBPバス106ループに沿つて同様
に行なわれる。アクセスを現在しているエレメントがシ
ステムバス104を解放すると、次のアクセスを得る機会
は、SBPバス106を介してSBPバス106に沿つた次のエレメ
ントに送られる。この次のエレメントは、システムバス
104にアクセスし得るが、それをしない場合、アクセス
の機会をSBPバス106に沿つたその次のエレメントに送
り、初めにアクセスしていたエレメントに再び達するか
あるいはSBPバス106に沿つたあるエレメントがシステム
バス104にアクセスするまで同様に行なわれる。
これにより、システムバス104に対するアクセスの優先
度の順序は、SBPバス106の回りを循環する。尚、各エレ
メントは順にシステムバス104にアクセスする機会を有
している。斯くして、これに接続された全ての諸エレメ
ントのシステムバス104に対するアクセスの平均優先度
は、等しくなる。尚、特定の時点における諸エレメント
の相対的優先度は、システムバス104への実際のアクセ
スあるいはシステムバス104へのアクセスの権利を現在
有しているエレメントに対する、SBPバス106に沿つたそ
れらの相対的な位置によつて求められる。
SBPバス106から接続されたシステム102の諸エレメント
間のシステムバス104に対するアクセス優先度の循環シ
フトのために、システムバス104に接続されたエレメン
トはシステムバス104に対するアクセスを争うことはな
い。その結果、以下に更に述べられるアクセス決定ロジ
ツクは、単純化され、アクセス優先度分析に用いられた
であろうシステムバス104オーバーヘツドを除くことに
より、システムバス104に接続された諸エレメントの間
の連絡の速度が増大する。更に、システムバス106及びS
BPバス106に接続された各エレメントがシステムバス104
に対するアクセスを得る等しい機会を有しているため、
長い期間にわたつてエレメントがシステムバス104に対
するアクセスからしめ出されることがない。
更に、再び、システム102の諸エレメント間のシステム1
04に対するアクセス優先度の循環シフトのために、SBP
バス106あるいはシステムバス104のどちらかに沿つたシ
ステム102のエレメントの位置は、システムバス104にア
クセスするこのエレメントの平均優先度には何ら関係が
ない。即ち、上記のように、システムバス104とSBPバス
106ループとに接続された全ての諸エレメントは、シス
テムバス104に対する等しいアクセス権を平均して有し
ている等価物である。従つて、あるエレメントあるいは
システムバス104に接続された他の任意のエレメントの
システムバス104に対するアクセスの平均相対優先度に
影響することなく、このエレメントをシステム102に追
加できあるいはシステムバス104及びSBPバス106に沿つ
たある点から別の点に移動することができる。
この点に関して述べると、SBPバス106は、システム102
の各エレメントがループの回りに直列に接続された簡単
な時計方向ループを構成しているように第１図に示され
ている。しかしながら、ここで銘記すべきように、この
図は、表示の簡潔を期すだけの目的で選ばれている。実
際、システムバス104から接続されたシステム102の諸エ
レメントは、所望の順序でもつてSBPバス106に沿つて直
列に接続され得る。
SBPバス106に沿つた諸エレメントの順序は、例えば、特
定のエレメントがシステムバス104に対するアクセスを
有する時は必ず、上述の影響をもつアクセスの一時的優
先度によつて影響され得る。即ち、任意のエレメントが
システムバス104にアクセスする時は必ず、SBPバス106
に沿つた次のエレメントが次のアクセスの最高優先度を
有し、以下、SBPバス106ループに沿つて同様に行なわれ
る。例えば、第１エレメントによるシステムバス104に
対するアクセスを伴う特定のオペレーシヨンが、第２エ
レメントによるシステムバス104に対するアクセスを伴
う関連のオペレーシヨンによつて頻ぱんに追従されるこ
とが知られていた場合、この第２エレメントは、第１エ
レメントの後にSBPバス106に接続され得る。斯くして、
第１エレメントがそのオペレーシヨンを実施すると必
ず、第２エレメントがシステムバス104への次のアクセ
スの最高優先度を有することが知られる。
第１図に基づいて説明を行うために以下のように仮定す
る。即ち、SBI1 116は、CPU1 110によつて作動が行な
われている情報の入力／出力オペレーシヨン、例えば、
テキスト処理に主に係わつていると仮定する。斯かる場
合、ユーザオペレーシヨンに対する応答の速度を高める
ために、SBI1 116がユーザ、即ち、SPU118からMEM1−
ｎ 108の１つに情報を転送するたびにシステムバス104
へのCPU1 110の次のアクセスを行なわしめることが望
ましい。この場合、CPU1 110がSBPバス116ループにお
いてSBI1 116の次に接続されてもよい。
最後に、SBPバス106の第２エレメントが第１図に示され
ており、このエレメントは局所優先リンク（LPL）124と
呼ばれる。LPL124は、基本的には、LPL124を介して相互
接続されたエレメントの相対優先度が、SBPバス106によ
つて求められた循環優先度に対するものとして固定され
る時に用いられる手段である。SBPバス106に接続された
各エレメントに存在するSBPバス106エレメントについて
の以下の説明において詳細に説明されるように、LPL124
は、あるエレメントによるシステムバス104に対するア
クセスのペンデイング（pending）中の要求があるとい
う事実をLPL124に沿つて接続された別のエレメントに送
り、これにより第２エレメントにおけるシステムバス10
4に対する如何なるペンデイングのアクセスも禁止す
る。
D.システム102バス構造（第２図） 第２図について説明する。この図には、システム102の
バス構造の線図が示されている。上記の毎く及び第１図
に示すように、この構造は、システムバス104、SBPバス
106及び、特定の場合では、関連のLPL124を含んでい
る。
D.1 メモリ制御バス202（メモリオペレーシヨン及びプ
ロセツサ間連絡） 第２図に示すように、システムバス104は、複数の多重
ラインサブバス及び単一ラインサブバスを含んでいる。
これらのサブバスの最初のバスは、システムバス104の
アクセスを得るシステム102エレメントの発生の際に、
実行される予定システムバス104オペレーシヨンの型式
を連絡するのに用いられるメモリ制御（MC）バス202で
ある。
即ち、あるエレメントがシステムバス104の制御をとる
とき、このエレメントはSBPバス106をこの事実を示す状
態に駆動することによりこのアクセスを合図し且つ実行
されるシステムバス104オペレーシヨンの種類を示すコ
ードをMCバス202の上に置く。システムバス104に接続さ
れたシステム102の諸エレメントは、SBPバス106の状態
をモニタすることによりシステムバス104アクセスの発
生を検出し、アクセスが示されると、システムバス104
に対するアクセスを有するエレメントによつてMCバス20
2の上に置かれたコードを読み出すことにより実行され
る予定のシステムバス104オペレーシヨンの種類を決定
する。
大抵のシステムバス104オペレーシヨンはメモリに関連
がある、即ち、MEM108からの読出しあるいはMEM108への
書込みである。従つて、且つMCバス202コードの説明の
所で判るように、非メモリ関連オペレーシヨンのクラス
全体が、「プロセツサ間」連絡、即ち、２つの非メモリ
エレメント、例えば、SBI116バンド及びCPU110間の連絡
が実施される予定であることを示す単一コードによつて
示される。以下に説明されるように、システムバス104
に接続された諸エレメントは、プロセツサ間連絡を決定
し且つ実施するために、斯かる場合システムバス104サ
ブバスの他のサブバスを参照しなければならない。
本実施例に与えられているシステム102のMCバス202コー
ドは、以下のものを含む。
ここで銘記すべきことは、上記のコードが16進の形で与
えられており且つコード1,2,9及びＡが将来用いられる
ために保留されることである。
これにより、プロセツサ間連絡がメモリ関連オペレーシ
ヨンのデイフオルトケースとして実施される。即ち、短
い「決定分岐」、即ち、MCバス202のコードに対する参
照が行なわれ、これによりメモリ関連オペレーシヨンを
識別し且つこれを開始する。これに対して、長い「決定
分岐」、沿ち、システムバス104の他のサブバス上にあ
るそれ以上の情報に対する参照が非メモリ関連オペレー
シヨンのために必要となる。これにより、この方法は、
システムバス104オペレーシヨンの大部分、即ち、メモ
リ関連オペレーションが、システムバス104オペレーシ
ョンの全ての種類を定め且つ実施する上でのフレキシビ
リティを保持しつつ、斯かるオペレーションのために短
い決定経路を与えることにより開始され且つ実施される
時の速度を増加させる。
D.2 システムアドレス（SA）バス204及びシステムデー
タ（SD）バス206 システムバス104の次の主なサブバスは、システムアド
レス（SA）バス204及びシステムデータ（SD）バス206で
ある。先ずメモリ関連オペレーシヨンを考えると、SAバ
ス204は、読出しアドレス及び書込みアドレスがオペレ
ーシヨンを要求するエレメントとこれらのオペレーシヨ
ンを実施するMEM108との間で通信される時に用いられる
手段であり、これに対して、SDバス206は、情報がMEM10
8とシステム102の他のエレメントとの間に通信される時
に用いられる手段である。
D.2.メモリオペレーシヨン メモリオペレーシヨンにおいて、上記のように、メモリ
オペレーシヨンを要求するシステム102は、先ず、以下
により詳細に説明されるSBPバス106のオペレーシヨンに
よつてシステムバス104に対するアクセスを得、適当なM
Cバス202コードをMCバス202に置き、これにより実行さ
れるオペレーシヨンの種類を示す。オペレーションを要
求するエレメントは次に、読出しアドレス又は書込みア
ドレスをSAバス204に置き、このオペレーシヨンが書込
みの場合、書き込まれるデータをSDバス206の上に置
く。アドレス指定されたMEM108は次に、このデータをそ
の中の対応する記憶位置に書き込む。このオペレーシヨ
ンが読出しの場合、アドレス指定されたMEM108は、アド
レス指定された記憶位置からこの情報を読み出し、この
情報をSDバス206の上に置く。このバス206からこの情報
はオペレーションを要求するエレメントによつて読み出
される。例えば、システム102の本実施例の場合、Ｓイ
バスは31ビツトに拡大可能な24ビツト幅であり一方SDバ
ス206は、64ビツト即ちダブルワード（倍長語）幅であ
る。
SAバス204及びSDバス206に関連しているのは、その主機
能がメモリオペレーシヨンに関連している３つの別の単
一ラインサブバスである。これらのバスのうち最初のバ
スはWAIT208である。この信号は、要求された情報が得
られず且つ要求エレメントによつて監視されている場合
メモリ読出しオペレーシヨンの期間中にアドレス指定さ
れたMEM108によつて出され（assert）、この状態は、こ
の情報が得られるまで待期モードに置かれる。
第２メモリオペレーシヨン制御は、BUSY210である。こ
れは、メモリオペレーシヨンの間に且つシステムバス10
4伝送が開始される前にアドレス指定されたMEM108によ
つて出される。BUSY210は、システムバス104が得られず
且つシステム102のエレメントによつて監視されている
ことを示す。
第３メモリオペレーシヨン制御は、有効メモリアクセス
（VMA）212である。このVMA212は、要求されたメモリオ
ペレーシヨンが有効であること、即ち、アドレス即ちデ
ータが有効であることを示すために、アドレス指定され
たMEM108によつてなされる。VMAは、要求が成功、即ち
有効であるあつたか否かを決定するためにメモリオペレ
ーシヨンを要求するエレメントによつて監視される。
D.2.bプロセツサ間連絡（第2A図） ここで、非メモリ関連オペレーシヨン、即ち、プロセツ
サ間連絡を考慮すると、SAバス206及びSDバス206は、プ
ロセツサ間オペレーシヨンが実行される予定の時は、特
定の点においては上記とは異なつて作動する。上記のよ
うに、プロセツサ間オペレーシヨンはメモリ関連オペレ
ーシヨンからのデイフオルトとして取り扱われる。即
ち、単一MCバス202コードは、非メモリ型オペレーシヨ
ンのクラス全体を示している。上記にも説明されている
ように、MCバス202にプロセツサ間連絡コードが現われ
ると、システムバス104に接続された諸エレメントは、
実施されるべきプロセツサ間オペレーシヨンの種類を求
めるためにオペレーションを要求するエレメントによつ
てSAバス204及びSDバス206に与えられている情報を参照
しなければならない。
第2A図について説明する。この図には、プロセツサ間オ
ペレーシヨンにおいてSAバス204及びSDバス206に与えら
れ得る情報が示されている。この図に示されるように、
SAバス204に現われる情報は、目的（target）を識別す
る４ビツト目的アドレス（TA）フイールド214即ちメツ
セージの意図された受納器（recipient）、目的に送ら
れるべきメツセージの種類を識別する４ビツトメツセー
ジ型（MT）フイールド216、及びメツセージを含み得る1
6ビツトメツセージ（ME）フイールド218を含んでいる。
データがあるエレメントから別のエレメントに伝送され
る場合の特定のプロセツサ間連絡オペレーシヨンにおい
て、SDバス206は、８バイトまでのデータフイールドを
含み得る。
D.2.b.1 TAフイールド214コード ここで、SAバス204に現われる種々のプロセツサ間連絡
フイールドを考慮すると、TAフイールド214は、例え
ば、次の目的識別コードを含み得る。
ここで銘記すべきことは、上記のコードは16進の形で与
えられていることである。
上記のコードフオーマツトから明らかなように、上記の
コード割当てにおいて意図されている例示システムは、
１つのサポート制御ユニツト112又は114、８個までのCP
U110及び４個までのSBI116を含んでいる。目的コードの
割当ては、特定のシステム102の意図された構造に応じ
て任意に変えることができる。
ここで銘記すべきことは、SPU118が目的になつており、
ここにメツセージがSPU118の関連SBI116を介して伝送さ
れることである。ここでまた銘記すべきことは、プロセ
ツサ間連絡によつて、任意の型の全てのエレメント、例
えば、CPU110の全てあるいはSBI116の全てに対するメツ
セージの同時の同報通信が可能であるということであ
る。
メモリエレメント、即ち、例示TAフイールド214コード
に与えられたMEM108に対しては目的識別コードが存在し
ない。前記で説明したように、全てのメモリ関連オペレ
ーシヨンは、MCバス202コードレベルにおいて開始さ
れ、目的MEM108は、SAバス204に同時に現われているア
ドレスによつて識別される。
D.2.b.2 MTフイールド216コード MTフイールド216の内容は、関連のTAフイールド214にお
いて識別された受納器の特定の種類に依存する。即ち、
本実施例において、目的とされた受納器がSBI116である
か、即ち、SBI116から接続されたSPU118であるか、CPU1
10であるかあるいはサポート制御ユニツト112あるいは1
14であるかに依存する。以下に与えられた例示MTフイー
ルド216コードにおいて現われるように、MTフイールド2
16コードは、メツセージをメツセージの転送、データの
転送あるいはオペレーシヨン又は受納エレメントの部分
における動作状態の変更の命令として識別する。
先ず、SBI116型のエレメントに伝送され得るMTコードの
種類の実施例を考える。
再び、上記のMTフイールド216コードは、16進の形で与
えられており、コード2,3,4,5,6,7,E及びＦは従来の使
用のために保留される。
目的とされた受納器がCPU110の時に用いられ得るMTフイ
ールド216コードの実施例について考える。
コード メツセージ種類 ０ クラス１ I/O割り込み １ クラス２ I/O割り込み ８ プロセツサ間連絡 ９ クロツクを同期せよ 再び、これらのコードは16進の形で与えられており、コ
ード２乃至７及びＡ乃至Ｆは将来の使用のために保留さ
れる。
ここで銘記すべきことは、上記のCPU110メツセージ型
が、２つのクラスI/O割り込み、即ち、I/Oオペレーシヨ
ンにエラーが何も現われなかつた時に対するクラス１と
I/Oオペレーシヨン、例えば、データにエラーが現われ
た時に対するクラス２に備えている。これら２つのクラ
スは、目的とするCPU110によるこれらの事象の取扱いが
異なるために与えられる。
プロセツサ間連絡型メツセージ、即ち、MTコード８の場
合、SAバス204のみが連絡に用いられ且つその実施例が
以下に与えられているメツセージを求めるために受納器
CPU110はSAバス204に現われる同伴のMEフイールド218を
参照する。斯かる連絡の発生によつて、割込みペンデイ
ングフラグが以下に述べる受納CPU110の内部のプロセツ
サ間連絡レジスタにセツトされる。受納CPU110のマイク
ロ機械が次に、割込みペンデイングフラグを読出し、次
の機会においてマイクロ割込みを実施し、受けられたメ
ツセージを適当に処理するためにルーチンを実施する。
受納CPU110におけるプロセツサ間連絡割込みフラグが既
にアクテイブ（活性）の場合、受納CPU110は、以下に述
べるように、伝送CPU110に肯定応答信号及びビジー信号
を送る。ここで銘記すべきことは、SBI116からCPU110へ
の連絡において、ビジー応答を受けるSBI116は、SBI116
のバスプロトコル、即ち、そのSPU118に対するそのプロ
トコルに適切な方法でもつてこのビジー応答を処理す
る。
再び、MTフイールド216に現われる特定のメツセージ型
コード及びそれらの意味は、意図されるシステム102及
びその中に現われる諸エレメントの構造及び機能に応じ
て意のままに求められる。
D.2.b.3MEフイールド218メツセージ MEフイールド218に現われる２バイトプロセツサ間連絡
メツセージもまた、システム102及びシステム102を構成
する諸エレメントの機能及び構造に依存する。斯かるメ
ツセージの例は、本実施例の場合、システムエレメント
とCPU110において実施されているシステム102のオペレ
ーテイングシステムとの間の連絡を含んでいる。斯かる
オペレーテイングシステム連絡は、I/Oデバイス、即
ち、SBI116又はSPU118とオペレーテイングシステムとの
間の連絡及びオペレーテイングシステムとサポート制御
ユニツト112又は114との間の連絡を含み得る。例えば、
オペレーテイングシステムは、メツセージをサポート制
御ユニツトに送りこれによりエラーフアイルを読み出す
かあるいは更新しあるいはこのサポート制御ユニツトに
システム102のオペレーシヨンの幾つかの特徴を検査す
るように要求し、この検査の結果を例えば、診断オペレ
ーシヨンにおいてオペレーテイングシステムに報告す
る。
他の実施例は、システム102の多重プロセツサ構造のCPU
110の間の連絡を含む。例えば、特定のCPU110は、メモ
リの任意のページに対する排他的アクセスを希望するこ
とができ且つ他のCPU110に対してそれらがこのメモリペ
ージを用いているかを解い合わせることができる。この
要求をするCPU110は次に、このページが別のCPU110によ
つて用いられていない場合、同報通信によつて、そのCP
Uがそのメモリページに対する排他的アクセスを主張し
ていることを全てのCPU110に知らせる。別の実施例の場
合、CPU110は、特定のフアイルを開いて修正することを
希望することができ、全ての他のCPU110に対して、それ
がこの目的のためにこのフアイルに対する排他的アクセ
スを得ていることを知らせる。更に別の実施例は、CPU1
10のアクテイビテイ（activities）を調整するメツセー
ジである。例えば、第1CPU110はプロセツサ間メツセー
ジによつてタスクを第2CPU110に割り当てることがで
き、第2CPU110は、第1CPU110にそのタスクが完了した時
を知らせる連絡を送ることができる。
MEフイールド218を占有するプロセツサ間メツセージの
更に別の実施例は、I/Oメツセージ、即ち本質的には、
これらのエレメントのオペレーシヨンを開始又は制御す
るためのCPU110からSBI116又はSPU118への命令である。
最後に、第２図についてもう一度説明すると、メモリ関
連オペレーシヨンの説明の所で述べたように、システム
バス104の特定の単一ラインサブバスは、プロセツサ間
連絡オペレーシヨンと関連している。これらのオペレー
シヨン中には肯定（acknowledge）（ACK）220及び目的
ビジイ（TB）222が存在している。ACK220は、この目的
が存在し、且つ送る方のエレメントがプロセツサ間連絡
をこの目的エレメントに送ることを試みていること、を
この目的が肯定する時に、プロセツサ間連絡の目的エレ
メントによつて出される。この送りエレメントは、プロ
セツサ間連絡を送るという試みが成功であつたか否かを
決定するためにACK220を監視する。
TB222は、プロセツサ間連絡の目的エレメントによつて
出され、これにより、目的エレメントがビジイであり従
つてプロセツサ間連絡を受けることができないことを示
す。この送りエレメントは、TB222を監視し、TB222が目
的エレメントによつて出される場合、この送りエレメン
トの性質及び機能に応じてこの状態を処理する。
プロセツサ間連絡及びメモリ関連オペレーシヨンの両方
に関連しているのはLOCK224でもある。LOCK224は、メモ
リ関連オペレーシヨン又はプロセツサ間連絡のイニシエ
イタによつて出され、これによりシステムバス104の他
の全てのユーザをロツクアウトすることができる。LOCK
224は、例えば、エレメントが一連のプロセツサ間連絡
あるいは一連のメモリオペレーシヨンを通信することを
希望する時にアサートされ得る。LOCK224は、システム
バス104に接続された全てのエレメントによつて監視さ
れ、どのユーザも別のエレメントがLOCK224を出してい
る間にシステムバス104に対してアクセスとすることを
試みようとしない。
最後に、第２図に示すように、システムバス104は、シ
ステムバス104の全てのユーザに対して与えられている
システムブロツク（SYSCLK）226を含んでおり、これに
より全ての斯かるエレメントに対する共通のタイミング
を達成することができる。
システム102のバス構造のオペレーシヨンについて述べ
てきたので、システムバス104に接続された諸エレメン
トの各々に存在するバスインターフエースロジツク及び
そのオペレーシヨンについて以下に述べることにする。
E.システムバスインターフエース（第3A図及び第3B図） 第3A図及び第3B図について説明する。これらの図には、
システムバス104に接続されたエレメントをシステムバ
ス104にインターフエースするための各エレメントに与
えられたインターフエース回路の線図が示されている。
ここで銘記すべきことは、これらの図に与えられたロジ
ツク及び回路は、ただの例示であり、同等の機能を実行
する任意のロジツク又は回路によつて置き換えられるこ
とである。更に、これらの図に与えられたロジツク及び
回路の設計及びオペレーシヨンが当業者によつてよく理
解される場合、このロジツク又は回路はそれ以上詳細に
は説明しないことにする。しかしながら、エレメントイ
ンターフエースのオペレーシヨンが本発明に関連してい
る場合は詳細に説明することにする。
E.1SBPバス106インターフエース（第3A図） 先ず第3A図について説明する。この図には、システムバ
ス104に対するアクセスを要求すること及び得ることに
主に関連するインターフエース回路が示されている。前
に説明したように、システムバス104に接続された各エ
レメントは、SBPバス106ループに沿つて直列に接続され
ている。システムバス104に対するアクセスを得ること
に関連するシステムバス104の他のサブバスは、第3A図
に示すように、ビジイ（BUSY）210及びLOCK224であり、
特定の場合、LPL124である。
前に説明したように、現在システムバス104に対してア
クセスしているエレメントがシステムバス104を解放す
ると、次のアクセスを得る機会は、SBPバス106を通つて
SBPバス106に沿つた次のエレメントに送られる。この次
のエレメントは、システムバス104に対してアクセスで
き、あるいはアクセスしない場合、アクセスの機会をSB
Pバス106に沿つたその次のエレメントに送り、初めにア
クセスするエレメントに再び達するまであるいはSBPバ
ス106に沿つたあるエレメントがシステムバス104に対し
てアクセスするまで同様にして行なわれる。
第3A図に示すように、SBPバス106ループに沿つた前のエ
レメントからのSBPバス106への入力はSBP入力（SBPI）
と表わされ、要求ゲート（RG）302の第１入力に接続さ
れる。ここで銘記すべきことは、SBPIは、他の全ての上
線を引かれた信号と同じようにして活性低信号として示
されることである。RG302の出力は、SBPバス106ループ
のSBPバス106ループに沿つた次のエレメントへの継続に
接続されており、SBP出力（SBPO）と表わされる。
RG302の第２入力は、要求イネーブルゲート（REG）304
の要求（REQ）出力から接続される。REQは、関連のエレ
メントがシステムバス104に対するアクセスを要求する
ことを希望する時に以下に説明するように発生され、RE
G304への種々の入力によつて決定される他の状態は、こ
のエレメントがアクセスを要求することを防止しない。
REQは、RG302及びSBPIに対してイネーブル信号として作
動し、即ち、SBPIは、REQが出されない場合、SBPO及
び、従つてSBPバス106ループに沿つた次のエレメントの
SBPIとしてRG302を介して送られる。勿論、REQが出され
る場合、SBPIは、SBPOになるためにRG302を介して通過
することがなく、SBPバス106ループに沿つた次のエレメ
ントはSBPIを受けることがない。尚、現在のエレメント
はシステムバス104に対するアクセスを要求している。
これにより、RG302は、システムバス104に対するアクセ
スを得るための機会の伝播を防ぐためにゲートとして動
作する。即ち、このエレメントは、この機会を「獲得」
することはできる。そして、RG302は、SBPバス106ルー
プに沿つて伝播したSBPI/SBPO信号のための信号レベル
リストアラとして作動する。
ここで銘記すべきことは、SBPバス106インターフエース
ロジツクの構造の故に、SBPバス106アクセス信号は、物
理ループの回りの伝播時間及びこのループから接続され
たエレメントのRG302を通る遅延によつて求められる速
度でもつてSBPバス106ループの回りを伝播することであ
る。従つて、SBPバス106のオペレーシヨン及びこのSBP
バス106に対するエレメントインターフエースが原因
の、システムバス104アクセスの獲得における遅延は、
最小になり、システム102のバス構造のオペレーシヨン
の全体の速度は高められる。
ここでREG304について説明する。第3A図に示されるよう
に、REG304は、エレメントがシステムバス104に対する
アクセスを希望すると、以下に更に説明されるエレメン
トの内部制御回路からバス要求（BREQ）信号を受ける。
BREQは、前に説明した入力BUSY及びLOCKによつてREG304
において、それぞれBUSY210及びLOCK224からゲートされ
る。特定の場合、前にも説明したように、REG304には、
前のエレメントからLPL124を介して局所優先信号が与え
られている。これにより、REQのイネーブル化、従つてS
BPI/SBPOの獲得が、BUSY、LOCK及び局所優先信号（もし
あれば）が出されないことを要求する。
E.2システムバス104インターフエース（第3B図） 第3B図について説明する。この図には、システムバス10
4に接続されたエレメントのシステムバス104に対する一
般的インターフエースの線図が示されている。この図に
示されるように、インターフエースロジツクは、示され
ているようなシステムバス104はサブバスに接続された
入力を有するプロセツサ間連絡制御（IPCC）306を含ん
でいる。これらの入力の間に含まれているのは、MCバス
202の４ビツトである。即ち、WAIT、BUSY、VMA、ACK A
ND TBである。これらの機能は、上記に説明されてい
る。IPCC306の入力にはまた、SAバス204からのTAフイー
ルド214が含まれている。
これらの入力は基本的に、プロセツサ間連絡の実施の発
生、種類及び状態を定めており、IPCC306は基本的に、
これらの入力を複号し且つ対応する出力をエレメントの
内部制御回路、例えば、マイクロコード制御回路に与え
るための複号ロジツクからなつている。斯かる内部制御
回路の且つIPCC306等の複合ロジツクの設計には、特に
システム102のバス構造のオペレーシヨンの前の説明及
び以下の説明があるため当業者によく理解される。
IPCC306によつて与えられる出力の中には、前に説明し
たように、エレメント割込みハンドラーに対するプロセ
ツサ間割込み（IPCI）、及びACKバス220及びTBバス222
に対するACK及びTB信号が存在している。
IPCC306はまた、第3B図に示すように、SAバス204のMTフ
イールド216及びMEフイールド218部分に接続されている
レジスタであるプロセツサ間連絡レジスタ（IPCR）308
へのプロセツサ間連絡（IPC）の発生を示す出力を与え
る。これにより、IPCR308は、SAバス204に現われるプロ
セツサ間連絡のMTフイールド及びMEフイールドを獲得し
且つ記憶し、これらのフイールドを入力としてエレメン
ト内部制御ロジツク（内部制御）310に供給する。
当技術において公知であるように、内部制御310は、例
えば、専用制御ロジツク又はマイクロコードプログラム
ドマイクロプロセツサ制御装置からなる。内部制御310
は、第１に、受けられたプロセツサ間連絡に応答してエ
レメントのオペレーシヨンを制御するべく動作し且つ第
２に、現在のエレメントからのプロセツサ間連絡を開始
し且つ制御するように動作する。
この第２の点に関して述べると、内部制御310は、プロ
セツサ間連絡制御信号をプロセツサ間連絡出力制御装置
（IPCO）312に発生することができる。IPCO312は、エレ
メントがプロセツサ間連絡を開始している時にMT及びME
フイールドをSAバス204に発生するためのレジスタ及び
複合ロジツクからなり、エレメントがプロセツサ間連絡
のためにシステムバス104に対するアクセスを要求する
ことを希望すると上記のBREQ信号を発生することができ
る。
最後に、インターフエース回路は、エレメントとSDバス
206の間でデータを通信するためにSDバス206に接続され
たデータレジスタ及びドライバ（DR）314を含むことが
できる。斯かるデータ通信は、前に述べたように、メモ
リ関連オペレーシヨンでもつてあるいはデータがプロセ
ツサ間連絡において転送される時に生じ得る。
エレメントとシステムバス104とのインターフエース
は、このエレメントがMEM108等のメモリエレメントであ
る時の上記のインターフエースとは異なる。斯かる場
合、第３図に示された回路は、これに応じて修正するこ
とができる。即ち、メモリ関連オペレーシヨンに必要な
機能のみを含むことができる。
例えば、MEM108、IPCC306には、MCバス202からの入力の
みを与えることができる。これらの入力は、全てのメモ
リ関連オペレーシヨンを定めるのに十分であり且つ完全
である。このMEM108のIPCC306は、従つて、第3A図に示
されたサブバスではなく適当なシステムバス104のサブ
バスに出力WAIT、BUSY及びVMAを供給することができ
る。同様にして、MEM108のIPCR308は、メモリ読出しア
ドレス及びメモリ書込みアドレスを受けるためのSAバス
204から接続されたアドレス入力レジスタからなり、MM1
08はSDバス206への双方向データ接続を含んでいる。
システム102のバス構造のバス及びインターフエース構
造並びにその中に含まれる信号の機能及びオペレーシヨ
ンについて述べてきたので、システム102のバス構造の
オペレーシヨンをこれらのオペレーシヨンを説明するフ
ローチヤートに基づいて以下に更に述べることにする。
F.オペレーシヨンのフローチヤート（第4A図及び第4B
図） 第4A図及び第4B図について説明する。これらの図には、
システム102のバス構造のオペレーシヨンを示すフロー
チヤートが与えられている。第4A図は、バスリクエスタ
の観点から見たシステムバスオペレーシヨンの図であ
り、第4B図は、目的エレメントから見た図である。
F.1バスリクエスタ（requestor）オペレーシヨン（第4A
図） 第4A図について説明する。プロセツサ間バスオペレーシ
ヨン、即ち、メモリオペレーシヨンあるいはプロセツサ
間連絡は、その内部制御ロジツクによつてアクセス要求
を発生する要求エレメントによつて始められる。第１ス
テップにおいて、リクエスタは、システムバス104が得
られるから否かを決定する。即ち、前に説明したよう
に、リクエスタは、BUSY、LOCK及びLPL124（もしあれ
ば）が出されているか否か及びSBPIが得られるか否かを
決定する。
第２ステップにおいて、バス可用性に対する条件が達成
される場合、リクエスタはSBPバス106信号を獲得するこ
とによりシステムバス104を獲得し、適当なコードをMC
バス202の上に置き、これにより実行されるべきオペレ
ーシヨンの種類を示す。システムバス104が利用可能で
ない場合、リクエスタは、そのバスが利用可能であつて
且つアクセスを再試行するまで待機するために必要な活
動を行う。
システムバス104に対するアクセスが得られた場合、且
つオペレーシヨンがメモリ関連オペレーシヨンである場
合、リクエスタはメモリオペレーシヨンアドレスをSAバ
ス204の上に置き且つ書き込まれるべき情報（もしあれ
ば）をSDバス206の上におき且つWAITバス208を監視す
る。
応答メモリエレメントがビジイである場合、メモリはWA
ITバス208にWAITを出し、要求エレメントはこの応答メ
モリエレメントが得られるまで待機モードに入らなけれ
ばならない。
この応答メモリエレメントが得られる場合、且つメモリ
要求が有効である場合、メモリエレメントはVMAバス212
にVMAを出し、オペレーシヨンが完了する。メモリ要求
が有効でなかつた場合、VMAは出されず、リクエスタ
は、この問題を解決するためのそのエラーハンドラ機能
に参照しなければならない。
要求オペレーシヨンがプロセツサ間連絡であつた場合、
要求エレメントは、前に述べたように、SAバス204及びS
Dバス206に適当なフイールドを置き、ACKバス220及びTB
バス222を監視する。
目的エレメントがACKを出し且つTBを出さない場合、オ
ペレーシヨンは完了する。
目的エレメントがACK及びTBを出す場合、リクエスタ
は、目的エレメントがビジイである時に待機して、連絡
を再試行しなければならない。
目的エレメントがアサートせず且つTBを出す（アサート
する）場合、目的エレメントは再びビジイであると識別
され且つリクエスタは連絡を再試行しなければならな
い。目的エレメントがACK又はTBを出さない場合、リク
エスタはこの問題を解決するためにエラーハンドラを参
照しなければならない。
F.2目的エレメントオペレーシヨン（第4B図） ここで第4B図について説明する。この図には、メモリ関
連オペレーシヨンとプロセツサ間連絡オペレーシヨンの
両方に対する目的エレメントのオペレーシヨンの一般的
フローチヤートが与えられている。
第１ステツプにおいて、目的エレメントはSBPバス106を
監視し且つSBPバス106の状態によつてシステムバス104
オペレーシヨンの開始を識別する。この時点において、
エレメントは実施させるべきシステムバス104オペレー
シヨンの種類を決定するためにMCバス202のコードを読
み出す。
先ずメモリオペレーシヨンを考慮し且つ目的エレメント
がメモリエレメントであると仮定すると、エレメントは
システム102のアドレススペースにおける目的アドレス
を決定するためにSAバス204を読み出し且つオペレーシ
ヨンがメモリ書込みである場合書き込まれるべきデータ
を獲得するためにSDバス206を読み出す。
目的エレメントがビジイである場合は、このエレメント
はBUSYをBUSYバス210に出すことにより応答する。目的
エレメントがビジイでなく且つメモリ要求が有効である
場合、目的エレメントはVMAをVMAバス212に出し且つ要
求オペレーシヨンを実行する。
最後に、プロセツサ間連絡を考慮すると、以下のように
なる。即ち、目的エレメントは、プロセツサ間連絡が実
行される予定であることをMCバス202コードを読出すこ
とによつて決定し且つSAバス204からTAフイールド214を
読出し、これによりこのエレメントが目的エレメントで
あるか否かを求める。
このエレメントが目的エレメントである場合、このエレ
メントはACKアサートし、ビジイでない場合、BUSYをア
サートしない。
このエレメントがビジイでなく目的エレメントであると
仮定すると以下のようになる。即ち、このエレメントは
SAバス204からMTフイールド216を読出しこれにより連絡
の種類を求め、SAバス204からMEフイールド218を読出
し、これによりメツセージを獲得する。このエレメント
は次に、このメツセージによつて要求されるオペレーシ
ヨンを実施することによりこれらのフイールドに応答す
る。尚、これらのオペレーシヨンは、連絡がデータの転
送を要求する場合にSDバス206からのデータの読出しを
含む。
【図面の簡単な説明】
第１図は、本発明を組み込んでいるシステムのブロツク
図。第1A図及び第1B図は、代替のシステムバストポロジ
ーを示す図。第２図は、本発明に係るバス構造体の図。
第2A図は、本発明に係るバス構造体を介して伝送される
プロセツサ間連絡を表わす図。第3A図及び第3B図は、本
発明のシステムのエレメントに組み込まれたシステムバ
スインターフエースの略図。第４図は、本発明に係るオ
ペレーシヨンを示すフローチヤート。 102……情報処理システム、104,106……システムバス、
108,110,112,114,116……プロセツサエレメント、202…
…MCバス、204……SAバス、206……SDバス、208……WAI
T、210……BUSI、212……VMA、220……ACK、222……T
V、224……LOCK、226……SYSCLK、214……TAフイール
ド、216……MTフイールド、218……MEフイールド、306
……IPCC、308……IPCR、310……内部制御、312……IPC
O、314……DR。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数のバスエージェント（108、110、11
    2、114、116）を含む情報処理システムにおける、前記
    バスエージェント間の通信のためのシステムバス手段
    （104、106）において、 前記バスエージェント間の通信の発生を表示するバスア
    クセス信号を伝えるためのアクセス制御バス手段（10
    6）と、 通信バス手段（104）であって、 前記通信が、メモリ関連の通信を含む第１クラスの通信
    のうち特定の１つであること、又は非メモリ関連の通信
    を含む第２クラスの通信の１つのメンバであることを表
    示する信号を伝えるための第１バス手段（202）と、 前記通信の情報内容を通信するための第２バス手段（20
    4、206）であって、前記第１クラスの通信に対してソー
    スメモリアドレスフィールド又は宛て先メモリアドレス
    フィールドを表示するための第１組のデュアルの使用を
    する信号ライン（204）と、通信されるべきデータを表
    示するための第２組の信号ライン（206）とを含む第２
    バス手段と、を含み、 前記第２クラスの通信に対して前記第１組のデュアルの
    使用をする信号ラインは、 前記通信に対する宛て先エレメントのアイデンティティ
    を表示するための第１フィールド（214）を運ぶ第１信
    号ラインと、 通信のタイプを表示するための第２フィールド（216）
    を運ぶ第２信号ラインと、 メッセージを含むための第３フィールド（218）を運ぶ
    第３信号ラインとを含み、前記第２クラスの通信が、前
    記第２組の信号ラインの使用を要求することなく行われ
    ることを可能にする、 通信バス手段と、 を備え、 前記バスエージェントの特定のもののそれぞれのもの
    は、 前記第１フィールドを送る前記第１信号ラインに結合さ
    れた入力と、前記第２クラスの通信の通信が前記バスエ
    ージェントに送られるときにそれを示すための出力（IP
    C）とを有する第１の手段（306）と、 前記第１の手段（306）の出力に結合された第１の入力
    と、前記第２フィールド（216）を送る前記第２信号ラ
    インに結合され且つ前記第３フィールド（218）を送る
    前記第３信号ラインに結合された第２の入力とを有する
    第２の手段（308）であって、前記第１の手段（306）の
    出力に対応して前記第２フィールド（216）及び前記第
    ３フィールド（218）を記憶する第２の手段（308）と、 前記第２の手段（308）の出力に結合された入力を有
    し、前記第２組の信号ライン（206）の使用を要求せず
    に前記バスエージェントが前記第２クラスの通信に応答
    するようにする、第３の手段（310）と、 を備える、 ことを特徴とする情報処理システム。
  2. 【請求項２】前記第１クラスの通信については、前記第
    １クラスの通信の情報内容は、宛て先アドレスの場合、
    通信されるべき情報を含むデータフィールド（206）を
    含む、 ことを特徴とする特許請求の範囲第１項に記載の情報処
    理システム。
  3. 【請求項３】前記第２クラスの通信の情報内容は、通信
    されるべき情報を含むデータフィールド（206）をさら
    に備える、 ことを特徴とする特許請求の範囲第１項に記載の情報処
    理システム。
  4. 【請求項４】前記第２バス手段の前記第２組の信号ライ
    ン（206）は、前記第２クラスの通信に関するデータを
    選択的に通信する、 ことを特徴とする特許請求の範囲第１項に記載の情報処
    理システム。
  5. 【請求項５】前記アクセス制御バス手段（106）は、ル
    ープであってこのアクセス制御バス手段のループに沿っ
    て直列に結合されたバスエージェント（108、110、11
    2、114、116）をもつループを備え、 前記バスエージェントは、前記通信バス手段に並列に結
    合されており、 前記バスアクセス信号は、前記アクセス制御バス手段の
    ループを通じて各バスエージェントに伝えられそして前
    記アクセス制御バス手段のループに沿って伝えられ、よ
    って、前記バスエージェントが前記通信バス手段にアク
    セスする相対的な優先順位は、前記バスアクセス信号が
    前記アクセス制御バスのループをまわって伝搬するにつ
    れて、該ループの回りを循環する、 ことを特徴とする特許請求の範囲第１項に記載の情報処
    理システム。
  6. 【請求項６】複数のバスエージェント（108、110、11
    2、114、116）と、バスエージェント間の通信のための
    システムバス手段（104、106）であって、アクセス制御
    バス手段（106）と、前記バスエージェント間の通信の
    タイプを表示する信号を伝えるための第１バス手段（20
    2）及び前記通信の情報内容を通信するための第２バス
    手段（204、206）を含む通信バス手段（104）とを含む
    システムバス手段（104、106）と、を含む情報処理シス
    テムにおいて、前記バスエージェント間の通信を伝送及
    び受信するためのバスインターフェース装置がバスエー
    ジェントに含まれている情報処理システムにおける前記
    バスインターフェース装置において、 前記バスエージェント間の通信の発生を表示するバスア
    クセス信号をアサート又は受信するための、前記アクセ
    ス制御バス手段に結合されたバスアクセス手段（302、3
    04、305）と、 行われるべき前記バスエージェント間の通信のタイプを
    表示する通信タイプ信号をアサート又は受信するため
    の、前記第１バス手段に結合された通信タイプ手段（30
    8、312）であって、前記通信タイプ信号は、前記通信が
    第１クラスの通信のうちの特定の１つであるか又は第２
    クラスの通信の１つのメンバであるかを表示する、通信
    タイプ手段と、 を備え、 前記第１クラスの通信はメモリ関連の通信を含み、前記
    第１クラスの通信の内容は、メモリアドレス表示する第
    １組のデュアルの使用をする信号ライン（204）上及び
    データを表示する第２組の信号ライン（206）上で前記
    第２バス手段によって表示され、 前記第２クラスの通信は非メモリ関連の通信を含み、前
    記第２クラスの通信の内容は前記第１組のデュアルの使
    用をする信号ライン（204）によって表示され、該信号
    ラインは、 前記通信に対する宛て先エレメントのアイデンティティ
    を表示するための第１フィールド（214）を運ぶ第１信
    号ラインと、 非メモリ関連の通信のタイプを表示するための第２フィ
    ールド（216）を運ぶ第２信号ラインと、 メッセージを含むための第３フィールド（218）を運ぶ
    第３信号ラインとを含み、 バスインターフェース装置は、更に、 前記通信の情報内容を送信又は受信するための、前記第
    ２バス手段に結合された情報手段（308、314）を備え、
    バスインターフェース装置は、前記第２組の信号ライン
    （206）の使用を要求することなく前記第２クラスの通
    信が行われることを可能にし、 前記バスエージェントの特定のもののそれぞれのもの
    は、 前記第１フィールドを送る前記第１信号ラインに結合さ
    れた入力と、前記第２クラスの通信の通信が前記バスエ
    ージェントに送られるときににそれを示すための出力
    （IPC）とを有する第１の手段（306）と、 前記第１の手段（306）の出力に結合された第１の入力
    と、前記第２フィールド（216）を送る前記第２信号ラ
    インに結合され且つ前記第３フィールド（218）を送る
    前記第３信号ラインに結合された第２の入力とを有する
    第２の手段（308）であって、前記第１の手段（306）の
    出力に対応して前記第２フィールド（216）及び前記第
    ３フィールド（218）を記憶する第２の手段（308）と、 前記第２の手段（308）の出力に結合された入力を有
    し、前記バスエージェントが前記第２組の信号ライン
    （206）の使用を必要とせずに前記第２クラスの通信に
    対応するようにする、第３の手段（310）と、 を備える、 バスインターフェース装置。
  7. 【請求項７】前記アクセス制御バス手段（106）は、ル
    ープを備え、このアクセス制御バス手段のループに沿っ
    て直列に結合された複数のバスエージェント（108、11
    0、112、114、116）をもっており、 前記バスエージェントは、前記通信バス手段に並列に結
    合されており、 前記バスアクセス信号は、前記アクセス制御バス手段の
    ループを通じて各バスエージェントに伝えられそして前
    記アクセス制御バス手段のループに沿って伝えられ、よ
    って、前記バスエージェントが前記通信バス手段にアク
    セスする相対的な優先順位は、前記バスアクセス信号が
    前記アクセス制御バスのループをまわって伝搬するにつ
    れて、該ループの回りを循環する、 ことを特徴とする特許請求の範囲第６項に記載のバスイ
    ンターフェース装置。
  8. 【請求項８】前記バスエージェントのうちの少なくとも
    １つは、バス（120）を通じて１つ以上のサテライト処
    理ユニット（118）に結合されたシステムバスインター
    フェース（116）であり、 前記第２クラスの通信は、前記サテライト処理ユニット
    のうちの目標のサテライト処理ユニットに向けられる通
    信を含む、 ことを特徴とする特許請求の範囲第６項に記載のバスイ
    ンターフェース装置。
  9. 【請求項９】前記第２クラスの通信の情報内容は、通信
    されるべき情報を含むデータフィールドを含む、 ことを特徴とする特許請求の範囲第６項に記載のバスイ
    ンターフェース装置。
  10. 【請求項１０】前記第２バス手段は、 前記第１クラスの通信のアドレスフィールドと、前記第
    ２クラスの通信の第１、第２及び第３フィールドとを通
    信するためのアドレスバス手段（204）と、 前記第１クラスの通信のデータフィールドを通信するた
    めのデータバス手段（206）と、を備える、 ことを特徴とする特許請求の範囲第６項に記載のバスイ
    ンターフェース装置。
JP61013622A 1985-03-15 1986-01-24 情報処理システム Expired - Lifetime JPH0772889B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US712492 1985-03-15
US06/712,492 US4719622A (en) 1985-03-15 1985-03-15 System bus means for inter-processor communication

Publications (2)

Publication Number Publication Date
JPS61211756A JPS61211756A (ja) 1986-09-19
JPH0772889B2 true JPH0772889B2 (ja) 1995-08-02

Family

ID=24862337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61013622A Expired - Lifetime JPH0772889B2 (ja) 1985-03-15 1986-01-24 情報処理システム

Country Status (6)

Country Link
US (1) US4719622A (ja)
EP (1) EP0194462B1 (ja)
JP (1) JPH0772889B2 (ja)
AU (1) AU577427B2 (ja)
CA (1) CA1247249A (ja)
DE (1) DE3689198T2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU583108B2 (en) * 1985-06-28 1989-04-20 United Module Corporation I/O structure for information processing system
FR2598836B1 (fr) * 1986-05-15 1988-09-09 Copernique Dispositif intercalaire de connexion independante a un ensemble informatique d'unites de memoire auxiliaire
US4835674A (en) * 1986-07-28 1989-05-30 Bull Hn Information Systems Inc. Computer network system for multiple processing elements
US5199106A (en) * 1986-09-19 1993-03-30 International Business Machines Corporation Input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the bus
EP0260392A3 (en) * 1986-09-19 1992-03-11 International Business Machines Corporation An input output interface controller connecting a synchronous bus to an asynchronous bus and methods for performing operations on the buses
AU601784B2 (en) * 1986-12-18 1990-09-20 Honeywell Bull Inc. Data processing system having a bus command generated by one subsystem on behalf of another subsystem
US5133053A (en) * 1987-02-13 1992-07-21 International Business Machines Corporation Interprocess communication queue location transparency
AU598101B2 (en) * 1987-02-27 1990-06-14 Honeywell Bull Inc. Shared memory controller arrangement
EP0313668B1 (en) * 1987-05-06 1997-08-06 Fujitsu Ten, Ltd. Data transfer device
US4933838A (en) * 1987-06-03 1990-06-12 The Boeing Company Segmentable parallel bus for multiprocessor computer systems
DE3730468A1 (de) * 1987-09-08 1989-03-16 Bergmann Kabelwerke Ag Bordnetz fuer kraftfahrzeuge und verfahren zum betrieb des bordnetzes
US5038274A (en) * 1987-11-23 1991-08-06 Digital Equipment Corporation Interrupt servicing and command acknowledgement system using distributed arbitration apparatus and shared bus
US4920486A (en) * 1987-11-23 1990-04-24 Digital Equipment Corporation Distributed arbitration apparatus and method for shared bus
IN170793B (ja) * 1987-12-18 1992-05-23 Hitachi Ltd
US4933901A (en) * 1988-01-11 1990-06-12 Texas Instruments Incorporated Method for assigning priority to read and write requests received closely in time
US4998198A (en) * 1988-04-07 1991-03-05 Tandem Computers Incorporated Dynamic burst control for data transfers
US4924380A (en) * 1988-06-20 1990-05-08 Modular Computer Systems, Inc. (Florida Corporation) Dual rotating priority arbitration method for a multiprocessor memory bus
US5077733A (en) * 1989-02-28 1991-12-31 Wang Laboratories, Inc. Priority apparatus having programmable node dwell time
FR2645991B1 (fr) * 1989-04-18 1994-09-09 Siemens Bendix Automotive Elec Dispositif de traitement parallele d'information pour la commande en temps reel
IT1232089B (it) * 1989-05-04 1992-01-23 Sgs Thomson Microelectronics Sistema di comunicazione tra un unita di elaborazione principale e delle unita periferiche
US5050164A (en) * 1989-10-31 1991-09-17 Bell Communications Research, Inc. Optical customer premises network
US5131085A (en) * 1989-12-04 1992-07-14 International Business Machines Corporation High performance shared main storage interface
US5177737A (en) * 1990-01-02 1993-01-05 At&T Bell Laboratories Multipurpose bus system
US5224095A (en) * 1990-01-30 1993-06-29 Johnson Service Company Network control system and method
FR2662830B1 (fr) * 1990-06-05 1992-08-28 Bull Sa Procede de dialogue entre les processeurs d'un systeme, systeme pour sa mise en óoeuvre et utilisation pour la repartition des processus aux processeurs.
JP2969947B2 (ja) * 1991-03-04 1999-11-02 モトローラ・インコーポレイテッド データバス・インターフェイス装置
FR2680026B1 (fr) * 1991-07-30 1996-12-20 Commissariat Energie Atomique Architecture de systeme en tableau de processeurs a structure parallele.
US5517624A (en) * 1992-10-02 1996-05-14 Compaq Computer Corporation Multiplexed communication protocol between central and distributed peripherals in multiprocessor computer systems
US6816934B2 (en) * 2000-12-22 2004-11-09 Hewlett-Packard Development Company, L.P. Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol
US6266731B1 (en) 1998-09-03 2001-07-24 Compaq Computer Corporation High speed peripheral interconnect apparatus, method and system

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030075A (en) * 1975-06-30 1977-06-14 Honeywell Information Systems, Inc. Data processing system having distributed priority network
CA1120123A (en) * 1976-11-11 1982-03-16 Richard P. Kelly Automatic data steering and data formatting mechanism
US4380052A (en) * 1980-09-15 1983-04-12 Burroughs Corporation Single transmission bus data network employing a daisy-chained bus data assignment control line which can bypass non-operating stations
US4342995A (en) * 1980-09-15 1982-08-03 Burroughs Corporation Data network employing a single transmission bus for overlapping data transmission and acknowledgment signals
US4408300A (en) * 1980-09-15 1983-10-04 Burroughs Corporation Single transmission bus data network employing an expandable daisy-chained bus assignment control line
US4412286A (en) * 1980-09-25 1983-10-25 Dowd Brendan O Tightly coupled multiple instruction multiple data computer system
FR2503899A1 (fr) * 1981-04-08 1982-10-15 Thomson Csf Procede et dispositif de transmission de donnees numeriques
JPS5856011A (ja) * 1981-09-30 1983-04-02 Hitachi Ltd 共通バス使用方式
US4559595A (en) * 1982-12-27 1985-12-17 Honeywell Information Systems Inc. Distributed priority network logic for allowing a low priority unit to reside in a high priority position
JPS59177629A (ja) * 1983-03-29 1984-10-08 Yokogawa Hokushin Electric Corp デ−タ転送システム
AU564271B2 (en) * 1983-09-22 1987-08-06 Digital Equipment Corporation Retry mechanism for releasing control of a communications path in a digital computer system

Also Published As

Publication number Publication date
EP0194462B1 (en) 1993-10-27
EP0194462A3 (en) 1989-07-12
JPS61211756A (ja) 1986-09-19
DE3689198T2 (de) 1994-05-19
EP0194462A2 (en) 1986-09-17
CA1247249A (en) 1988-12-20
AU577427B2 (en) 1988-09-22
US4719622A (en) 1988-01-12
AU5114785A (en) 1986-09-18
DE3689198D1 (de) 1993-12-02

Similar Documents

Publication Publication Date Title
JPH0772889B2 (ja) 情報処理システム
US5282272A (en) Interrupt distribution scheme for a computer bus
US4763249A (en) Bus device for use in a computer system having a synchronous bus
US5191649A (en) Multiprocessor computer system with data bus and ordered and out-of-order split data transactions
US5261109A (en) Distributed arbitration method and apparatus for a computer bus using arbitration groups
US4769768A (en) Method and apparatus for requesting service of interrupts by selected number of processors
US4953072A (en) Node for servicing interrupt request messages on a pended bus
US4661905A (en) Bus-control mechanism
US5271020A (en) Bus stretching protocol for handling invalid data
JPS5930293B2 (ja) デ−タ処理システムにおいて結合された共通バス用ア−キテクチャ
CA1306068C (en) Apparatus and method for servicing interrupts utilizing a pended bus
EP0438538B1 (en) Priority apparatus having programmable node dwell time
US4941086A (en) Program controlled bus arbitration for a distributed array processing system
JPS6112586B2 (ja)
EP0358715A1 (en) INTERRUPTION NODE FOR PROVIDING INTERRUPTION REQUESTS TO THE SYSTEM BUS.
EP0138676A2 (en) Retry mechanism for releasing control of a communications path in a digital computer system
US4926419A (en) Priority apparatus
US5241661A (en) DMA access arbitration device in which CPU can arbitrate on behalf of attachment having no arbiter
KR900001120B1 (ko) 우선도가 낮은 유니트를 우선도가 높은 위치에 위치시키기 위한 분배된 우선도 회로망 로직을 가진 데이타 처리 시스템
EP0139568B1 (en) Message oriented interrupt mechanism for multiprocessor systems
JP2539436B2 (ja) プロセツサ間通信方式
JPH0844662A (ja) 情報処理装置
EP0283580B1 (en) Computer system with direct memory access channel arbitration
JP2705955B2 (ja) 並列情報処理装置
JPH056333A (ja) マルチプロセサシステム

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term