JPS59177629A - デ−タ転送システム - Google Patents
デ−タ転送システムInfo
- Publication number
- JPS59177629A JPS59177629A JP5310583A JP5310583A JPS59177629A JP S59177629 A JPS59177629 A JP S59177629A JP 5310583 A JP5310583 A JP 5310583A JP 5310583 A JP5310583 A JP 5310583A JP S59177629 A JPS59177629 A JP S59177629A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- signal
- data
- data transfer
- srt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ転送システムに関するものである。更に
詳しく述べると、１台のホストコンピュータ（ｌ−１ｏ
ｓ、ｔ Ｑ ｏｍｐｕｔｅｒ ）に複数のＣＲＴター
ミナルなどを接続したような装置において、例えばプリ
ンタなどでデータを打ち出Ｊ−ような場合に、この１台
のプリンタを各ＣＲ下ターミナルで共同して使用できる
ようにしたデータ転送システムに関−するものである。
詳しく述べると、１台のホストコンピュータ（ｌ−１ｏ
ｓ、ｔ Ｑ ｏｍｐｕｔｅｒ ）に複数のＣＲＴター
ミナルなどを接続したような装置において、例えばプリ
ンタなどでデータを打ち出Ｊ−ような場合に、この１台
のプリンタを各ＣＲ下ターミナルで共同して使用できる
ようにしたデータ転送システムに関−するものである。
まず従来技術をＣＡ Ｄ （Ｃｏｍｐｕｔｅｒ Ａ
：ｄｅｄＱ ｅｓｉｇｎ ）装置を例にとって説明する
。一般のＣＡＤ装置では、１台のホストコンピュータに
複数台のＣＲＴターミナルが接続される。このような装
置においては、プリンタやその他のハードコピ一手段に
よりＣＲＴの画面の内容などを取り出したい場合がある
。そこで、ＣＲＴターミナルにはハードコピー装置ある
いはメツセージプリンタ装置などの周辺機器が接続され
るが、通常、これらの周辺機器はそれ自身にマルチプレ
クス機能を持っていない。このような理由により、各Ｃ
Ｒ丁ターミナルの台数と同数の周辺機器を用意して、そ
れぞれのターミナルにこれらの周辺機器を接続ブーるよ
うなことが行なわれているが、これは大変無駄な面があ
る。
：ｄｅｄＱ ｅｓｉｇｎ ）装置を例にとって説明する
。一般のＣＡＤ装置では、１台のホストコンピュータに
複数台のＣＲＴターミナルが接続される。このような装
置においては、プリンタやその他のハードコピ一手段に
よりＣＲＴの画面の内容などを取り出したい場合がある
。そこで、ＣＲＴターミナルにはハードコピー装置ある
いはメツセージプリンタ装置などの周辺機器が接続され
るが、通常、これらの周辺機器はそれ自身にマルチプレ
クス機能を持っていない。このような理由により、各Ｃ
Ｒ丁ターミナルの台数と同数の周辺機器を用意して、そ
れぞれのターミナルにこれらの周辺機器を接続ブーるよ
うなことが行なわれているが、これは大変無駄な面があ
る。
以上のようなことから考えられたのが第１図の装置であ
る。同図において、１〜４はターミナル、５は周辺機器
であり上で述べたようなものである。
る。同図において、１〜４はターミナル、５は周辺機器
であり上で述べたようなものである。
６は各ターミナルと周辺機器との接続を適宜切替る専用
マルチプレクサである。この第１図の装置では、専用マ
ルチプレクサ６の機能により各ターミナル１〜４から周
辺機器５ヘパラレルに信号転送を行なうことができる。
マルチプレクサである。この第１図の装置では、専用マ
ルチプレクサ６の機能により各ターミナル１〜４から周
辺機器５ヘパラレルに信号転送を行なうことができる。
従って１台の周辺機器を複数のターミナルで共用するこ
とができ、多数の周辺機器を備える必要はない。しかし
、この第１図の装置によれば専用マルチプレクリ−のコ
ネクタの数により接続できるターミナル数に制限があり
、また、専用マルチプレクサ６と各ターミナルとを接続
する総ケーブル長も畏（なるなどの欠点がある。
とができ、多数の周辺機器を備える必要はない。しかし
、この第１図の装置によれば専用マルチプレクリ−のコ
ネクタの数により接続できるターミナル数に制限があり
、また、専用マルチプレクサ６と各ターミナルとを接続
する総ケーブル長も畏（なるなどの欠点がある。
本発明は以上のような点に鑑みてなされたものである。
本発明を要約すれば、各ターミナル内に優先判別回路を
何加したＩ１０インタフェースを設け、これらＪ−べて
のインタフェース間をデージーチェン（１） ａｉｓｙ
ｃｈａｉｎ ）形に接続し、このバスを使用して前
記１台の周辺機器と各ターミナル間とでデータ転送を行
なうようにしたデータ転送システムである。
何加したＩ１０インタフェースを設け、これらＪ−べて
のインタフェース間をデージーチェン（１） ａｉｓｙ
ｃｈａｉｎ ）形に接続し、このバスを使用して前
記１台の周辺機器と各ターミナル間とでデータ転送を行
なうようにしたデータ転送システムである。
以下図面を用いて本発明の詳細な説明する。
第２図は本発明に係るデータ転送システムの１接続例を
示した図であり、第３図は本発明に係るデータ転送シス
テムに用いられるＩ１０インタフェースの構成例を示し
た図である。第２図において１〜Ｎはターミナル（例え
ばＣＲＴターミナル）であり、１０はホストコンピュー
タである。前述したように各ターミナル１〜Ｎはホスト
コンピュータ１０に接続されており相互にデータ転送を
行なっている。このような装置において、例えばプリン
タ等の周辺機器５が１台接続されている。なお、第２図
に記載しである各信号の動作については第３図のところ
で説明する。
示した図であり、第３図は本発明に係るデータ転送シス
テムに用いられるＩ１０インタフェースの構成例を示し
た図である。第２図において１〜Ｎはターミナル（例え
ばＣＲＴターミナル）であり、１０はホストコンピュー
タである。前述したように各ターミナル１〜Ｎはホスト
コンピュータ１０に接続されており相互にデータ転送を
行なっている。このような装置において、例えばプリン
タ等の周辺機器５が１台接続されている。なお、第２図
に記載しである各信号の動作については第３図のところ
で説明する。
第３図は本発明に係るデータ転送システムに用いられる
Ｉ１０インタフェースの構成例を示した図であり、同図
にＪ５いて１１は優先判別回路、ａとｂはバッファであ
る。ここで第２図と第３図に示した信号の意味を述べる
と、ＳＲＴはデータ転送のスタート信号、Ｓ丁ＲＯＢＥ
は各データのストローブ信号、ＡＣＫは周辺機器からの
アクノリッジ（Ａ ｃｋｎｏｗｌｅｄｇｃ）信号、ＤＡ
ＴＡは転送データ、Ｅａ、Ｅｂはバッフ ７’イネーブ
ル（３ｕｉｅｒｅｎａＮｅ）信号である。
Ｉ１０インタフェースの構成例を示した図であり、同図
にＪ５いて１１は優先判別回路、ａとｂはバッファであ
る。ここで第２図と第３図に示した信号の意味を述べる
と、ＳＲＴはデータ転送のスタート信号、Ｓ丁ＲＯＢＥ
は各データのストローブ信号、ＡＣＫは周辺機器からの
アクノリッジ（Ａ ｃｋｎｏｗｌｅｄｇｃ）信号、ＤＡ
ＴＡは転送データ、Ｅａ、Ｅｂはバッフ ７’イネーブ
ル（３ｕｉｅｒｅｎａＮｅ）信号である。
本発明のデータ転送システムでは第３図に示したような
構成のインタフェースを各ターミナルごとに設（プてい
る。そしてこの総てのインタフェース間を図に示す如く
デージーチェン形に接続する。
構成のインタフェースを各ターミナルごとに設（プてい
る。そしてこの総てのインタフェース間を図に示す如く
デージーチェン形に接続する。
なお、第２図と第３図では各ターミナル本体部の構成を
省略して、このターミナルに（＝Ｉ加されるインタフェ
ースのみを描いである。各ターミナルの構成は本発明の
要旨に関係しないからである。
省略して、このターミナルに（＝Ｉ加されるインタフェ
ースのみを描いである。各ターミナルの構成は本発明の
要旨に関係しないからである。
以上のように構成された第２図と第３図の装置の動作は
次の通りである。第２図において、ターミナル２のデー
タを周辺機器５へ転送する場合を考える。
次の通りである。第２図において、ターミナル２のデー
タを周辺機器５へ転送する場合を考える。
Ｋ１Σ まずターミナル２のスタート信号Ｓ ＲＴｏを
アクティブ（ａｃｔｉｖｅ）にすると優先判別回路１１
はこのＳ ＲＴ ＠信号とターミナル１からのＳＲＴ
１とを比較し、ターミナル２が先にアクティブとなった
事を判定すると同時にＳ Ｒ王２信号をアクティブにし
、ターミナル３に送出する。同様にしてターミナル３か
ら最終ターミナルＮまでスタート信号が伝送される。な
お、ターミナル１および２が同時にアクティブとなった
場合も２側が優先する。
アクティブ（ａｃｔｉｖｅ）にすると優先判別回路１１
はこのＳ ＲＴ ＠信号とターミナル１からのＳＲＴ
１とを比較し、ターミナル２が先にアクティブとなった
事を判定すると同時にＳ Ｒ王２信号をアクティブにし
、ターミナル３に送出する。同様にしてターミナル３か
ら最終ターミナルＮまでスタート信号が伝送される。な
お、ターミナル１および２が同時にアクティブとなった
場合も２側が優先する。
［２１優先判別回路１１によりバッフ１イネーブル信号
Ｅａがアクティブとなり、バッフ１のａ側が選択される
。
Ｅａがアクティブとなり、バッフ１のａ側が選択される
。
次にターミナル２は通常のデータ転送手順に基づき（Ｄ
ＡＴＡ＠設定・・・→Ｓ Ｔ ＲＯＢ Ｅ ＠アクティ
ブ・・・→Ａ ＣＫ ＠の取り込み）のサイクルを繰り
返し、データ転送が完了した時にＳＲＴ＠をインアクテ
ィブに戻す。これにより順次各ＳＲＴ信号がインアクテ
ィブとなり動作が完了する。
ＡＴＡ＠設定・・・→Ｓ Ｔ ＲＯＢ Ｅ ＠アクティ
ブ・・・→Ａ ＣＫ ＠の取り込み）のサイクルを繰り
返し、データ転送が完了した時にＳＲＴ＠をインアクテ
ィブに戻す。これにより順次各ＳＲＴ信号がインアクテ
ィブとなり動作が完了する。
［３）］ ここで例えばターミナル２よりも上位番号
のターミナルが先にアクティブになっていた場合には、
ターミナル２には八〇に信号が返送されない。各ターミ
ナルは最初のＳ Ｔ ＲＯＢ Ｅ信号を送出した後、一
定時間内にＡＣＫ信号が戻るか否かにより転送要求の成
否を判定する。
のターミナルが先にアクティブになっていた場合には、
ターミナル２には八〇に信号が返送されない。各ターミ
ナルは最初のＳ Ｔ ＲＯＢ Ｅ信号を送出した後、一
定時間内にＡＣＫ信号が戻るか否かにより転送要求の成
否を判定する。
なお、以上ではＣＡＤ装同を例にあげて説明したが本発
明をこの例に限定するものではない。即ち、本発明はセ
ントロニクース、その他パラレルおよびシリアル通信形
式を持つ装置のマルチプレクス手段として使用すること
ができる。
明をこの例に限定するものではない。即ち、本発明はセ
ントロニクース、その他パラレルおよびシリアル通信形
式を持つ装置のマルチプレクス手段として使用すること
ができる。
このように本発明によれば１台の周辺機器を複数のター
ミナルで共用できるのでシステムとして安価に構成する
ことができ、また総ケーブル長も短くでき、共用するタ
ーミナルの数も自由度が広いなど大きな効果を得ること
ができる。
ミナルで共用できるのでシステムとして安価に構成する
ことができ、また総ケーブル長も短くでき、共用するタ
ーミナルの数も自由度が広いなど大きな効果を得ること
ができる。
第１図は従来のデータ転送システムの構成例を示す図、
第２図は本発明に係るデータ転送システムの１接続例を
示した図、第３図は本発明に係るデータ転送システムに
用いられるＩ１０インタフェースの構成例を示した図で
ある。 １〜４・・・ターミナル、５・・・周辺機器、１０・・
・ポストコンピュータ、１１・・・優先判別回路、ａ、
ｂ・・・バッファ。
第２図は本発明に係るデータ転送システムの１接続例を
示した図、第３図は本発明に係るデータ転送システムに
用いられるＩ１０インタフェースの構成例を示した図で
ある。 １〜４・・・ターミナル、５・・・周辺機器、１０・・
・ポストコンピュータ、１１・・・優先判別回路、ａ、
ｂ・・・バッファ。
Claims (1)
- ホス１〜コンピユータに複数のターミナルが接続されこ
の複数のターミナルが１台の周辺機器を共用するような
装置において、各ターミナル内に優先判別回路を付加し
たＩ１０インタフェースを設り、これらずべてのインタ
フェース間をデージーチェン形に接続し、このバスを使
用して前記１台の周辺機器と各ターミナル間とでデータ
・転送を行なうようにしたデータ転送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310583A JPS59177629A (ja) | 1983-03-29 | 1983-03-29 | デ−タ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310583A JPS59177629A (ja) | 1983-03-29 | 1983-03-29 | デ−タ転送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59177629A true JPS59177629A (ja) | 1984-10-08 |
| JPS6145271B2 JPS6145271B2 (ja) | 1986-10-07 |
Family
ID=12933504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310583A Granted JPS59177629A (ja) | 1983-03-29 | 1983-03-29 | デ−タ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59177629A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62235666A (ja) * | 1986-04-04 | 1987-10-15 | Nissin Electric Co Ltd | 機能ユニツト制御システム |
| US4719622A (en) * | 1985-03-15 | 1988-01-12 | Wang Laboratories, Inc. | System bus means for inter-processor communication |
| US4926419A (en) * | 1985-03-15 | 1990-05-15 | Wang Laboratories, Inc. | Priority apparatus |
-
1983
- 1983-03-29 JP JP5310583A patent/JPS59177629A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4719622A (en) * | 1985-03-15 | 1988-01-12 | Wang Laboratories, Inc. | System bus means for inter-processor communication |
| US4926419A (en) * | 1985-03-15 | 1990-05-15 | Wang Laboratories, Inc. | Priority apparatus |
| JPS62235666A (ja) * | 1986-04-04 | 1987-10-15 | Nissin Electric Co Ltd | 機能ユニツト制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6145271B2 (ja) | 1986-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5416909A (en) | Input/output controller circuit using a single transceiver to serve multiple input/output ports and method therefor | |
| JPS59127133A (ja) | デ−タ伝送方式 | |
| US6175887B1 (en) | Deterministic arbitration of a serial bus using arbitration addresses | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| JPS59177629A (ja) | デ−タ転送システム | |
| US4128201A (en) | Synchronizing means | |
| JPS6242306B2 (ja) | ||
| JPH07200432A (ja) | データ通信方法及びシステム連結装置 | |
| US4630197A (en) | Anti-mutilation circuit for protecting dynamic memory | |
| JP2002032326A (ja) | 拡張スロットホットプラグ制御装置 | |
| JP2583586B2 (ja) | バス制御方法 | |
| EP0577431A2 (en) | Method of resetting coupled modules and a system using the method | |
| JP2739789B2 (ja) | データ送受信システム | |
| JP2820054B2 (ja) | バスインタフェース装置 | |
| JPS5922585Y2 (ja) | 表示装置制御回路 | |
| JP2859746B2 (ja) | カード識別番号分配装置 | |
| JPH0658655B2 (ja) | シリアルｉ／ｏ方式 | |
| JPH03235152A (ja) | バス制御方式 | |
| JPS62196757A (ja) | 共用デ−タバスを用いたデ−タ転送方式 | |
| JPH023858A (ja) | 二重化データ処理装置構成方式 | |
| JPH04148262A (ja) | 同報転送装置 | |
| JPH0381855A (ja) | データ転送装置 | |
| JPS63244160A (ja) | バス制御方式 | |
| JPS61243557A (ja) | ダイレクト・メモリ・アクセス制御回路 | |
| JPS629458A (ja) | マルチｃｐｕシステムバス |