JPH023858A - 二重化データ処理装置構成方式 - Google Patents
二重化データ処理装置構成方式Info
- Publication number
- JPH023858A JPH023858A JP63149682A JP14968288A JPH023858A JP H023858 A JPH023858 A JP H023858A JP 63149682 A JP63149682 A JP 63149682A JP 14968288 A JP14968288 A JP 14968288A JP H023858 A JPH023858 A JP H023858A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- bus
- data
- devices
- systems
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二重化データ処理装置構成方式、特に通常動作
時において一方のデータ処理装置の中央制御回路が他系
のデータ処理装置に接続された装置との間でもデータ転
送と行なうことのできる二重化データ処理装置構成方式
に関する。
時において一方のデータ処理装置の中央制御回路が他系
のデータ処理装置に接続された装置との間でもデータ転
送と行なうことのできる二重化データ処理装置構成方式
に関する。
従来、この種の二重化データ処理装置構成方式は、第２
図にブロック図を示すように２系のデータ処理装置２１
．２２は、それぞれ中央制御回路２０１に接続されたバ
ス２０２に装置２０３，２０４、バス結合口Ｈ２Ｏ３が
接続され、中央制御回路２０１と装置２０３，２０４．
バス結合回路２０５とは系内のバスの使用権を決定する
バス競合制御回路２０６に接続されていて、データ処理
装置２１と２２とのそれぞれのバス結合回路２０５の間
はバス２３によって結合されている。また、この構成に
おけるバス結合回路２０５は他系のバス結合回路２０５
にバス使用権の確保を依頼することによって他系へのデ
ータ転送が行なわれる。
図にブロック図を示すように２系のデータ処理装置２１
．２２は、それぞれ中央制御回路２０１に接続されたバ
ス２０２に装置２０３，２０４、バス結合口Ｈ２Ｏ３が
接続され、中央制御回路２０１と装置２０３，２０４．
バス結合回路２０５とは系内のバスの使用権を決定する
バス競合制御回路２０６に接続されていて、データ処理
装置２１と２２とのそれぞれのバス結合回路２０５の間
はバス２３によって結合されている。また、この構成に
おけるバス結合回路２０５は他系のバス結合回路２０５
にバス使用権の確保を依頼することによって他系へのデ
ータ転送が行なわれる。
また第３図は従来方式の別のブロック図で、第２図にお
けるバス結合回路２０５の代りにバス交差回路３０１が
用いられ、バス競合制御回路３０２は第２図におけるバ
ス競合制御回路２０６の接続の他に他系のバス競合制御
回路３０２の間にも制御信号線を有していて、他系のデ
ータ処理装置でのバス使用状況等を交換できるようにな
っている他は第２図と同じ構成となっている。
けるバス結合回路２０５の代りにバス交差回路３０１が
用いられ、バス競合制御回路３０２は第２図におけるバ
ス競合制御回路２０６の接続の他に他系のバス競合制御
回路３０２の間にも制御信号線を有していて、他系のデ
ータ処理装置でのバス使用状況等を交換できるようにな
っている他は第２図と同じ構成となっている。
上述した従来の二重化データ処理装置構成方式において
は、両系のデータ処理装置間でデータ転送を行う場合は
、バス結合回路またはバス交差回路を介して行う方式と
なっているため、両系のデータ処理装置内のそれぞれの
バスを使用する必要があり、両系に跨がるデータ転送の
間は一方のデータ処理装置内の装置間のデータ転送の処
理を行なうことができないという欠点がある。
は、両系のデータ処理装置間でデータ転送を行う場合は
、バス結合回路またはバス交差回路を介して行う方式と
なっているため、両系のデータ処理装置内のそれぞれの
バスを使用する必要があり、両系に跨がるデータ転送の
間は一方のデータ処理装置内の装置間のデータ転送の処
理を行なうことができないという欠点がある。
本発明の二重化データ処理装置構成方式は、バスに接続
された複数の装置により構成・されたデータ処理装置の
２系により構成され、この２系の装置間においてもデー
タ転送が行なわれる二重化データ処理装置において、前
記データ処理装置内のバスとは別に前記２系の総ての装
置に接続された一つの共通バスと、前記２系の総ての装
置に接続された一つの共通バス競合制御回路とを有し、
前記２系の間のデータ転送は前記共通バス競合制御回路
の転送許可を得て前記共通バスを介して行なうことによ
り構成される。
された複数の装置により構成・されたデータ処理装置の
２系により構成され、この２系の装置間においてもデー
タ転送が行なわれる二重化データ処理装置において、前
記データ処理装置内のバスとは別に前記２系の総ての装
置に接続された一つの共通バスと、前記２系の総ての装
置に接続された一つの共通バス競合制御回路とを有し、
前記２系の間のデータ転送は前記共通バス競合制御回路
の転送許可を得て前記共通バスを介して行なうことによ
り構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図で、同じ構成の
データ処理装置１および２の２系により二重化データ処
理装置を構成している。データ処理装置１および２はそ
れぞれ中央制御回路１１にバス１２が接続されていて、
バス１２には装置１３〜１５が接続されている。また中
央制御回路１１と装置１３〜１５とは系内のバスの使用
権を決定するバス競合制御回路１６を介して接続されて
いる。さらにまた両系のデータ処理装置１および２のそ
れぞれの中央制御回路１１および装置１３〜１５は、両
系に共通の共通バス３に接続され、両系の中央制御回路
１１と両系の装置１３〜１５とは両系に共通の共通バス
競合制御回路４を介して接続されている。
データ処理装置１および２の２系により二重化データ処
理装置を構成している。データ処理装置１および２はそ
れぞれ中央制御回路１１にバス１２が接続されていて、
バス１２には装置１３〜１５が接続されている。また中
央制御回路１１と装置１３〜１５とは系内のバスの使用
権を決定するバス競合制御回路１６を介して接続されて
いる。さらにまた両系のデータ処理装置１および２のそ
れぞれの中央制御回路１１および装置１３〜１５は、両
系に共通の共通バス３に接続され、両系の中央制御回路
１１と両系の装置１３〜１５とは両系に共通の共通バス
競合制御回路４を介して接続されている。
次に、第１図の動作について説明すると、中央制御回路
１１と自系内の装置１３〜１５の何れがとの間でデータ
転送を行なうときは、従来と同じく自系のバス競合制御
回路１６によりバスの使用権が与えられて自系のバス１
２を使用して転送動作を行なう。中央制御回路１１と他
系の装置１３〜１５の何れがとの間でデータ転送を行な
うときは、中央制御装置１１または装置１３〜１５は共
通バス競合制御回路４に対して転送要求を行なう。
１１と自系内の装置１３〜１５の何れがとの間でデータ
転送を行なうときは、従来と同じく自系のバス競合制御
回路１６によりバスの使用権が与えられて自系のバス１
２を使用して転送動作を行なう。中央制御回路１１と他
系の装置１３〜１５の何れがとの間でデータ転送を行な
うときは、中央制御装置１１または装置１３〜１５は共
通バス競合制御回路４に対して転送要求を行なう。
そこで共通バス競合制御回路４は共通バス３と転送相手
が転送動作中でないことを確認して、転送許可を返送す
る。中央制御回路１１または装置１３〜１５はこの転送
許可を受けると共通バス３を介してデータ転送を行なう
。従ってこの系間に亘るデータ転送に関与しない中央制
御回路１１と装置１３〜１５との間は、独立にバス１２
を使用してデータ転送を行なうことができる。
が転送動作中でないことを確認して、転送許可を返送す
る。中央制御回路１１または装置１３〜１５はこの転送
許可を受けると共通バス３を介してデータ転送を行なう
。従ってこの系間に亘るデータ転送に関与しない中央制
御回路１１と装置１３〜１５との間は、独立にバス１２
を使用してデータ転送を行なうことができる。
以上説明したように本発明は、二重化されたデータ処理
装置内の両系の複数の装置に接続された一つの共通バス
を有しているので、両系のデータ処理装置間のデータ転
送は全てこの共通バスにより行うことにより、データ処
理装置間のデータ転送とデータ処理装置内のデータ転送
とを同時に行うことができ、二重化データ処理装置の処
理能力を向上することができる効果がある。
装置内の両系の複数の装置に接続された一つの共通バス
を有しているので、両系のデータ処理装置間のデータ転
送は全てこの共通バスにより行うことにより、データ処
理装置間のデータ転送とデータ処理装置内のデータ転送
とを同時に行うことができ、二重化データ処理装置の処
理能力を向上することができる効果がある。
第１図は本発明の一実施例のブロック図、第２図および
第３図はそれぞれ従来の二重化データ処理装置構成方式
のブロック図である。
第３図はそれぞれ従来の二重化データ処理装置構成方式
のブロック図である。
Claims (1)
- バスに接続された複数の装置により構成されたデータ処
理装置の２系により構成され、この２系の装置間におい
てもデータ転送が行なわれる二重化データ処理装置にお
いて、前記データ処理装置内のバスとは別に前記２系の
総ての装置に接続された一つの共通バスと、前記２系の
総ての装置に接続された一つの共通バス競合制御回路と
を有し、前記２系の間のデータ転送は前記共通バス競合
制御回路の転送許可を得て前記共通バスを介して行なう
ことを特徴とする二重化データ処理装置構成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149682A JPH023858A (ja) | 1988-06-17 | 1988-06-17 | 二重化データ処理装置構成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63149682A JPH023858A (ja) | 1988-06-17 | 1988-06-17 | 二重化データ処理装置構成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH023858A true JPH023858A (ja) | 1990-01-09 |
Family
ID=15480513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63149682A Pending JPH023858A (ja) | 1988-06-17 | 1988-06-17 | 二重化データ処理装置構成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH023858A (ja) |
-
1988
- 1988-06-17 JP JP63149682A patent/JPH023858A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH023858A (ja) | 二重化データ処理装置構成方式 | |
| JPS59177629A (ja) | デ−タ転送システム | |
| JPS638500B2 (ja) | ||
| JPS6162961A (ja) | 入出力機器 | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| JPS5836382B2 (ja) | 共用バス制御方式 | |
| JPS60105057A (ja) | 試験方式 | |
| JPS6055752A (ja) | パケツト処理方式 | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPS6095678A (ja) | マルチプロセツサシステム | |
| JPS6194169A (ja) | マルチプロセツサシステム | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPH0236016B2 (ja) | ||
| JPS58202643A (ja) | 通信バスル−ト制御方式 | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JPH02211568A (ja) | バス制御方式 | |
| JPS5998235A (ja) | 入出力制御装置 | |
| JPS63197261A (ja) | バス接続方式 | |
| JPH0346855B2 (ja) | ||
| JPH03191455A (ja) | 従属同期制御方法および装置 | |
| JPH04148262A (ja) | 同報転送装置 | |
| JPH03164851A (ja) | データ処理装置 | |
| JPH02199574A (ja) | マルチプロセッサシステム | |
| JPH04257957A (ja) | バス切替制御におけるエラー処理方式 | |
| JPS5852263B2 (ja) | プロセッサバス接続方式 |